TWI452841B - ｎ階相移正弦波振盪器 - Google Patents

Description

n階相移正弦波振盪器

本發明係關於n階相移(phase-shift)正弦波振盪器，具體而言，本發明係關於利用分析合成方法(analytical synthesis method)以合成電壓模式及電流模式之n階任意相移正弦波振盪器結構。

為了獲得任意相移正弦波振盪器結構，一分數微積分趨近法(fractional calculus實施)(略示如下)將被用於該振盪器結構中[10]。一分數衍生部分(fractional derivative)的Riemann-Liouville定義[11]為： 其中0<α<1。應用拉普拉斯(Laplace)轉換以轉換方程式(D1)，並且假設在零初始條件下，則方程式(D1)將可獲得 然後，在此設計中需要一個分抗元件(fractance device)。該複數分數階(fractional-order)電容係以「半無限自相似RC樹」(semi infinite self-similar RC trees)[3-4]方式研究並實現Z=1/Csα狀態，其中α=0.5或α<1。第1圖繪示該電路利用一半階(half-order)電容值的實現方法。該無限序列告訴我們該實際上有限的電容實現方式，存在一不可避免的近似錯誤。此外，利用許多許多電容及電阻來實現的方式，導致佔去積體電路過大面積。既然截至目前為止，分數階電容並非一簡單的二端點元件，許多針對分數階電容的研究仍然受到限制，且因為並不存在一實際的分抗元件，故僅侷限在特殊個案電路模擬。若一線性系統，其具有三分抗元件，且各具有α，β，及γ階數，則該線性系統可表示為[10] 上述系統維持複數正弦振盪，該複數正弦振盪存在一ω 數值，以滿 足下列方程式[10]： 並且，藉由將等式(4)中每一個餘弦函數修改為正弦函數，並移除最後一個-|A |項，可獲得其對應方程式。在此，|A |係該三乘三矩陣之一行列式，|A _α |=a22a33-a23a32，|A _β |=a11a33-a13a31，且|A _γ |=a11a22-a12a21。若α=β=γ則

其中|A _αβγ |=|A _α |+|A _β |+|A _γ |且tr(A)=a11+a22+a33。使用該fractional calculus以實現具有任意相移正弦波振盪器之該設計程序以及實施例，係見於[10]。因為下列理由(i)整體設計程序牽涉一系列的複雜數學運算，例如方程式(4)及(5)，且(ii)該分數階電容係由無限序列之電阻及電容構成(例如第1圖所示)，因此對於設計者而言，很難遵循前述fractional calculus應用以設計任意相移正弦波振盪器，且很難藉由積體電路實現。因此，如何利用一簡單方法(容易遵循之意)合成任意相移正弦波振盪器，並且使用可用元件(容易於一 積體電路晶片上製造)即成為一具有價值之研究工作。一創新的實現一n階任意相移正弦波振盪器理念將概要敘述如下(需注意的是，先前技術[10]並不能實現n階正交振盪器結構，其僅能實現二階正交振盪器[10])。

在這些文獻中，幾個不同的二階正交正弦振盪器被發表[14-27]。最簡單的單一電流回授運算放大器(CFOA)基礎之二階正交振盪器[16]，係利用二個浮動/接地電容以及三個浮動/接地電阻，以取代一個大的主動元件，CFOA，利用一正型第二代電流傳輸串接以及一運算放大器；相較於此，單一全差動電流傳輸(FDCCII)基礎之二階正交振盪器[17]，係利用二個接地電容以及三個接地電阻以取代一個大的主動元件，FDCCII，包含36個電晶體，等效於二個一般的主動元件之尺寸。

最簡單的第二/第一代電流傳輸基礎之正交振盪器，係利用兩個接地電容以及三個接地電阻完成[18]，不像[19]，其係利用多一個接地電阻或者以一個浮動電阻取代一個接地電阻。在這些文章中，最簡單的OTA基礎二階正交振盪器其具有如下特性等式：a2s2+(a1-b1)s+a0=0，其係設計僅利用三個單一接點輸入OTA以及兩個接地電容(如[22]之第5(b)圖)。注意前述的二階正交振盪器係符合振盪條件以及振盪頻率。

然而，最簡單的二階運算轉導放大器電容(OTA-C)振盪器結構係利用兩個積分器，亦即兩個單一接點輸入OTA以及兩個接地電容，其即可實現該特性等式，a2s2+a0=0，而無須振盪條件[26,27]。雖然最簡單的理想振盪器[26,27]可使用最少的主動以及被動元件，但最簡單的振盪器亦同時(i)無法絕對的產生振盪，因其欠缺絕對滿足的振盪條件(於是兩個額外的OTA便需要來滿足[26,27])，以及(ii)無法被用於擴張其正交特性至任意相移領域，例如本發明所提及的技術領域。

因此，利用合成一二階正交正弦波振盪器，其具有特性等式a2s2+(a1-b1)s+a0=0並且僅利用二個(非三個)OTA以及二個接地電容者，便有其價值。

另一方面，若我們較屬意由一個振盪器同時輸出三個電壓輸出振盪訊號，則電壓模式三階正弦波振盪器或許是一個好的選擇。該三階正弦波振盪器具有具特徵之等式，表示如下[28-30]：a ₃ s ³ +a ₂ s ² +a ₁ s +a ₀ =0 (D6)其中且當s =jω _{o .} 然後，該振盪的角頻率(FO)係 該振盪的條件(CO)係a ₁ a ₂ =a ₃ a _o (D10)注意到，所有的四個系數a3、a2、a1、0需要具有相同符號，亦即，全為正數或全為負數。上述方程式(D6)表示的三階正弦振盪器的特徵方程式，可以推論出一n階個案可表示如下。

a _n s ⁿ +a _{n -1} s ^{n -1} +a _{n -2} s ^{n -2} +......+a ₁ s +a ₀ =0 (D11)

顯然，在方程式左邊的實部與虛部需要同時滿足為零的條件，才能滿足該n階正弦波振盪器之CO及FO。

近來，許多電壓模式及/或電流模式之二階或三階正交振盪器被提出[28-42]。然而，其中並沒有提出合成一正交正弦波振盪器，其具有二節點電壓或流經電流具有九十度相差之特徵。最容易實現正交特徵之拓樸，或許是一單點輸入之OTA，其以如同一接地之轉導(gm)及一接地之電容(C)般運作，以使二節點電壓(V1及V2)具有下列關係：

顯然地，當電壓V1及V2之相角差為一百八十度及九十度時，相對地，電壓V2落後V1九十度。進一步言，前述之九十度相角差可藉由下列二簡單近似方式其中之一，進一步減少：

(i)

(ii)

在方程式(D13)中，C1係放置於與-gm並聯之位置，藉此該電壓 V1之相角將具有一C1造成之減少。在方程式(D14)中，-g2係放置於與sC並聯之位置，藉此該電壓V2之相角將具有一-g2造成之增量。前述二近似方式將造成如下狀況：電壓V2落後電壓V1之角度將小於九十度(例如六十度)。若我們屬意在一積體電路中使用更少的電容(因為在積體電路中，電容所佔面積要遠大於轉導(例如一OTA)所佔面積，且在積體電路中製造一電容之電容值之正確率係難以維持)，以此觀之，前述近似方程式(D14)要優於近似方程式(D13)。

反之，方程式(D12)之九十度相移可藉由下列二簡單近似方程式其中之一來增加：

(i)

(ii)

在方程式(D15)中，-C1係放置於與-gm並聯之位置，藉此該電壓V1之相角將具有一C1造成之增加。在方程式(D16)中，g2係放置於與sC並聯之位置，藉此該電壓V2之相角將具有一g2造成之減少。前述二近似方式將造成如下狀況：電壓V2落後電壓V1之角度將大於九十度(例如一百二十度)。若我們屬意在一積體電路中使用更少的電容，以此觀之，前述近似方程式(D16)要優於近似方程式(D15)。

因此，若我們屬意合成一n階任意相移正弦波振盪器，自然地，如何整合方程式(D11)、(D12)、(D14)及(D16)即成為本討論之主要工作。

近來，分析合成方法[20-25]已清楚顯示，在設計OTA-C濾波器方面，下列三項目標已經被有效率地達成：●電路使用接地電容，因為該等電容可以吸收等效並接電容性寄生效應；●電路僅使用單一接點輸入OTA，以克服因有限輸入寄生電容以及雙輸入OTA所造成之前餽(feed-through)效應；●電路使用最小數目之主動及被動元件，以於一給定階數下，降低整體寄生效應、電力消耗、晶片面積及雜訊。

沒有任何分析合成技術被使用於設計振盪器結構。並且，沒有任何n階任意相移正弦波振盪器結構被提出，儘管一具有二或三分抗元件之任意相移正弦波振盪器近期內被提出，而其利用一複雜的分數微積分(fractional calculus)近似以及分數階電容完成[10]。該電壓及電容模式之n階正交振盪器結構具有最小數量之主動及被動元件，係在本專利中第一次被合成，其利用單一接點輸入運算轉導放大器(operational transconductance amplifier，OTA)以及接地電容完成，藉由利用此一新之分析合成方式以符合(i)一n階振盪器結構之特性方程式及(ii)二節點電壓之正交關係。

於該正交振盪器結構中，疊加該合成子電路之節點電壓，而該節點電壓具有相移小於或大於九十度，則可以獲得一電壓模式及電流模式之n階任意相移正弦波振盪器結構。

該OTA之非理想轉導函式G(s)及一積體電路晶片之寄生電容及傳導值，使輸出正弦波訊號偏移。該補償方式係改善該振盪頻率、該總諧波失真、及該相移之正確率，使一具有相移九十度、一百二十度及六十度之四階個案中，誤差低於1%。以H-Spice模擬一0.35μm之製程，可佐證本理論預測之可行性。

該分析合成方式或許能利用合成電壓模式及電流模式之n階任意相移正弦波振盪器結構。利用一連續的創新函數程序來解構一複雜的n階轉換函數為一系列簡單等式之方式呈現於第二大段，其牽涉前述之特性方程式(D11)及該正交(具有90度相移)關係方程式(D12)。該實現方式皆利用單一接點輸入OTA及接地電容及最小數量之主動及被動元件。另外兩個需求方程式(D14)及(D16)以及其等效OTA-C電路則以疊加(superpose)方式增入前述n階正交正弦波振盪器結構，用以實現一n階任意相移正弦波振盪器結構。

該新的合成一n階任意相移正弦波振盪器結構之方法，相較於先前技術[10]，顯得更容易實現，而且使讀者更容易遵循。進一步言，其所使用之元件，如單一接點輸入OTA及接地電容，使用於此創新合成方式時，係容易於積體電路中製造的，不像[10]所使用之分數階電容難以製造。下文例示五實施例以說明此創新之n階任意相移OTA-C正弦波振盪器結構：(i)一具有二正交相移之三階振盪器；(ii)一具有二個一百二十度相移之三階振盪器；(iii)一具有二個六十度相移之三階振盪器；(iv)一具有三正交相移之四階振盪器；及(v)一 具有九十度、一百二十度、及六十度相移之四階振盪器。以H-Spice模擬一0.35μm之製程，可佐證本理論預測之可行性。模擬結果顯示前述(i)之振盪頻率、(ii)之相移、及(iii)之總諧波失真(total harmonic distortion)等觀察點之結果，皆符合本理論。

無論如何，此一OTA之非理想(或實際)轉導並非僅是一實數，其係一與頻率相關之函數，顯示為G(s)，其代表gm/(1+s/ωo)，並且近似為gm(1-sT)[26]。於一積體電路晶片上不可避免的寄生電容以及傳導阻抗應被方程式(D12)、(D14)及(D16)考慮。於是方程式(D12)、(D14)及(D16)修改為：

上述這些非理想因數使得輸出訊號具有一與理論不同之偏移。補償該相移及振盪頻率之偏移，亦被提出及驗證。以一具有三相移九十度、一百二十度及六十度之四階個案而言，在考慮與相移有關之偏移補償之後，除了能相當準確地使相移誤差控制在1%內外，該總諧波失真亦被抑制在明顯小於標準值1%的程度，且其振盪頻率之誤差僅僅只有0.36%，而無須改變任何電容值。

在理解但不限於下列較佳實施例之詳細說明後，即可更為明瞭本發明之其他目的、特徵及優點。詳細說明係參照下列圖式而得：

1.二階正交振盪器結構

分析合成方法(ASM)如[43-47]所示，其非常有效率的可以同時達成三個重要的條件，以設計出OTA-C濾波器[49]。其利用一系列的代數運算以分解一複雜的轉換方程式為一系列的簡單且適切的等式。最終電路架構便可利用將這些子電路實現簡單等式後，加總起來以獲得。幾個不同的分解方式導向幾個不同的濾波器結構[43-47]。然而，沒有一個前述的分析合成方法被用以合成一個正弦波振盪器。有鑑於此，本發明著重於產生一個二階正交(九十度相移)振盪器結構。

一個二階正弦波振盪器的特性方程式為a ₂ s ² +(a ₁ -b ₁ )s +a ₀ =0 (a1)

其中該振盪條件(CO)為a ₁ =b ₁ (a2)

且跟振盪角頻率(FO)為

除此之外，若一個振盪器係正交的，則一個振盪器之二節點電壓V1與V2之間之相位關繪示 當前述(a4)之符號為正時，V1落後V2九十度，反之亦然。一個新的分析合成方法可以藉由OTA以及接地電容合成(a1)，例示如下。

將等式(a1)兩邊同時乘以一節點電壓V1以及除以一a2後，可得

注意最少用來實現(a5)之轉導或OTA之數目為三，用以合成三個不同的係數a ₁ /a ₂ ,b ₁ /a ₂ ，以及a ₀ /a ₂ 。且最少的電容數目為二，用以實現s² 。然而，其存在著一個更簡單的(a5)實現法。若a ₀ /a ₂ 被安排為(a ₁ /a ₂ )與(b ₁ /a ₂ )二者之乘積，則僅需要二個(非三個)不同的轉導或者OTA便可用以完成一正交振盪器。因此，(a5)可重新寫為

將等式(a6)兩邊同除以s，則等式(a6)變為 令或則，等式(a7)變為 或

結合OTA-C子電路以實現等式(a8)及(a10)繪示於第3圖，類似地，結合OTA-C子電路以實現等式(a9)及(a11)繪示於第4圖。此設計僅需兩個OTA以及兩個接地電容。一個n階任意相移正弦波振盪器結構為二階及正交相移時，包含一第一接地電容4，一第二接地電容3，一第一運算轉導放大器1，以及一第二運算轉導放大器2。

該第二運算轉導放大器2之非反相輸出10係連接至一第一接地電容4，第一及第二運算轉導放大器1、2之第一輸出7、5，以及第一運算轉導放大器1之輸出9；該第二運算放大器2之反相輸出11係連接至第二接地電容3以及第一運算轉導放大器1之第二輸入6；第二運算轉導放大器2之第二輸入8係連接至接地端。

請參考第3圖，其中該第一運算轉導放大器1之轉導值可以是b1/a2，而該第二運算轉導放大器2之轉導值可以是a1/a2。該第一運算轉導放大器1之第一輸入5以及該第二運算轉導放大器2之第二輸入8，係非反相輸入。該第一運算轉導放大器1之第二輸入6，以及該第二運算轉導放大器2之第一輸入7，係反相輸入。

請參考第4圖，其中該第一運算轉導放大器1之轉導值可以是a1/a2，而該第二運算轉導放大器2之轉導值可以是b1/a2。該第一運算轉導放大器1之第一輸入5以及該第二運算轉導放大器2之第二輸入8，係反相輸入。該第一運算轉導放大器1之第二輸入6，以及該第二運算轉導放大器2之第一輸入7，係非反相輸入。同時，該第二及第一接地電容可以具有均一電容值。

注意第3圖中的V1的相位領先V2的相位九十度，而第4圖中的V1的相位落後V2的相位九十度。此處提出的振盪器結構，如第3圖及第4圖所示者，係不同於前述文獻[14-27]所示者。

2.分析合成高階正交振盪器結構

電壓模式以及電流模式之n階正交振盪器結構之特性方程式如下所示(n是大於2之整數)。

a _n s ⁿ +a _{n -1} s ^{n -1} +a _{n -2} s ^{n -2} +....+a ₂ s ² +a ₁ s +a ₀ =0 (1)

在此設計中所使用之最小數量之OTA以及被動電容以實現方程式(1)係具有如下考量。N電容值係必須的，用以實現n階特性及ansn，同時n轉導值亦是用以合成該些n個不同的係數，an-1、an-2.....a2、a1、及a0。因此，n個OTA以及n個電容係所需之最小數量之主動及被動元件，用以設計一n階正交正弦波振盪器結構。

除以ansn-1，然後再乘以V1並重新整理之後，方程式(1)變更為如下： 既然 則方程式(2)變更為

PART I：若n是個奇數整數，則方程式(4)可被表示為如下： 或 因此，對方程式(5)的括弧中從第一項到最後一項，我們可令 然後對於方程式(5)的括弧中第二項至最後一項，我們可令 然後，對於方程式(5)的括弧中第(n-2)項至最後一項，我們可令 最後，對於方程式(5)的最後一項，我們可令 則方程式(6-1)至(6-n-1)可被合併為如下之方程式(6) (6) (6-n-1)則方程式(6-1)至(6-n-1)可被合併為如下之方程式(6)

方程式(6)(或(6*))控制Vn-j+1以及Vn-j間的相角關係。若因為分子的關係，Vn-j+1的相角為一百八十度(或零度)，則因為分母的關係，Vn-j的相角為九十度，而s則等於jω 。然後，Vn-j的相角(九十度)落後(或領先)Vn-j+1的相角(一百八十度(或零度))為九十度(或稱為正交)，其中j=1,2,3...,n-2，及n-1。其表示據此實現之電路係一正交正弦波振盪器，其具有n個節點電壓並具有下列相位關係∠V _n-j ±90° =∠V _{n-j +1} for j=1,2,3...,n-2,and n-1. (7)而方程式(5)可表示為 或 其最終之約束等式型態為 或

第2圖繪示實現方程式(6)的OTA-C子電路，其中一具有轉導為aj/aj+1之單一端點輸入OTA係連接至一接地電容，具有單一化電容值。該最終之約束等式(8)，包含V1、V2、V3......Vn-1、及Vn，係用於連結n-1個子電路，其係利用如第2圖所示之子電路所實現。第3圖繪示該完整的OTA-C電路結構，其係利用方程式(6)及(8)完成，繪示電壓及電流模式之n階單一接點輸入OTA與接地電容之正交振盪器結構，其中該n為奇數整數。

類似地，其他可由等式(6*)及(8*)實現之單一接點輸入OTA-接地C之正交振盪器結構，亦可被輕易實現。

只有n個接地電容以及n個單一接點輸入OTA，以及最小數量之主動及被動元件被使用。等化電容值(equal capacitance)亦被用於此設計中，以避免製造不同的電容值所增加的困難度，因此可以在一具有數個位數之積體電路中保持良好的正確率。Vi的相位落後Vi+1的相位九十度，且每一OTA之上端輸出電流(相對於下端)係具有與OTA之輸入電壓相同之相位(相對於相反相位)。一個五階正交振盪器結構，如第4圖所示，具有五個節點電壓，具有連續的九十度相移，且十個輸出電流亦具有正交相移(如第5圖所示)。每個OTA之電流輸出具有非常高的輸出阻抗，同時可以串疊(cascadable)方式與次一電流模式級接合。

習知地，如第3圖所示之單一接點輸入OTA以及接地C電路結構可以被輕易地轉換為如同第6圖所示之一全差動式OTA與接地C電路結構[27]，以具有顯著低之雜訊。

PART II：若n是個偶數整數，則方程式(4)可被表示為如下： 或 因此我們可令

注意Vn-j的相角落後或領先Vn-j+1的相角九十度(或稱為正交)，其中j=1,2,3...,n-2，及n-1。其表示據此實現之電路係一正交正弦波振盪器，其具有n個節點電壓並具有下列相位關係∠V _n-j ±90° =∠V _{n-j +1} for i=1,2,3...,and n-1. (11)其最終之約束等式型態為 或

第2圖繪示實現方程式(10)的OTA-C子電路。類似地，以方程式(10)及(12)實現之全OTA-C電路結構繪示於第7圖，當n 為一偶數整數時。其他可由等式(10*)及(12*)實現者，亦可被輕易實現。

一四階四相電壓及電流模式正交振盪器結構繪示於第8圖，其輸出訊號之相位序列繪示於第9圖。對應之全差動式PTA及接地C電路結構係繪示於第10圖。因此，為實現一n階任意相移正弦波振盪器結構，其包含相同數量的串接單一接點輸入運算轉導放大器以及階數，以及相同數量的接地電容以及階數，該等接地電容連接至運算轉導放大器之輸出端。

3.任意相移振盪器結構之分析合成

方程式(6)及(10)控制Vn-j+1及Vn-j之間之相角關係。其是造成前述振盪器結構係一正交形式之原因。前述九十度相移可以利用下列近似方式被改變。第一個近似方式導致一大於九十度但小於一百八十度之相移。第二個近似方式導致一個小於九十度之相移。

實施I：

若我們以下列方程式取代方程式(6)或(10)之Vn-j+1與Vn-j關係 則一傳導g將被加入於與該接地電容並聯之位置。若因為分子的關係，Vn-j+1的相角為一百八十度，-aj/aj+1，則因為分母改變的關係，Vn-j的相角為小於九十度，sC+g，其相角等於arctan(ωC/g)，係小於九十度。第11圖繪示Vn-j+1與Vn-j之相位關係。該以sC+g實現之OTA-C繪示於第12圖，一位於與一單一接點輸入OTA並聯之接地電容，係如同一正傳導(positive conductor)般運作。

在此近似方式中，對於一個三階振盪器結構而言，若我們以如第12圖繪示之OTA-C子電路替換一接地電容，則該三階振盪器結構之特性方程式將改變為下列三者其中之一，其以sCi+g取代sCi。

s ² (sC ₁ +g )C ₂ C ₃ +s ² C ₂ C ₃ g ₁ +sC ₃ g ₁ g ₂ +g ₁ g ₂ g ₃ =0 (14)

s ² C ₁ (sC ₂ +g )C ₃ +s (sC ₂ +g )C ₃ g ₁ +sC ₃ g ₁ g ₂ +g ₁ g ₂ g ₃ =0 (15)

s ² C ₁ C ₂ (sC ₃ +g )+sC ₂ (sC ₃ +g )g ₁ +(sC ₃ +g )g ₁ g ₂ +g ₁ g ₂ g ₃ =0(16)

請接著參閱第13圖以第14圖，本發明之n階相移正弦波振盪器包含了n個運算轉導放大器、n個接地電容以及n-1個如第12圖所示之運算轉導放大器子電路(OTA-C子電路)。

前述之n個運算轉導放大器係相鄰設置，而各運算轉導放大器包含了二個輸入端以及一第一輸出端。前述之二輸入端其中之一係為輸入連接端，而二輸入端另一端係為一接地端，且此接地端係接地。而第一輸出端係連接至第一個運算轉導放大器之輸入連接端。前述之各接地電容之一端係連接各輸入連接端，各接地電容另一端係接地。

而各運算轉導放大器子電路更包含了一子電路第一輸入端、一子電路第二輸入端以及一子電路輸出端。子電路第一輸入端係連接運算轉導放大器其中之一之輸入連接端，而與子電路第一輸入端連接之運算轉導放大器之範圍係為從第2個運算轉導放大器至第n個運算轉導放大器。子電路第二輸入端則為接地。子電路輸出端則連接子電路第一輸入端。

前述之第一個運算轉導放大器至第n-1個運算轉導放大器更各別包含一第二輸出端，各第二輸出端係連接其相鄰之運算轉導放大器之輸入連接端。

前述三方程式仍然與該標準的三階特性方程式一致。明顯地，若我們以如第12圖繪示之二或三個OTA-C子電路替換二或三個接地電容，則其最終特性方程式仍然與標準方程式一致。因此，一個具有固定相移大於九十度但小於一百八十度之正弦波振盪器結構即可被實現。該具有一大於九十度但小於一百八十度之電壓模式與電流模式之n階單一接點輸入OTA與接地電容振盪器結構，係相對地繪示於第13圖(若n為奇數)與第14圖(若n為偶數)。注意此實際之相位差異係決定於該導納(admittance)sC+g之實部與虛部之數值。

一電壓模式三相(具有一百二十度之相移)與電流模式六相(具有六十度之相移)之振盪器結構，利用五個單一接點輸入OTA以及三個接地電容完成，係繪示於第14A圖；若C1=C2=C3=C且，則第14A圖可以被簡單地理解。

C1=C2=C3=C and,V1 lags behind V2 by 120o and V2 lags behind V3 by 120°.Then the phase relationship among voltage-mode and current-mode output signals is shown in Fig.15.This is a voltage-mode three-phase(with phase shift 120°)and current-mode six-phase(with phase shift 60°)oscillator structure.

第14A圖所繪示之電壓模式三相與電流模式六相之振盪器結構之特性方程式如下：sC ₁ (sC ₂ +g )(sC ₃ +g )+(sC ₂ +g )(sC ₃ +g )g ₁ +(sC ₃ +g )g ₁ g ₂ +g ₁ g ₂ g ₃ =0(17)

其仍與標準特性方程式一致。當C1=C2=C3=C且，則V1落後V2一百二十度，且V2落後V3一百二十度。然後電壓模式與電流模式之輸出訊號彼此間之相位關係繪示於第15圖。此係一電壓模式三相(具有一百二十度之相移)與電流模式六相(具有六十度之相移)之振盪器結構。

參考第16圖。該n階任意相移正弦波振盪器結構更包含一第三運算轉導放大器12，其輸入係平行連接至該第二接地電容，同時該第三運算轉導放大器12之輸出13、14係連接至該第一運算轉導放大器1之第二輸入6、第二接地電容3，以及該第二運算轉導放大器2之反相輸出11。

該第三運算轉導放大器12之非反相輸入14亦可連接至該第二接地電容3之接地端，該第三運算轉導放大器12之反相輸入14係連接至該第二接地電容3。

該第三運算轉導放大器12之反相輸入14亦可連接至該第二接地電容3之接地端，該第三運算轉導放大器12之非反相輸入13係連接至該第二接地電容3。

類似地，該二階運算轉導放大器-C振盪器結構，具有一相移大於九十度但小於一百八十度之特性，其亦可藉由將第16圖之電路加入一正轉導OTA，使其與位於該節點電壓V2(如第4圖所示)接地電容平行，以完成。

實施II：

若我們將等式(a8)之電壓V2及V1之關係代換為

則因為分子為a1/a2，且分母為sC-g ，當該電壓V2之相位為零 度時，該電壓V1之相位將會小於一百八十度，但大於九十度。分母之相位角度等於反正切[ωC/(-g )]。該OTA-C的sC-g 實現方式示於第17圖，其中一接地電容平行於一單一接點輸入OTA，便可如同一負電容般運作。

在此實施例中，一二階振盪器結構，如第4圖所示，若我們將一接地電容替換為一OTA-C子電路，如同第17圖所示，則該二階振盪器結構之特性方程式將改變為：sC ₁ (sC ₂ -g )+(sC ₂ -g )(g ₁ -g ₂ )+g ₁ g ₂ =0 (a13)

若方程式(a1)之四個係數皆為正且滿足方程式(a2)與(a3)，則前述方程式係與標準二階特性方程式(a1)相同。而後，一正弦波振盪器，其具有一固定相移且小於一百八十度但大於九十度者，便可以自第4圖實現，並繪示於第17A圖。

實施III：

若我們以下列方程式取代方程式(6)或(10)之Vn-j+1與Vn-j關係

因為分子的關係，Vn-j+1的相角仍為一百八十度，一aj/aj+1，而因為分母的關係，Vn-j的相角為小於一百八十度但大於九十度，sC-g，其相角等於arctan(ωC/(-g))。第17圖繪示Vn-j+1與Vn-j之相位關係。該以sC-g實現之OTA-C繪示於第18圖，一位於與一單一接點輸入OTA並聯之接地電容，係如同一負傳導(negative conductor)般運作。

在此近似方式中，對於一個三階振盪器結構而言，若我們以如第18圖繪示之OTA-C子電路替換一接地電容，則該三階振盪器結構之特性方程式將改變為下列三者其中之一，其以sCi-g取代sCi。

s ² (sC ₁ -g )C ₂ C ₃ +s ² C ₂ C ₃ g ₁ +sC ₃ g ₁ g ₂ +g ₁ g ₂ g ₃ =0 (19)

s ² C ₁ (sC ₂ -g )C ₃ +s ² (sC ₂ -g )C ₃ g ₁ +sC ₃ g ₁ g ₂ +g ₁ g ₂ g ₃ =0 (20)

s ² C ₁ C ₂ (sC ₃ -g )+s ² C ₂ (sC ₃ -g )g ₁ +(sC ₃ -g )g ₁ g ₂ +g ₁ g ₂ g ₃ =0 (21)

前述三方程式仍然與該標準的三階特性方程式一致。明顯地，若我們以如第18圖繪示之二或三個OTA-C子電路替換二或三個接地電容，則其最終特性方程式仍然與標準方程式一致。因此，一個具有相移小於九十度之正弦波振盪器結構即可被實現。該具有一小於九十度之電壓模式與電流模式之n階單一接點輸入OTA與接地電容振盪器結構，係相對地繪示於第19圖(若n為奇數)與第20圖(若n為偶數)。注意此實際之相位差異係決定於該導納(admittance)sC-g之實部與虛部之數值。

一電流模式六相(具有六十度之相移)之振盪器結構，利用五個單一接點輸入OTA以及三個接地電容完成，係繪示於第21圖，並且C1=C2=C3=C且，其中V1落後V2六十度，V2落後V3六十度。繪示於第21圖之該電流模式六相振盪器結構，其特性方程式係如下：sC ₁ (sC ₂ -g )(sC ₃ -g )+(sC ₂ -g )(sC ₃ -g )g ₁ +(sC ₃ -g )g ₁ g ₂ +g ₁ g ₂ g ₃ =s ³ C ₁ C ₂ C ₃ +s ² (C ₁ C ₂ +C ₁ C ₃ )(-g )+s ² C ₂ C ₃ g ₁ +sC ₁ g ² +s (C ₂ +C ₃ )(-g )g ₁ +sC ₃ g ₁ g ₂ +g ₁ g ₂ g ₃ +g ² g ₁ -gg ₁ g ₂ =0(22)

因此，該振盪條件為 且該振盪頻率為

當(i)g ² +g ₁ g ₂ >2gg ₁ ，且(ii)>0時，可得 該非明顯解(non-trivial solution)

若所有的係數皆為正數，其仍與標準特性方程式一致。當C1=C2=C3=C且，則V1落後V2六十度，且V2落後V3六 十度。然後電壓模式與電流模式之輸出訊號彼此間之相位關係繪示於第22圖。因此，第20圖所繪示者係一電流模式六相之振盪器，具有六十度之相移。

實施IV：

若我們將等式(a8)之電壓V2及V1之關係代換為

則因為分子為a1/a2，且分母為sC+g，當該電壓V2之相位為零度時，該電壓V1之相位將會小於九十度。分母之相位角度等於反正切[ωC/(g )]。該OTA-C的sC +g 實現方式示於第17圖。

在此實施例中，一二階振盪器結構，如第4圖所示，若我們將一接地電容替換為一OTA-C子電路，如同第17圖所示，則該二階振盪器結構之特性方程式將改變為：sC ₁ (sC ₂ +g )+(sC ₂ +g )(g ₁ -g ₂ )+g ₁ g ₂ =0 (a15)

若方程式(a1)之四個係數皆為正且滿足方程式(a2)與(a3)，則前述方程式係與標準二階特性方程式(a1)相同。而後，一正弦波振盪器，其具有一固定相移且小於九十度者，便可以實現，並繪示於第20A圖。

一複數不同相移正弦波振盪器結構或亦可利用上述三相移架構來實現。舉例而言，若我們屬意設計一四階振盪器結構，具有四接點電壓，並分別具有下列相角：零度、九十度、兩百一十度、以及兩百七十度(亦即V1落後V2九十度，V2落後V3兩百一十度，且V3落後V4六十度)，則我們先使用一正交子電路，後面串接一相移一百二十度之子電路，然後最後使用一相差六十度之子電路，以構成如第23圖所示之振盪器結構，其中：

因此，第23圖繪示之該四階任意相移振盪器之特性方程式為s ⁴ C ₁ C ₂ C ₃ C ₄ +s ³ C ₂ C ₃ C ₄ g ₁ -s ³ C ₁ C ₂ C ₃ g ^** +s ³ C ₁ C ₂ C ₄ g ^* -s ² C ₁ C ₂ g ^* g ^** -s ² C ₂ C ₃ g ₁ g ^** +s ² C ₂ C ₄ g ₁ g ^* +s ² C ₃ C ₄ g ₁ g ₂ +sC ₄ g ₁ g ₂ (g ₃ +g ^* )-sC ₂ g ₁ g ^* g ^** -sC ₃ g ₁ g ₂ g ^** +g ₁ g ₂ g ₃ g ₄ -g ₁ g ₂ g ^** (g ₃ +g ^* )=0 (23-1) 該振盪條件為 其中a=C1C2C3C4,b =C ₂ C ₄ g ₁ g ^* +C ₃ C ₄ g ₁ g ₂ -C ₁ C ₂ g ^* g ^** -C ₂ C ₃ g ₁ g ^** (23-3)

c =g ₁ g ₂ g ₃ g ₄ -g ₁ g ₂ g ^** (g ₃ +g ^* )並且，該振盪頻率為 該可行解在(i)>0，且(ii)if b>0時可獲得，於是c必定為負。否則，若b<0，則僅有一正 (b2-4ac)為所需。

第23圖所示之該等電壓與電流輸出訊號的相移圖繪示於第24圖。注意其中增加了八個電流輸出訊號，各具有如下相角：零度、三十度、九十度、一百八十度、兩百一十度、及兩百七十度(亦即，I1-落後I3+三十度，I3+落後I2-或I4+六十度，I2-或I4+落後I1+九十度，I1+落後I3-三十度，I3-落後I4-或I2+六十度)。

因此，一n階任意相移正弦波振盪器結構，包含相同數量之串接第一單一接點輸入運算轉導放大器集合與階數，以及相同數量之接地電容連階數該運算轉導放大器之輸出與階數。至少一個第二單一接點輸入運算轉導放大器集合平行連接該接地電容，而且該第二單一接點輸入運算轉導放大器集合之輸出連接至該第一單一接點輸入運算轉導放大器集合之輸出。

4.補償機制

讓我們考慮以下原因造成的非理想效應[26]：(i)頻率與轉導的依存關係，Gj(s)(=gj(1-sTj)，在此轉導並非為g；(ii)一OTA之輸入寄生電容值Cip；(iii)一OTA之輸出寄生電容值Cop；(iv)一OTA之輸出傳導值Gop；以及(v)一OTA-C電路中每個內部節點之節點寄生電容值Cnp。下文解釋如何補償前述非理想效應造成的相移差異以及振盪頻率差異。在經過適當的補償之後，我們預期實際的振盪器結構之相移角度以及振盪頻率，可以較補償前更為精確。

因此，首先製作出一n階任意相移正弦波振盪器結構，其包含下列步驟：i)連接具有與階數相同數量之單一接點輸入運算轉導放大器之輸出；ii)連接接地電容至每一單一接點輸入運算轉導放大器之輸出。

而後，補償其非理想特性之各式補償機制如下所述。

補償機制：

在方程式(6)及(10)所示之二節點電壓間之非理想正交關係可重新整理如下：

其中sCp以及Gp分別代表總寄生電容值及傳導值，其與具有電容值為C之接地電容為並聯。然後，(i)如第25圖所示之分子部分之相位自一百八十度減去arctan(ωgT/g)，且(ii)如第26圖所示之分母部分之相位自九十度減去arctan[Gp/ω(C+Cp)]。

當模擬的相移小於九十度(與理論值之相移為九十度相比)時，此補償機制可使分母之相位角度更小，意即並聯一小且適當之傳導值G至接地電容。然後，第27圖繪示補償機制前與補償機制後，方程式(24)之分母部分之相位改變。

補償機制II：

在方程式(13)所示之二節點電壓間之非理想相位關係可重新整理如下： 其中sCp以及Gp分別代表總寄生電容值及傳導值，其與具有電容值為C之接地電容為並聯。然後，(i)如第25圖所示之分子部分之相位自一百八十度減去arctan(ωgT/g)，且(ii)如第28圖所示之分母部分之相位可具有下列三種變化：(i)增加，(ii)維持不變，(iii)減少，根據三不同可能之個案可為顯著變量之Cp，Gp，及giTi。當該模擬相移小於預測時(請參考模擬章節)，該補償機制可使分母之相位角度更小，意即給予該單一端點輸入OTA一稍微大的，其與該接地電容Ci並聯。然後，第29圖繪示補償機制前與補償機制後，方程式(25)之分母部分之相位改變。

補償機制III：

在方程式(18)所示之二節點電壓間之非理想相位關係可重新整理如下： 其中sCp以及Gp分別代表總寄生電容值及傳導值，其與具有電容值為C之接地電容為並聯。然後，(i)如第25圖所示之分子部分之相位自一百八十度減去arctan(ωgT/g)，且(ii)如第30圖所示之分母部分之相位(位於第二個四分之一周)可能減少，因為該實部的絕對值減少且該虛部增加。當該模擬相移小於預測時(請參考模擬章節)，該補償機制可使分母之相位角度更小，意即給予該單一端點輸入OTA一稍微大的，其與該接地電容Ci並聯，以創造一顯著小的實部的絕對值。然後，第31圖繪示補償機制前與補償機制後，方程式(26)之分母部分之相位改變。

補償機制IV：

對於第4圖所示之二階正交振盪器，其於等式(a8)所示之二節點之間之非理想相位關係為：

因此，(i)在第31A圖所示之分子的相位，會隨著反正切(ωgT/g)角度由零度開始而下降，且(ii)在第26圖所示之分母的相位，會隨著反正切[Gp/ω(C+Cp)]角度由九十度度開始而下降。其中當該模擬的相移小於九十度時(相對於理論上的相移九十度)，一補償機制係用以使得二相鄰之電壓轉換方程式之該分母增大，亦即，並聯一較小之負傳導值-G與該接地電容平行，一個實際的作法或許為使用OTA，其猶如一個負傳導般作用，且與接地電容平行；反之當該模擬的相移大於九十度時，該補償機制係用以使得二相鄰之電壓轉換方程式之該分母減小，亦即，並聯一較小之正傳導值G與該接地電容平行，一個實際的作法或許為使用OTA，其猶如一個正傳導般作用，且與接地電容平行。該(b1)之分母之相位改變在補償前與補償後之差異，繪示於第27圖。

補償機制V：

對於第23A圖所示之振盪器結構，其具有小於九十度之相移，其於等式(a14)所示之二節點之間之非理想相位關係可被重新寫為： (a16)

其中sCp以及Gp分別代表總寄生電容值與傳導值，其與接地電容以及電容C平行。

因此，(i)在第31A圖所示之分子的相位，會隨著反正切(ωgT/g)角度由零度開始而下降，且(ii)在第28圖所示之分母的相位，會隨著反正切三種不同的可能狀態，於顯著的Cp，Gp與giTi數值改變時(i)增加，(ii)維持不變，(iii)減少。當該模擬的相移小於預估值時，一補償機制係用以使得該分母之相位角度增大，亦即，給予一較小之單一接點輸入OTA之，其與該接地電容平行；反之當該模擬的相移大於預估值時，該補償係用以使得該分母之相位角度減小，亦即，給予一較大之單一接點輸入OTA之，其與該接地電容平行。該(a16)之分母之相位改變在補償前與補償後之差異，繪示於第31C圖。注意第4圖所繪示之例子，當相移介於零度至九十度時，屬於此補償機制。

補償機制VI：

對於第17A圖所示之振盪器結構，其具有大於九十度且小於一百八十度之相移，其於等式(a12)所示之二節點之間之非理想相位關係可被重新寫為：

其中sCp以及Gp分別代表總寄生電容值與傳導值，其與接地電容以及電容C平行。

因此，(i)在第31A圖所示之分子的相位，會隨著反正切(ωgT/g)角度由零度開始而下降，且(ii)在第30圖所示之分母的相位會隨著因為該實部之絕對數值減少，且該虛部之絕對數值增加，而減少。當該模擬的相移小於預估值時，一補償機制係用以使得該分母之相位角度增大，亦即，給予一較大之單一接點輸入OTA之，其與該接地電容平行；反之當該模擬的相移大於預估值時，該補償係用以使得該 分母之相位角度減小，亦即，給子一較小之單一接點輸入OTA之，其與該接地電容平行。該(a17)之分母之相位改變在補償前與補償後之差異，繪示於第31D圖。注意第4圖所繪示之例子，當相移大於九十度但小於一百八十度時，屬於此補償機制。

補償機制VII：

以去常態化(de-normalization)的角度而言，越大的電容值將導致越小的操作頻率，同時越大的傳導值將導致越大的操作頻率。因此，寄生電容值與寄生傳導值對於操作頻率的影響是互相拮抗的。寄生電容值使得操作頻率降低，反言之，寄生傳導值使得操作頻率增加。既然較高(相對於較低)的操作頻率傾向由寄生電容值決定(相對於寄生傳導值)[26]，我們或許可以總結當該電路操作在高頻率(相對於低頻率)時，實際操作頻率可能會低於(相對於高於)所預測者，意即寄生電容值(相對於傳導值)較寄生傳導值(相對於電容值)更具有決定性，因此，該補償機制係用以於實際電路中稍微降低電容值(相對於傳導值)，反之亦然。

5.H-Spice模擬

以下例舉五個不同案例，以顯示實際之任意相移OTA-C正弦波振盪器結構，分別為：(i)具有二個九十度相移之三階振盪器；(ii)具有二個一百二十度相移之三階振盪器；(iii)具有二個六十度相移之三階振盪器；(iv)具有三個九十度相移之四階振盪器；以及(v)具有九十度、一百二十度、及六十度相移之四階振盪器。進一步言，前述案例(v)將被用以驗證前述之複數補償機制。為確認理論預測，H-spice使用0.35μm製程進行模擬。我們使用轉導器為基礎之CMOS[28]，其具有±1.65V供應電壓。

案例I(具有二個九十度相移之三階振盪器)：

在一CMOS OTA中，針對NMOS及PMOS電晶體，分別定寬長比(W/L)為10μ/2μ及10μ/1μ。元件值分別如下：C1=40pF,C2=10pF,C3=10pF，且g1=g2=125.664μS(Ib=22.776μA),g3=31.416μS(Ib=3.392μA)。在電路結構中，元件自左到右分別依序定義為1-2-3。第32圖繪示節點電壓V1，V2，V3之振盪波形，其頻率光譜繪示於第33圖。V1，V2，V3之總諧波失真分別為1.8461%，0.5671%，及0.6281%。V1之相位落後V2為86.868度並具有3.48%誤差，V2之相位落後V3為86.816度並具有3.54%誤差。此模擬 頻率為928.988kHz並具有7.1012%誤差，相較於理論頻率為1MHz。

案例II(具有二個一百二十度相移之三階振盪器)：

在(i)OTA1，(ii)OTA1，(iii)OTA3，(iv)OTA4，(v)OTA5中，針對NMOS及PMOS電晶體，分別定寬長比(W/L)為(i)5μ/0.5μ及5μ/0.5μ,(ii)20μ/0.5μ及20μ/0.5μ，(iii)20μ/0.5μ及20μ/0.5μ，(iv)5μ/2.5μ及10μ/2.5μ及(v)5μ/2.5μ及10μ/2.5μ。元件值分別如下：C1=20Pf，C2=10Pf，C3=10Pf，且g1=24.184μS(Ib=2.042μA)，g2=g3=145.039μS(Ib=12.638μA)，g4=g5=36.276μS(Ib=5.465μA)。第34圖繪示節點電壓V1，V2，V3之振盪波形，其頻率光譜繪示於第35圖。V1，V2，V3之總諧波失真分別為0.6119%,1.8691%，及0.7293%。V1之相位落後V2為121.141度並具有0.951%誤差，V2之相位落後V3為121.378度並具有1.148%誤差。此模擬頻率為938.262kHz並具有6.174%誤差，相較於理論頻率為1MHz。

案例III(具有二個六十度相移之三階振盪器)：

在(i)OTA1，(ii)OTA1，(iii)OTA3，(iv)OTA4，(v)OTA5中，針對NMOS及PMOS電晶體，分別定寬長比(W/L)為(i)5μ/1μ及10μ/1μ，(ii)5μ/1μ及10μ/1μ，(iii)20μ/1μ及20μ/1μ，(iv)20μ/1μ及20μ/1μ，及(v)20μ/1μ及20μ/1μ。元件值分別如下：C1=10Pf，C2=10Pf，C3=10Pf，且g1=g2=99.108μS(Ib=14.568μA)，g3=33.671μS(Ib=2.820μA)，g4=g5=36.258μS(Ib=3.055μA)。第36圖繪示節點電壓V1，V2，V3之振盪波形，其頻率光譜繪示於第37圖。V1，V2，V3之總諧波失真分別為1.1329%,0.6897%，及0.7842%。V1之相位落後V2為58.162度並具有3.063%誤差，V2之相位落後V3為58.740度並具有2.10%誤差。此模擬頻率為922.131kHz並具有7.787%誤差，相較於理論頻率為1MHz。

案例IV(具有三個九十度相移之四階振盪器)：

在一CMOS OTA中，針對NMOS及PMOS電晶體，分別定寬長比(W/L)為5μ/1μ及10μ/1μ。元件值分別如下：C1=10Pf，C2=10Pf，C3=20Pf，C4=10pF且g1=g2=g3=88.858μS(Ib=12.301μA)，g4=44.429μS(Ib=4.773μA)。第38圖繪示節點電壓V1，V2，V3，V4之振盪波形，其頻率光譜繪示於第39圖。V1，V2，V3，V4之總諧波失真分別為0.4605%，0.6972%，0.9910%，及 0.5075%。V1之相位落後V2為88.187度並具有2.014%誤差，V2之相位落後V3為88.269度並具有1.923%誤差，V3之相位落後V4為88.149度並具有2.057%誤差。此模擬頻率為910kHz並具有9.00%誤差，相較於理論頻率為1MHz。

案例IV(具有九十度、一百二十度、及六十度相移之四階振盪器)

在(i)OTA1至OTA4，(ii)OTA5中，針對NMOS及PMOS電晶體，分別定寬長比(W/L)為(i)20μ/1μ及20μ/1μ，(ii)5μ/2μ及10μ/1μ。元件值分別如下：C1=10Pf，C2=10Pf，C3=10Pf，C4=10pF且g1=108.828μS(Ib=10.365μA)，g2=g3=g4=72.552μS(Ib=6.518μA)，g5=36.276μS(Ib=5.65μA)，g6=36.276μS(Ib=3.75μA)。第40圖繪示節點電壓V1，V2，V3之振盪波形，其頻率光譜繪示於第41圖。V1，V2，V3，V4之總諧波失真分別為1.7015%，0.7490%，0.9159%，及1.2211%。V1之相位落後V2為87.184度並具有1.136%誤差，V2之相位落後V3為118.637度並具有1.136%誤差，V3之相位落後V4為57.904度並具有3.493%誤差。此模擬頻率為920.166kHz並具有7.983%誤差，相較於理論頻率為1MHz。

比較I(具有九十度、一百二十度、及六十度相移之四階振盪器)

在段落IV理說明之比較機制I、II、III被應用於此具有九十度、一百二十度、及六十度相移之四階振盪器。若，插入一大電阻420kΩ以並聯該電容C2(機制I)，增大OTA5之偏壓電流自4.912μA至5.50μA(機制III)，及降低OTA5之偏壓電流自3.988μA至3.82μA(機制II)，則可得：1.原相移為87.184度並具有3.129%誤差、相移118.637度並具有1.136%誤差、及相移57.904度並具有3.493%誤差，將分別地被取代為相移為89.145度並具有0.95%誤差、相移119.099度並具有0.75%誤差、及相移59.846度並具有0.257%誤差(值得注意者，誤差皆小於1%)；2. V1，V2，V3，及V4之總諧波失真皆分別自然地自1.702%降低至0.121%、自0.749%降低至0.072%、自0.916%降低至0.113%、及自1.221%降低至0.052%(值得注意者，所有總諧波失真都顯著低於標準值1%)；3.在不採用前述補償機制IV且不改變原給定電容值狀態下，振 盪頻率自920.166KHz並具有9.783%誤差改變至996.403kHz並具有0.36%誤差。

在相移方面，僅採用補償機制I、II、III狀態下，我們發現總諧波失真以及振盪頻率皆自然並顯著地改善了。其可謂在相移方面，僅採用補償機制I、II、III即可幾乎消弭非理想效應之主要理由。第42及43圖分別繪示補償後之振盪波形，及節點電壓V1，V2，V3，及V4之頻率光譜。明顯地，第43圖繪示之補償後之頻率光譜顯著地優於第41圖所繪示之未補償者。前述H-Spice模擬結果確認該等補償機制係非常有效率的。

5.等效CCCII-C或CCII-RC振盪器架構

積體電路之尺寸越小越難以在一個積體電路晶片中製造出精準的元件。長久以來電阻與電容都面臨同樣的問題。如何在積體電路晶片中製造精準的電阻歐姆值以及電容法拉值呢？僅有兩種主動元件，亦即運算放大器(OTA)以及第二代電流控制傳輸器(CCCIIs)[29]可以達到，而且無須設計真正的電阻，因其具有成對的狀態。因此一正常的主動元件以及一電阻便可以實現，而且其性能凌駕於其他主動元件之上。

因此，當基底電路之尺寸越縮越小時，越難以在積體電路晶片中製作精準的電阻，因此此二種主動元件，OTA以及CCCII，在電路設計中便日益重要。顯然，一主動電路不具有電阻者，相較於一主動電路具電阻者而言，容易設計。當積體電路日趨縮小時，前者無須面臨如何製作一精準電阻的問題。此亦即我們選擇OTA以及CCCII作為此設計之主動元件之理由。另一方面，雖然CCCII_C電路可以容易的被轉換為相對應的第二代電流傳輸(CCII)[30]-RC電路，僅需藉由將一CCCII取代為一CCII以及一串聯於其X端的電阻，在此CCII-RC電路中，此額外的電阻會增加晶片的面積，相較於無須電阻的電路，於是便會因為無法在積體電路晶片中製造出具有精準電阻歐姆值之電阻，而降低輸出訊號的表現。

一單一接點輸入OTA可以輕易地被轉化為一單一接點輸入CCCII，參考第44圖，利用其所示的等效電路及其雙重部分，所有的單一接點輸入OTA-接地電容結構可以輕易地被轉化為單一接點輸入CCCII-接地電容結構，僅需將第44圖之主動元件之輸出的正號修改為負號。

既然一OTA可以被輕易的轉換為一主動電流控制傳輸CCCII[54]，在一單一接點輸入OTA以及一單一接點輸入CCCII間之轉換I，以及在一差動輸入OTA以及二單一接點輸入CCCII間之轉換II便可實現。前述的新的OTA-C振盪器結構(如第4，5，4A，4B，13，14，16，17A，19，20，20A，及23A圖所示)可以輕易的被轉換為相對應的新的CCCII-C振盪器結構6。

結論

於設計任意相移正弦波振盪器方面，相較於習知fractional calculus近似，一顯著簡單之合成方式被提出。其無須使用由複數電阻及電容所構成之具有無窮序列樹分支之分數階電容，其難以於積體電路晶片中被製造。此有效率的分析合成方式係使用單一接點輸入OTA以及接地電容，以製造電壓模式及電流模式之n階正交正弦波振盪器結構，其具有最小數量之主動及被動元件。二個基本的OTA-C子電路，用以實現相移大於或小於九十度，被疊加至前述n階正交正弦波振盪器結構，並導出於n階OTA-C正弦波振盪器結構中，正交至任意相移之擴張。五種不同的正弦波振盪器實施例分別具有下列相移：(i)two 90o’s，(ii)two 120o’s，(iii)two 60o’s，(iv)three 90o’s，及(v)90o，120o，及60o，用以展示此n階任意相移正弦波振盪器結構。進一步言，更提出補償機制以減低因OTA之寄生電容值及傳導值之非理想轉導函式所導致的輸出變異量。在固定電容值狀態下，經過適當的補償，一合成的四階三相移振盪器，其使用六個單一接點輸入OTA及四個接地電容，可獲致非常準確之輸出參數，例如振盪頻率為996.403kHz並具有0.36%誤差，相較於理論頻率為1MHz。補償後三相移分別為：相移為89.145度並具有0.95%誤差、相移119.099度並具有0.75%誤差、及相移59.846度並具有0.257%誤差，相較於理論值之90度、120度、及60度。同時四個不同節點電壓之絕佳總諧波失真分別為：0.121%、0.072%、0.113%、及0.052%，皆顯著低於標準值之1.000%。

雖然本發明已以較佳實施例及對應圖式完整說明，必須注意的是，對於熟知此項技術之人，可思及其他許多變化與改變。此等變化與改變需被視為包含於本發明所主張之申請專利範圍內，除非其被明言排除。

前述說明中，圖式及其參考僅係用以作為特定實施例之輔助說 明，用以揭露本發明之可能實施方式。該等實施例僅揭露足夠資訊，使熟知此項技術之人能夠實施並使用本發明，需理解的是，在不脫離本發明之精神及範圍內，其他實施例與電子性改變、邏輯性改變或結構性改變亦可能被實施。前述所揭露的詳細說明，並非用以限制本發明之範圍，其範圍應如申請專利範圍及其均等範圍所述。

參考文獻

本發明之參考文獻包含：

[1] B. Razavi, “Design considerations for direct- conversion receivers”, IEEE Trans. Circuits Syst.-II, vol. 44, no. 6, pp. 428-45, Jun. 1997.

[2] C. H. Park, O. Kim, and B. Kim, “A 1.8-GHz self-calibrated phase-locked loop with precise I/Q matching”, IEEE J. Solid-State Circuits, vol. 36, no. 5, pp. 777-783, May 2001.

[3] R. van de Beek, E. Klumperink, C. Vaucher, and B. Nauta, “Low-jitter clock multiplication: a comparison between PLLs and DLLs”, IEEE Trans. Circuits Syst.-II, vol. 49, no. 8, pp. 555-566, Aug. 2002.

[4] K. Lee et al., “A single-chip 2.4 GHz direct-conversion CMOS receiver for wireless local loop using multiphase reduced frequency conversion technique”, IEEE J. Solid-State Circuits, vol. 6, no. 5, pp. 800-809, May 2001.

[5] A Rofougaran et al., “A single-chip 900-MHz spread-spectrum wire-less transceiver in 1-μm CMOS-Part I:Architecture and transmitter design”, IEEE J. Solid-State Circuits, vol. 33, no. 4, pp. 515-534, Apr. 1998.

[6] J. G. Maneatis, and M. A. Horowitz, “Precise delay generation using coupled oscillations”, IEEE J. Solid-State Circuits, vol. 28, no. 12, pp. 1273-1282, Dec. 1993.

[7] P. Kinget, R. Melville, D. Long, and V. Gopinathan, “An injection-locking scheme for precision quadrature generation”, IEEE J. Solid-State Circuits, vol. 37, no. 7, pp. 845-851, July 2002.

[8] L. Roman, S. Levantino, C. Samori, and A. L. Lacaita, “Multiphase LC Oscillators”, IEEE Trans. Circuits Syst.-I, vol. 53, no. 7, pp. 1579-1588, July, 2006.

[9] A. G. Radwan, A. S. Elwakil, and A. M. Soliman, “Fractional-order sinusoidal oscillators: design procedure and practical examples”, IEEE Trans. Circuits & Syst.-I, vol. 55, no. 7, pp. 2051-2063, Aug. 2008.,

[10]A. G. Radwan, A. S. Elwakil, and A. M. Soliman, “Fractional-order sinusoidal oscillators: design procedure and practical examples”, IEEE Trans. Circuits & Syst.-I, vol. 55, no. 7, pp. 2051-2063, Aug. 2008

[11]T. T. Hartley, and C. F. Lorenzo, “Initialization, conceptualization, and application in the generalized fractional calculus”, National Aeronautics and Space Administration (NASA/TP-1998-208415) 1998.

[12]M. Nakagawa, and K. Sorimachi, “Basic characteristics of a fractance device”, IEICE Trans. Fundam. Electron. Commun. Comput. Sci., vol. E75, no. 12, pp. 1814-1819, 1992.

[13]M. Sugi, Y. Hirano, Y. F. Miura, and K. Saito, “Simulation of fractal immittance by analog circuits: an 實施 to the optimized circuits”, IEICE Trans. Fundam. Electron. Commun. Comput. Sci., vol. E82, no. 8, pp. 1627-1634, 1999.

[14]S. I. Liu, and J. H. Tsay, “Single-resistance- controlled sinusoidal oscillator using current-feedback amplifiers”, Int. J. Electron., vol. 80, no. 5, pp. 661-664, 1996.

[15]A. M. Soliman, “Current feedback operastional amplifier based oscillators”, Analog Integr. Circuits Signal Process, vol. 23, pp. 45-55, 2000.

[16]V. K. Singh, R. K. Sharma, A. K. Singh, D. R. Bhaskar, and R. Senani, “Two new canonic single-CFOA oscillators with single resistor controls”, IEEE Trans. Circuits & Syst.-II, vol. 52, no. 12, pp. 860-864, Dec. 2005.

[17]C. M. Chang, B. M. Al-Hashimi, H. P. Chen, S. H. Tu, and J. A. Wan, “Current-mode single resistance controlled oscillators using only grounded passive components”, Electronics Letters, vol. 38, no.19, pp. 1071-1072, Sep. 2002.

[18]C. M. Chang, “Novel current-conveyor-based single-resistance-controlled/voltage-controlled oscillator employing grounded resistors and capacitors”, Electronics Letters, vol. 30, no. 3, pp. 181-183, 1994.

[19]P. A. Martinez, J. Sabadell, C. Aldea, and S. Celma, “Variable frequency sinusoidal oscillators based on CCII+”, IEEE Trans. Circuits Syst.-I, vol. 46, no. 11, pp. 1386-1390, Nov. 1999.

[20]B. Linares-Barranco, A. Rodriguez-Vázquez, J. L. Huerrtas, and R. Sánchez-Sinencio, J. J. Hoyle, “Generation and Design of Sinusoidal Oscillators using OTAs”, IEEE Proc.-ISCAS, pp. 2863-2866, 7-9, June 1988.

[21]Y. Tao, and J. K. Fidler, “Electronically tunable dual-OTA second-order sinusoidal oscillators/Filters with non-interacting controls: a systematic synthesis 實施”, IEEE Trans. Circuits Syst.-I, vol. 47, no. 2, pp. 117-129, Feb. 2000.

[22]M. N. S. Swamy, R. Raut, and Z. Tang, “Generation of new OTA-C oscillator structures”, IEEE Proc. MWSCAS, vol. 1, pp. 73-76, July, 2004.

[23]J. Galan, R. G. Carvajal, A. Torralba, F. Nuñoz, and J. Ramirez-Angulo, “A low-power low-voltage OTA-C sinusoidal oscillator with a large tuning range”, IEEE Trans. Circuits Syst.-I, vol. 52, no. 2, pp. 283-291, Feb. 2005.

[24]Masood-ul-Hasan, Y. Sun, X. Zhu, and J. Moritz, “Oscillation-based DFT for second-order OTA-C filters”, IEEE Proc. ISCAS, pp. 720-723, 18-21 May, 2008.

[25]C. Zamarreño-Ramos, T. Serrano-Gotarredona, B. Linares-Barranco, “OTA-C oscillator with low frequency variations for on-chip clock generation in serial LVDS-AER links”, IEEE Proc. ISCAS, pp. 2657-2660, 24-27, May 2009.

[26]B. Linares-Barranco, T. Serrano-Gotarredona, J. Ramos-Martos, J. Ceballos-Cáceres, J. M. Mora, and A. Linares-Barranco, “A precise 90° quadrature OTA-C oscillator tunable in the 50-130-MHz Range”, IEEE Trans. Circuits Syst.-I, vol. 51, no. 4, pp. 649-663, Apr. 2004.

[27]D. N. Loizos, P. P. Sotiriadis, “A quadrature sinusoidal oscillator with phase-preserving wide-range linear frequency tunability and frequency-independent amplitude”, IEEE Trans. Circuits Syst.-II, vol. 53, no. 11, pp. 1279-1283, Nov. 2006.

[28]J. W. Horng, C. L. Hou, C. M. Chang, W. Y. Chung, H. W. Tang, and Y. H. Wen, “Quadrature oscillators using CCIIs”, Int. J. Electron., vol. 92, no. 1, pp. 21-31, Jan. 2005.

[29]P. Prommee, and K. Dejhan, “An integrable electronic-controlled quadrature sinusoidal oscillator using CMOS operational transconductancxe amplifier”, Int. J. Electron., vol. 89, no. 5, pp. 365-379, 2002.

[30]S. Maheshwari, and I. A. Khan, “Current controlled third order quadrature oscillator”, IEE Proc.-Circuits Devices Syst., vol. 152, no. 6, pp. 605-607, Dec. 2005.

[31]S. I. Liu, Y. H. Liao, “Current-mode quadrature sinusoidal oscillator using FTFN”, Int. J. Electronics, vol. 81, no. 2, pp. 171-175, 1996.

[32]A. M. Soliman, and A. M. Soliman, “Novel MOS-C oscillators using the current feedback op-amp”, Int. J. Electron., vol. 87, no. 3, pp. 269-280, 2000.

[33]C. M. Chang, B. M. Al-Hashimi, H. P. Chen, S. H. Tu, and J. A. Wan, “Current-mode single resistance controlled oscillators using only grounded passive components”, Electronics Letters, vol. 38, no.19, pp. 1071-1072, Sep. 2002.

[34]C. M. Chang, and T. S. Liao, “Novel sinusoidal oscillators using a single dual current output OTA”, International Journal of Electronics, vol. 89, no. 6, pp. 493-503, June 2002.

[35]N. Minhaj, “Current conveyor-based voltage- mode two-phase and four-phase quadrature oscillators”, Int. J. Electron., vol. 94, no. 7, pp. 663-669, July 2007.

[36]A. Ü. Keskin, and D. Boilek, “Current mode quadrature oscillator using current differencing transconductance amplifiers (CDTAs)”, IEE Proc.-Circuits, Devices Syst., vol. 153, no. 3, pp. 214-218, June 2006.

[37]M. T. Ahmed, I. A. Khan, and N. Minhaj, “On transconductance-C quadrature oscillators”, Int. J. Electron., vol. 83, no. 2, pp. 201-207, 1997.

[38]S. Minaei, and M. A. Ibrahim, “General configuration for realizing current-mode first-order all-pass filter using DVCC”, Int. J. Electron., vol. 92, no. 6, pp. 347-356, June 2005.

[39]I. A. Khan, and S. Khwaja, “An integrable gm-C quadrature oscillator”, Int. J. Electron., vol. 87, no. 11, pp. 1353-1357, 2000.

[40]J. W. Horng, C. L. Hou, C. M. Chang, H. P. Chou, C. T. Lin, and Y. H. Wen, “Quadrature oscillators with grounded capacitors and resistors using FDCCIIs”, ETRI Journal, vol. 28, no. 4, pp. 486-494, Aug. 2006.

[41]S. Maheshwari, “High output impedance current-mode all-pass sections with two grounded passive components”, IET Circuits Devices Syst., vol. 2, no. 2, pp. 234-242, Feb. 2008.

[42]J. W. Horng, C. L. Hou, C. M. Chang, Y. T. Lin, I. C. Shiu, and W. Y. Chiu, “First-order all-pass filter and sinusoidal oscillators using DDCCs”, Int. J. Electron., vol. 93, no. 7, pp. 457-466, 2006.

[43]C. M. Chang, B. M. Al-Hashimi, “Analytical synthesis of current-mode high- order OTA-C filters”, IEEE Trans. Circuits & Syst.-I, vol. 50, no. 9, pp. 1188-1192, Sept. 2003.

[44]C. M. Chang, B. M. Al-Hashimi, Y. Sun, and J. N. Ross, “New high-order filter structures using single-ended-input OTAs and grounded capacitors”, IEEE Trans. Circuits & Syst.-II, vol. 51, no. 9, pp. 458-463, Sept. 2004.

[45]C. M. Chang, C. L. Hou, W. Y. Chung, J. W. Horng, and C. K. Tu, “Analytical synthesis of high-order single-ended-input OTA-grounded C all-pass and band-reject filter structures”, IEEE Trans. Circuits & Syst.-I, vol. 53, no. 3, pp. 489-498, March 2006.

[46]C. M. Chang, “Analytical synthesis of the digitally programmable voltage-mode OTA-C universal biquad”, IEEE Trans. Circuits & Syst-II, vol. 53, no. 8, pp. 607-611, Aug. 2006.

[47]C. M. Chang, A. M. Soliman, and M. N. S. Swamy, “Analytical synthesis of low sensitivity high-order voltage-mode DDCC and FDCCII-grounded R and C all-pass filter structures”, IEEE Trans. Circuits & Syst-I, vol. 54, no. 7, pp. 1430-1443, July 2007.

[48]S. H. Tu, C. M. Chang, J. N. Ross, and M. N. Swamy, “Analytical synthesis of current-mode high-order single-ended-input OTA and equal-capacitor elliptic filter structures with the minimum number of components”, IEEE Trans. Circuits & Syst.-I, vol. 54, no. 10, pp. 2195-2210, Oct. 2007.

[49]Y. Sun, and J. K. Fidler, “Synthesis and perfor- mance analysis of universal minimum component integrator-based IFLF OTA-grounded capacitor filter”, IEE Proc.-Circuits Devices Syst., vol. 143, no. 2, pp. 107-114, 1996.

[50]R. Schaumann, and M. E. V. Valkenburg, Design of Analog Filters. New York: Oxford University Press, 2001.

[51]S. Szczepanski, A. Wyszynski, and R. Schaumann, “Highly linear voltage- controlled CMOS transcon- ductors,” IEEE Trans. Circuits Syst.-I, vol. 40, no. 4, pp. 258-262, Apr. 1993.

[52]A. Fabre O. Saaid, F. Wiest, and C. Boucheron, “High frequency applications based on a new current controlled conveyor”, IEEE Trans. Circuits Syst. I, fundam. Theory Appl., vol. 43, pp. 82-91, 1996.

[53]K. C. Smith, and A. Sedra, “The current conveyor---a new circuit building block”, IEEE Proc., vol. 56, pp. 1368-1369, 1968.

[54]C. M. Chang, B. M. Al-Hashimi, and J. N. Ross, “Unified active filter biquad structures”, IEE Proc.-Circuits Devices, and Systems, vol. 151, no. 4, pp. 273-277, Aug. 2004.

第1圖繪示一半階(half-order)電容值的實現電路；第2圖繪示實現方程式(6)的OTA-C子電路圖；第3圖繪示一二階OTA-C正交振盪器結構之電路圖，其具有V1之相位領先V2之相位九十度之特性；第4圖繪示一二階OTA-C正交振盪器結構之電路圖，其具有V1之相位落後V2之相位九十度之特性；第4A圖繪示該電壓模式及電流模式OTA-C正交振盪器結構之電路圖(n為奇數)；第4B圖繪示一個五階正交振盪器結構；第5圖繪示第4圖之輸出訊號之正交相位序列；第6圖繪示一全差動式OTA-接地C正交振盪器結構之電路圖(n為奇數)；第7圖繪示一電壓模式及電流模式之OTA-C正交振盪器結構之電路圖(n為偶數)；第8圖繪示一四階OTA-C正交振盪器結構之電路圖；第9圖繪示第8圖之輸出訊號之正交相移序列；第10圖繪示一全差動式OTA-接地C之正交振盪器結構(n為偶數)；第11圖繪示方程式(13)之Vn-j+1及Vn-j間之相位差異；第12圖繪示一正傳導並聯一接地電容之OTA-C子電路之電路圖；第13圖繪示一具有一大於九十度但小於一百八十度相移之奇數n階OTA-C振盪器結構之電路圖；第14圖繪示一具有一大於九十度但小於一百八十度相移之偶數n階OTA-C振盪器結構之電路圖；第14A圖繪示電壓模式三相及電流模式六相OTA-C振盪器結構之電路圖，當C1=C2=C3=C且；第15圖繪示輸出訊號之相位角度；第16圖繪示取自第4圖之二階OTA-C振盪器設計，具有一相移大於九十度但小於一百八十度；第17圖繪示方程式(18)之Vn-j+1與Vn-j之相位差異； 第17A圖繪示取自第3圖之二階OTA-C振盪器設計，具有一相移大於九十度但小於一百八十度；第18圖繪示一負傳導並聯一接地電容之OTA-C子電路之電路圖；第19圖繪示一具有相移小於九十度之奇數n階OTA-C振盪器結構之電路圖；第20圖繪示一具有相移小於九十度之奇數n階OTA-C振盪器結構之電路圖；第20A圖繪示取自第4圖之二階OTA-C振盪器設計，具有一相移小於九十度；第21圖繪示一具有二個六十度相移之電流模式六相OTA-C振盪器結構之電路圖；第22圖繪示第21圖之輸出訊號之相位角度圖；第23圖繪示一四階三不同相移OTA-C振盪器結構之電路圖；第23A圖繪示取自第3圖之二階OTA-C振盪器設計，具有一相移小於九十度；第24圖繪示第23圖之輸出訊號之相位角度圖；第25圖繪示方程式(24)之分子之相位角度；第26圖繪示方程式(24)之分母之相位角度；第27圖繪示補償前及後，方程式(24)之分母之相位改變；第28圖繪示方程式(25)之分母之相位角度；第29圖繪示補償前及後，方程式(25)之分母之相位改變；第30圖繪示方程式(26)之分母之相位角度；第31圖繪示補償前及後，方程式(26)之分母之相位改變；第31A圖繪示(b1)之分子相位角度；第31B圖繪示(b1)之分母相位角度在補償前後之變化；第31C圖繪示(b16)之分母相位角度在補償前後之變化；第31D圖繪示(a17)之分母相位角度在補償前後之變化；第32圖繪示案例1中，V1,V2，及V3之振盪波形圖；第33圖繪示案例1中，V1,V2，及V3之頻率光譜圖；第34圖繪示案例2中，V1,V2，及V3之振盪波形圖；第35圖繪示案例2中，V1,V2，及V3之頻率光譜圖；第36圖繪示案例3中，V1,V2，及V3之振盪波形圖； 第37圖繪示案例3中，V1,V2，及V3之頻率光譜圖；第38圖繪示案例4中，V1,V2，及V3之振盪波形圖；第39圖繪示案例4中，V1,V2，及V3之頻率光譜圖；第40圖繪示案例5中，補償前V1,V2,V3，及V4之振盪波形圖；第41圖繪示案例5中，補償前V1,V2,V3，及V4之頻率光譜圖；第42圖繪示案例5中，補償後V1,V2,V3，及V4之振盪波形圖；第43圖繪示案例5中，補償後V1,V2,V3，及V4之頻率光譜圖；第44圖繪示一單一接點輸入OTA及一單一接點輸入CCCII之等效置換示意圖；第45圖繪示一單一接點輸入OTA及一單一接點輸入CCCII之轉變I；及第46圖繪示一單一接點輸入OTA及一單一接點輸入CCCII之轉變II。

Claims (7)

1. 一n階相移正弦波振盪器，包含：n個運算轉導放大器，該些n個運算轉導放大器係相鄰設置，各該運算轉導放大器包含：二輸入端，該二輸入端其中之一端係為一輸入連接端，該二輸入端另一端係為一接地端，該接地端係接地；一第一輸出端，該第一輸出端係連接至該第一個運算轉導放大器之該輸入連接端；n個接地電容，各該接地電容之一端係連接該各該輸入連接端，各該接地電容另一端係接地；n-1個運算轉導放大器子電路，各該運算轉導放大器子電路更包含：一子電路第一輸入端，連接該些運算轉導放大器其中之一之該輸入連接端，與該子電路第一輸入端連接之該些運算轉導放大器之範圍係為從該第2個運算轉導放大器至該第n個運算轉導放大器；一子電路第二輸入端，該子電路第二輸入端係接地；一子電路輸出端，連接該子電路第一輸入端；其中，該第一個運算轉導放大器至該第n-1個運算轉導放大器更各別包含一第二輸出端，各該第二輸出端係連接其相鄰之該運算轉導放大器之該輸入連接端。
2. 如請求項1所述之n階相移正弦波振盪器，更透過該些運算轉導放大器之轉導值以設定振盪條件。
3. 如請求項1所述之n階相移正弦波振盪器，其中，相鄰之該運算轉導放大器輸出訊號之相移差小於九十度即設定位於相鄰之該二運算轉導放大器間之該運算轉導放大器子電路之轉導值為正傳導值(G)以補償非理想效應造成的相移差異以及振盪頻率差異；其中，相鄰之該運算轉導放大器輸出相移差大於九十度即設定位於相鄰之該二運算轉導放大器間之該運算轉導放大器子電路之轉導值為負傳導值(-G)以補償非理想效應造成的相移差異以及振盪頻率差異。
4. 如請求項1所述之n階相移正弦波振盪器，其中，更透過調增該些運算轉導放大器子電路之轉導值以提高各該運算轉導放大器 輸出之相位差；其中，更降低該運算轉導放大器子電路之轉導值以減少各該運算轉導放大器輸出之相位差。
5. 如請求項1所述之n階相移正弦波振盪器，更設定該些接地電容之電容值以調整操作頻率。
6. 如請求項1所述之n階相移正弦波振盪器，其中各該運算轉導放大器子電路係第二代電流控制傳輸。
7. 如請求項1所述之n階相移正弦波振盪器，其中各該運算轉導放大器子電路係具有一接地電阻之第二代電流控制傳輸，該接地電阻之電阻值具有與該運算轉導放大器子電路之轉導之倒數相同之數值，並連接至該子電路第一輸入端。