TWI451478B - 在基板上形成圖案之方法 - Google Patents

在基板上形成圖案之方法 Download PDF

Info

Publication number
TWI451478B
TWI451478B TW100119431A TW100119431A TWI451478B TW I451478 B TWI451478 B TW I451478B TW 100119431 A TW100119431 A TW 100119431A TW 100119431 A TW100119431 A TW 100119431A TW I451478 B TWI451478 B TW I451478B
Authority
TW
Taiwan
Prior art keywords
features
polymer molecules
substrate
adsorbed
polymer
Prior art date
Application number
TW100119431A
Other languages
English (en)
Other versions
TW201207900A (en
Inventor
Anton Devilliers
Scott Sills
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201207900A publication Critical patent/TW201207900A/zh
Application granted granted Critical
Publication of TWI451478B publication Critical patent/TWI451478B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/165Monolayers, e.g. Langmuir-Blodgett
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

在基板上形成圖案之方法
本文中所揭示之實施例係關於在基板上形成圖案之方法。
積體電路通常形成於諸如矽晶圓或其他半導電材料等半導體基板上。通常,利用係半導電、導電或絕緣之各種材料來形成積體電路。舉例而言,使用各種製程對該等各種材料進行摻雜、離子植入、沈積、蝕刻、生長等。半導體處理中之持續目標係繼續努力減小個別電子組件之大小,由此使得較小且較密集之積體電路稱為可能。
一種用於圖案化及處理半導體基板之技術係光微影。此包含通常稱作光阻劑之可圖案化遮罩之沈積。該等材料可經處理以改良其在某些溶劑中之溶解性,且由此可易於用於在基板上形成圖案。舉例而言,可經由諸如遮罩或光罩(reticle)等輻射圖案化工具中之開口使光阻劑之多個部分曝露於光化能,以與呈沈積後狀態之溶解性相比改變所曝露區域對未曝露區域之溶劑溶解性。此後,視光阻劑類型而定,可移除所曝露區域或未曝露區域,由此在基板上留下該光阻劑之遮罩圖案。可(例如)藉由蝕刻或離子植入來處理下伏基板之緊鄰遮蔽部分之毗鄰區,以實現毗鄰遮罩材料之基板之期望處理。在某些情形下,利用光阻劑之多個不同層及/或光阻劑與非輻射敏感遮罩材料之組合。進一步地,可不使用光阻劑而在基板上形成圖案。
不斷減小特徵大小對用以形成該等特徵之技術提出愈來愈高之要求。舉例而言,通常使用光微影以形成圖案化特徵,例如導線。通常稱作「間距」之概念可結合與其直接毗鄰之空間用以闡述重複特徵之大小。間距可定義為在直線剖面中重複圖案之兩個相鄰特徵中之相同點之間的距離,由此包含特徵及空間至下一直接毗鄰特徵之最大寬度。然而,由於諸如光學及光或輻射波長等因素,光微影技術易於具有最小間距,低於該最小間距特定光微影技術便不能可靠地形成特徵。因此,光微影技術之最小間距係使用光微影不斷減小特徵大小之障礙。
間距加倍或間距倍增係一種用於使光微影技術之能力延伸超出其最小間距之方法。此通常藉由沈積一或多種形成間隔件之材料來形成窄於最小光微影解析度之特徵,以具有小於最小可光微影特徵大小者之總體橫向厚度。通常各向異性地蝕刻形成間隔件之材料以形成次微影特徵,且然後自基板蝕刻形成最小光微影特徵大小之特徵。
使用間距實際上減半之該技術,該間距減小通常稱作間距「加倍」更一般而言,「間距倍增」涵蓋間距增加兩倍或更多倍,、以及間距增加不為整數之分數值。因此,通常,間距「倍增」某一因數實際上涉及使間距減小該因數。
首先參照圖1至5闡述本發明一些實施例之在基板上形成圖案之實例性方法。參照圖1,通常使用參考編號10指示基板片段。此可包括半導體基板或其他基板。在本文件之上下文中,術語「半導體基板」或「半導電基板」定義為意指包括半導電材料之任一構造,該半導電材料包含(但不限於)諸如半導電晶圓等主體半導電材料(單獨或其上包括其他材料之總成)、及半導電材料層(單獨或包括其他材料之總成)。術語「基板」係指任一支撐結構,其包含(但不限於)上文所闡述之半導電基板。額外實例包含石英、藍寶石等。
基板片段10包括基板材料12,該材料可係同質或非同質的且包含導電、半導電及絕緣材料中之任一者。舉例而言,此可用於製造積體電路。間隔特徵14已形成於基板12上方,且可係同質或非同質的。此可部分地或完全為犧牲特徵,且因此可包括或可不包括其中製造電路之成品電路構造之一部分。可藉由任一現有或尚待開發之技術來製造間隔特徵14。實例包含微影,例如光微影。間隔特徵14可包括或可不包括光阻劑。無論如何,在初始形成之後,特徵14之最外表面可經硬化或以其他方式處理。可將間隔特徵14圖案化為製造基板10之最小光微影解析度、大於或小於該最小光微影解析度。顯示之間隔特徵14為具有彼此相同之大小、形狀及間隔且剖面為大體矩形。可使用特徵中之其他形狀、不同形狀、及兩個或更多個不同間隔。間隔特徵14之個別特徵可視為包括相對外部橫向側壁表面16及沿立面外部頂壁或表面18。在一實施例中,側壁16大體彼此平行。在一實施例中,側壁16大體彼此平行且相對於基板12大體正交延伸。在一實施例中,外表面16及18中之一者或兩者包括光阻劑。
參照圖2,聚合物20已吸附至間隔特徵14之橫向外表面16。進一步地,在一實施例中且如所顯示,聚合物20吸附至間隔特徵14之立面外表面18。在本文件之上下文中,聚合物係具有經化學鍵結單體之鏈之細長分子。舉例而言,圖3以圖解說明方式將聚合物20繪示為具有相對側21及22、及相對縱向末端24及26。在一實施例中,聚合物具有已知或預定之鏈長度,其中縱向末端24、26中之一者吸附至橫向外表面16,藉此所吸附聚合物自該等橫向外表面縱長伸出,其中聚合物鏈長度界定在間隔特徵上所吸附聚合物之實質上均一橫向厚度。圖2繪示一個此實例。圖2亦繪示縱向聚合物相對於主表面16及18大體上以正交或垂直方式伸出之實例。可使用發生縱向伸出之替代實施例,例如以與該等主表面成不同之均一角度(圖12)及/或以盤繞系綜方式(coiled ensemble manner)(圖13)(例如利用接枝聚合物刷或類似於接枝聚合物刷可發生之情形)。
在一實施例中,介於直接毗鄰之間隔特徵14之間的聚合物20並未充滿其間之空間,且由此在直接毗鄰之間隔特徵14之間提供空隙空間28。在一實施例中,吸附至橫向外表面16之所有聚合物基本上由單一組合物聚合物組成。可藉由聚合物之分子鏈長度(N b )確定吸附至外表面16、18之聚合物20之橫向寬度或厚度,其中N係聚合度且b係統計鏈段長度,其中在一實例性實施例中其乘積在自1奈米至10奈 米之範圍內。聚合物20應可以其側壁與直接毗鄰聚合物分子接觸或相互作用之方式進行吸附。無論如何,吸附可藉由物理吸附或化學吸附中之一者或兩者。
在一實施例中,聚合物包括一個縱向末端,其親近外部橫向特徵表面之組合物且吸附至其。在一實施例中,聚合物包括一個疏遠外部橫向特徵表面之組合物之縱向末端,且在一實施例中一般而言亦係疏水的。在一實施例中,聚合物係兩親化合物。在一實施例中,聚合物係寡聚物。在一實施例中,聚合物係共聚物,例如,嵌段共聚物或接枝共聚物。無論如何,聚合物可使用合成化學技術中之已知方法化學官能化,以提供期望之疏遠性(phobicity)及親近性(phyllicity)。
不管聚合物鏈長度如何,聚合物選擇可取決於吸附聚合物之外表面16及18之組合物。舉例而言,深紫外線正性抗蝕劑通常包括甲基丙烯酸酯或環烯烴-馬來酸酐共聚物。對於該等材料而言,實例性兩親聚合物包含全氟烷基磺酸鹽或氟化有機矽化合物。實例性嵌段共聚物包含吸附至抗蝕劑外表面之極性嵌段(例如聚甲基丙烯酸甲酯、聚環氧乙烷、聚乙基醯胺、聚乙基苯乙烯等)與非極性外部嵌段(聚苯乙烯、聚乙烯、聚丙烯等)或含氟聚合物外部嵌段(例如全氟烷烴或聚(五氟苯乙烯))之組合。
聚合物吸附至間隔特徵之橫向外表面之後,相對於所吸附聚合物選擇性移除間隔特徵之材料(例如藉由蝕刻或溶劑化),或相對於間隔特徵選擇性移除所吸附聚合物之材料(例如藉由蝕刻或溶劑化),且無論如何在基板上形成圖案。在本文件之上下文中,選擇性移除要求一種材料相對於另一種材料以至少1.5之差異蝕刻速率移除。舉例而言,圖2之所吸附聚合物20可經拋光及/或經各向異性回蝕至至少立面外表面18,並由此曝露間隔特徵14之材料(圖4)。可或可不實施定時化學蝕刻以減小在基板材料12上方沿橫向外表面16所吸附聚合物之立面厚度(未顯示)。無論如何,圖5顯示間隔特徵14(未顯示)之所有材料選擇性地相對於聚合物20之實例性後續移除,此產生包括接納於基板12上方之遮罩圖案27之間隔特徵25。在其他實施例中,間隔特徵25可包括用於後續化學改質或選擇性化學處理(例如染色以增強蝕刻選擇性,或用於在定向自組裝中功能組份之選擇性沈積)之位點。
在一實施例中,所吸附聚合物之材料可相對於間隔特徵選擇性移除,如(例如)參照圖6至8之實施例中之基板片段10a所顯示。若適宜,利用上文所闡述實施例之相同編號,其中差異利用後綴「a」或利用不同編號指示。圖6繪示繼圖2所顯示處理之後的替代處理。填充材料30已沈積至空隙空間28內、於間隔特徵14上方及所吸附聚合物20上方。填充材料30可係同質或非同質的,且可係與間隔特徵14之立面外表面18及/或表面16相同或不同之組合物。
參照圖7,已移除填充材料30以曝露所吸附聚合物20並留下空隙空間28內之填充材料30。此可藉由蝕刻及/或拋光作用發生。在聚合物20接納於間隔特徵14之立面外表面18上方(如所顯示)之情況下,則該移除可曝露(未顯示)或可不曝露(如所顯示)間隔特徵14。即使如所顯示聚合物20吸附至間隔特徵14之立面外表面18,該聚合物亦可(例如)藉由蝕刻(未顯示)移除以曝露間隔特徵14。無論如何,在某一時刻,相對於所吸附聚合物20選擇性移除間隔特徵14或相對於間隔特徵14選擇性移除所吸附聚合物20材料以在基板12上形成圖案。
圖8繪示繼圖7所顯示處理之後的實例性後續處理,其中已相對於間隔特徵14以及填充材料30選擇性移除所吸附聚合物20(未顯示),因此在下伏基板12上形成圖案27a。所得圖案中之任一者(即圖案27或27a)可用作遮罩圖案用於(例如)藉由蝕刻、離子植入、或任一其他現有或尚待開發之方法由此進一步處理基板12。或者如上文所闡述,間隔特徵可包括用於後續化學改質或選擇性化學處理(例如染色以增強蝕刻選擇性,或用於在定向自組裝中功能組份之選擇性沈積)之位點。
可以以下方法且僅以實例方式將聚合物20吸附至橫向外表面16、且在一些實施例中亦吸附至立面橫向外表面18。圖9用以參照可為圖1之基板10之基板片段50來解釋一個實例。圖9將基板50繪示為包括間隔特徵14,該等間隔特徵內包括聚合物20。吸附於包括光阻劑之間隔特徵14內之聚合物之實例性濃度範圍係自0.001重量%至5.0重量%。聚合物20可或可並非均勻地分佈於間隔特徵14內。無論如何,可處理基板50以使聚合物20移動,以至少吸附至間隔特徵14之橫向外表面16。在一實施例中,驅使聚合物自間隔特徵之外表面縱向伸出。圖2、12及13繪示該等實例性實施例,其中縱向伸出經顯示且相對於涵蓋橫向表面16及立面外表面18兩者之外表面。圖2、12及13亦繪示其中聚合物20之任何部分均未保留在固體特徵14內之實例。
替代處理係預期的,例如如圖10中所顯示。在圖10中,聚合物20之一個縱向末端部分可混溶於且保留於固體特徵14內,且與該一末端相對之聚合物20的另一縱向末端部分不混溶於特徵14中且自固體特徵外表面(例如在一實施例中自橫向表面16及立面表面18兩者)伸出。僅舉例而言,當使用接納於特徵14內之某些二嵌段共聚物時此可發生,其中二嵌段中之一者不混溶或疏遠間隔特徵14之其他材料且二嵌段中之另一者係中性、親近或可混溶於特徵14之其他材料。此可自發地發生或可經適宜時期提供適宜高溫以自圖9之結構產生圖10之結構。加熱之實例性範圍對於任何地方均係自約100℃至約300℃,持續5秒至10分鐘。然後,處理可(例如)如在上文所闡述實施例之圖4至8中之任一者中所顯示以其他方式進行。進一步地,僅舉例而言,視聚合物及間隔特徵之組合物而定,藉由將基板適當加熱適當時期可產生圖2作為一實例之構造。
在加熱用以驅使聚合物至特徵表面之情況下,關於光阻劑處理之基板伴熱處理可保持不變或包含顯影後烘焙。無論如何,本發明實施例之聚合物之基本熱力學驅動力及傳送機制可與浸潤式微影中所用之頂部無塗層光阻劑之處理相同或類似。在頂部無塗層浸潤式微影中,將聚合物表面活性劑與光阻劑摻和以提供疏水性且消除對單獨頂部塗覆層之需求,因此稱為「頂部無塗層」。在頂部無塗層浸潤式微影中,表面活性劑至外表面之擴散通常發生在曝露於浸潤式微影掃描儀之前的軟烘焙期間。頂部無塗層浸潤式微影可以或可不用於本發明之實施例中。在一實施例中,若使用,本發明中所使用之浸潤式微影表面活性劑與聚合物可作為光阻劑內之獨立部分摻合併實現二者各自的功能。或者,在另一實施例中,可將兩種功能併入單一聚合物內,例如用於浸潤式掃描之疏水性及用於在特徵周圍形成間隔件之聚合物鏈長度。
作為替代實例性處理,如此製造之間隔特徵之材料可有效地不含欲吸附之聚合物,且該聚合物提供於施加至間隔特徵之液體中。例如,圖11繪示圖1之基板10,其具有已施加於其上之液體60。此繪示為包括懸浮於其中之聚合物20。圖11之處理可在適宜溫度、壓力、濃度、及時間條件下發生,藉此進行聚合物吸附並產生圖2之結構。僅舉例而言,此可在顯影後清洗步驟期間發生。例如,去離子水清洗步驟可替代為或組合為包括聚合物之去離子水清洗,其中,在其中之適宜聚合物20選擇性地吸附至間隔特徵14之一或多個橫向外表面。此可與在微影中所使用之習用表面活性劑清洗形成對比,其中表面活性劑吸附至水-氣界面,以便減小液體表面張力來減輕毛細管塌陷、且亦減小流體薄膜破裂之趨勢,流體薄膜破裂可導致液滴形成及可能之水印(桌布狀(doily))缺陷。
在一實施例中,若使用浸潤式或乾式微影,則可將本發明欲吸附之聚合物及在微影中所使用之減小表面張力之習用表面活性劑摻和於單一清洗流體中,且兩種功能(聚合物吸附及水表面張力減小)在單一清洗步驟期間同時完成。舉例而言,適宜之表面活性劑種類可係理想地以低於臨界微胞濃度之濃度提供之全氟烷基磺酸鹽。
如上文參照圖9及/或10所闡述之處理可與參照圖11所闡述者結合。
如上文所提及,在本發明之實施例中可藉由物理吸附及/或藉由化學吸附進行吸附。通常藉由極性及色散力驅動表面物理吸附,其中不形成直接的化學鍵。可另外或或者使用化學吸附聚合物。例如,在聚合物分子之一個縱向末端之適宜基團可與存在於遮罩材料(例如光阻劑)表面之化學官能團反應以形成共價鍵,而聚合物分子之剩餘部分係疏外表面的。該等化學吸附之聚合物薄膜可由自組裝單層組成。期望提供蝕刻選擇性之形成自組裝單層之實例性材料係三氯矽氧烷,其中(例如)三氯基團將與抗蝕劑鍵結且矽氧烷鏈將為含碳抗蝕劑分子提供蝕刻選擇性。
在本發明一實施例中,在基板上形成圖案之方法包括在基板上方形成間隔開之固體特徵。間隔開之固體特徵的大小經擴展,而在其上方未沈積單獨之固體材料。在一實施例中,間隔特徵大小經擴展,而在其上方未沈積液體材料。如參照圖9及10所闡述之實施例係實例。在一實施例中,擴展至少部分地由在其上方沈積液體材料所造成。圖11之實施例係一個此實例。
無論如何,在間隔開之固體特徵包括適宜聚合物之情況下,則擴展可包括熱驅動於固體特徵內之聚合物以自該等固體特徵之外表面縱向伸出。在一實施例中,外表面係特徵之未經擴展部分,其中聚合物之一個縱向末端部分保留在固體特徵未經擴展部分內且與此一末端相對之聚合物的另一縱向末端部分自固體特徵之外表面伸出。圖10係該實例。或者,聚合物之任何部分可均未保留在固體特徵之未經擴展部分內,例如如在圖2之實施例中所顯示。無論如何,在一實施例中,大小擴展不存在固體特徵與接納於其上方之任何物質之化學反應。
按照條例,已使用或多或少關於結構及方法特徵之特定語言闡述了本文中所揭示之標的物。然而,應瞭解,由於本文所揭示之方法包括實例性實施例,故申請專利範圍不限於所顯示及闡述之具體特徵。因此,申請專利範圍係由字面措辭來提供完整範疇,且根據等效內容之教義適當地予以解釋。
10...基板片段
10a...基板片段
12...基板材料
14...間隔特徵
16...橫向外表面
18...立面外表面
20...聚合物
21...相對側
22...相對側
24...相對縱向末端
25...間隔特徵
26...相對縱向末端
27...遮罩圖案
27a...圖案
28...空隙空間
30...填充材料
50...基板片段
60...流體
圖1係本發明實施例之製程中基板之示意性剖視圖;
圖2係圖1基板繼圖1所顯示步驟之後的處理步驟處之視圖;
圖3係圖2聚合物之放大視圖;
圖4係圖2基板繼圖2所顯示步驟之後的處理步驟處之視圖;
圖5係圖4基板繼圖4所顯示步驟之後的處理步驟處之視圖;
圖6係本發明實施例之製程中替代實施例基板之示意性剖視圖;
圖7係圖6基板繼圖6所顯示步驟之後的處理步驟處之視圖;
圖8係圖7基板繼圖7所顯示步驟之後的處理步驟處之視圖;
圖9係在本發明實施例之製程中基板之示意性剖視圖;
圖10係圖9基板繼圖9所顯示步驟之後的處理步驟處之視圖;
圖11係本發明實施例之製程中基板之示意性剖視圖;
圖12係圖2基板之替代實施例基板之視圖;及
圖13係圖2基板之另一替代實施例基板之視圖。
10...基板片段
12...基板材料
14...間隔特徵
16...橫向外表面
18...立面外表面
20...聚合物
28...空隙空間

Claims (24)

  1. 一種在基板上形成圖案之方法,其包括:在基板上方形成間隔特徵;將縱向延長之聚合物分子吸附至該等間隔特徵之相對橫向外表面,該等聚合物分子個別具有相對縱向末端,該等聚合物分子個別之該等相對縱向末端中之一者係吸附至該相對橫向外表面中之一者,藉此該等聚合物分子個別自其所吸附之該橫向外表面縱長伸出;及相對於該等所吸附聚合物分子選擇性地移除該等間隔特徵之材料,或相對於該等間隔特徵移除該等所吸附聚合物分子之材料,以在該基板上形成圖案。
  2. 如請求項1之方法,其中該等聚合物分子具有已知均一鏈長度,其界定在該等間隔特徵上該等所吸附聚合物分子之實質上均一橫向厚度。
  3. 如請求項1之方法,其中該縱向末端中之一者係親近該聚合物分子所吸附之該橫向外表面之組合物。
  4. 如請求項1之方法,其中其餘之相對縱向末端係疏遠該聚合物分子所吸附之該橫向外表面之組合物。
  5. 如請求項4之方法,其中該其餘之縱向末端係疏水的。
  6. 如請求項1之方法,其中該縱向末端中之一者係親近該聚合物分子所吸附之該橫向外表面之組合物,且其餘之相對縱向末端係疏遠該聚合物分子所吸附之該橫向外表面之該組合物。
  7. 如請求項1之方法,其包括相對於該等所吸附聚合物分 子選擇性地移除該等間隔特徵之材料。
  8. 如請求項1之方法,其包括相對於該等間隔特徵選擇性地移除該等所吸附聚合物分子之材料。
  9. 如請求項1之方法,其包括將該等聚合物分子吸附至該等間隔特徵之立面外表面。
  10. 如請求項1之方法,其包括:在直接毗鄰之該等間隔特徵之間提供空隙空間,該等間隔特徵具有吸附至其之聚合物分子;將填充材料沈積至該空隙空間內、該等間隔特徵上方、及該等所吸附聚合物分子上方;及移除該填充材料以曝露該等所吸附聚合物分子並留下在該空隙空間內之填充材料。
  11. 如請求項1之方法,其中該圖案經形成以包括用於後續a)化學改質、b)選擇性化學處理、及c)在定向自組裝中功能組份之選擇性沈積中之一者之位點。
  12. 如請求項1之方法,其中吸附至該等橫向外表面之所有聚合物分子基本上由單一組合物組成。
  13. 一種在基板上形成圖案之方法,其包括:在基板上方形成間隔開之固體特徵;及擴展該等間隔開之固體特徵之大小,而在其上方未沈積單獨固體材料及液體材料,且於擴展之過程中未加熱該基板。
  14. 如請求項11之方法,其中該等聚合物分子個別之縱向伸出係以均一角度自該等聚合物分子個別所吸附之該外表 面伸出。
  15. 如請求項14之方法,其中該角度相對於該等聚合物分子個別所吸附之該外表面係正交。
  16. 如請求項14之方法,其中該角度相對於該等聚合物分子個別所吸附之該外表面係正交以外之角度。
  17. 一種在基板上形成圖案的方法,其包括:在基板上方形成間隔開之固體特徵,該等間隔開之固體特徵包含外表面且包含縱向延長之聚合物分子;及擴展該等間隔開之固體特徵之大小,該擴展包括熱驅動該等固體特徵內之該聚合物分子以自該等固體特徵之該外表面縱向伸出。
  18. 如請求項17之方法,其中該等外表面係該等特徵之未經擴展部分,該聚合物分子個別之一個縱向末端部分保留在該等固體特徵之該未經擴展部分內,且與該一個末端相對之該聚合物分子個別之另一縱向末端部分自該等固體特徵之該等外表面伸出。
  19. 如請求項17之方法,其中該等外表面係該等特徵之未經擴展部分,該等聚合物分子之任何部分均未保留在該等固體特徵之該未經擴展部分內。
  20. 如請求項13之方法,其中該擴展不存在該等固體特徵與其上方任何物質之化學反應。
  21. 一種在基板上形成圖案之方法,其包括:在基板上方形成間隔特徵,該等特徵包括在其內之縱向延長之聚合物分子; 驅動該等聚合物分子以自該等間隔特徵之外表面縱向伸出;及相對於該等聚合物分子選擇性地移除該等間隔特徵之材料或相對於該等間隔特徵選擇性地移除等該聚合物分子之材料,以在該基板上形成圖案。
  22. 一種在基板上形成圖案之方法,其包括:在基板上方形成間隔特徵;將液體施加至該等間隔特徵,以將來自該液體中之縱向延長之聚合物分子吸附至該等間隔特徵之橫向外表面上,該等聚合物分子個別自該等間隔特徵之橫向外表面縱長伸出;及相對於該所吸附聚合物分子選擇性地移除該等間隔特徵之材料或相對於該等間隔特徵選擇性地移除該所吸附聚合物分子之材料,以在該基板上形成圖案。
  23. 一種在基板上形成圖案之方法,其包括:在基板上方形成間隔開之固體特徵,該等間隔開之固體特徵包含外表面且包含縱向延長之聚合物分子;及擴展該等間隔開之固體特徵之大小,該擴展包括驅動該等固體特徵內之該聚合物分子以自該等固體特徵之該外表面縱向伸出。
  24. 如請求項22之方法,其中該間隔特徵在施加步驟前不含該聚合物分子。
TW100119431A 2010-06-03 2011-06-02 在基板上形成圖案之方法 TWI451478B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/793,496 US8815747B2 (en) 2010-06-03 2010-06-03 Methods of forming patterns on substrates

Publications (2)

Publication Number Publication Date
TW201207900A TW201207900A (en) 2012-02-16
TWI451478B true TWI451478B (zh) 2014-09-01

Family

ID=45063682

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119431A TWI451478B (zh) 2010-06-03 2011-06-02 在基板上形成圖案之方法

Country Status (6)

Country Link
US (1) US8815747B2 (zh)
KR (1) KR101407785B1 (zh)
CN (1) CN102947918A (zh)
SG (1) SG185804A1 (zh)
TW (1) TWI451478B (zh)
WO (1) WO2011152959A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213239B2 (en) 2013-01-22 2015-12-15 Micron Technology, Inc. Methods of forming patterns for semiconductor device structures
TWI557845B (zh) * 2013-01-30 2016-11-11 財團法人國家實驗研究院 隔離結構及其製造方法
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20140142929A (ko) * 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150036985A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9583381B2 (en) 2013-06-14 2017-02-28 Micron Technology, Inc. Methods for forming semiconductor devices and semiconductor device structures
US9620365B2 (en) 2013-07-11 2017-04-11 Portland State University Method for patterning sub-50-nanometers structures
US9330914B2 (en) 2013-10-08 2016-05-03 Micron Technology, Inc. Methods of forming line patterns in substrates
EP3078687B1 (en) * 2013-12-06 2020-06-03 LG Chem, Ltd. Block copolymer
TWI632437B (zh) * 2014-11-07 2018-08-11 羅門哈斯電子材料有限公司 用於形成凸紋影像的方法
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
KR102463922B1 (ko) * 2016-03-21 2022-11-08 에스케이하이닉스 주식회사 미세 패턴 형성 방법
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers
US10256320B1 (en) 2017-10-06 2019-04-09 International Business Machines Corporation Vertical field-effect-transistors having a silicon oxide layer with controlled thickness
US10475905B2 (en) 2018-02-01 2019-11-12 International Business Machines Corporation Techniques for vertical FET gate length control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017628A1 (en) * 2007-07-10 2009-01-15 Advanced Micro Devices, Inc. Spacer lithography
KR20090102218A (ko) * 2008-03-25 2009-09-30 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107161A (en) * 1996-06-07 2000-08-22 Rohm Co., Ltd. Semiconductor chip and a method for manufacturing thereof
KR100268912B1 (en) * 1997-11-06 2000-12-01 Hyundai Micro Electronics Co Method for etching of semiconductor device
TW439119B (en) * 2000-03-04 2001-06-07 United Microelectronics Corp Method for forming photoresist pattern
US6955961B1 (en) 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
KR100919636B1 (ko) * 2005-06-30 2009-09-30 엘지디스플레이 주식회사 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
JP4553140B2 (ja) 2005-12-13 2010-09-29 信越化学工業株式会社 ポジ型フォトレジスト組成物
US20080299487A1 (en) 2007-05-31 2008-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography material and lithography process
US7906275B2 (en) 2006-08-31 2011-03-15 Stc.Unm Self-aligned spatial frequency doubling
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
US7790360B2 (en) 2007-03-05 2010-09-07 Micron Technology, Inc. Methods of forming multiple lines
JP2008218867A (ja) * 2007-03-07 2008-09-18 Elpida Memory Inc 半導体装置の製造方法
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP4973876B2 (ja) * 2007-08-22 2012-07-11 信越化学工業株式会社 パターン形成方法及びこれに用いるパターン表面コート材
JP5331321B2 (ja) * 2007-08-31 2013-10-30 ゴールドチャームリミテッド 表示装置の製造方法
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
KR20090106884A (ko) 2008-04-07 2009-10-12 주식회사 하이닉스반도체 스페이서를 이용한 반도체 소자의 패턴 형성방법
US7883829B2 (en) 2008-08-01 2011-02-08 International Business Machines Corporation Lithography for pitch reduction
US8012675B2 (en) * 2008-09-18 2011-09-06 Macronix International Co., Ltd. Method of patterning target layer on substrate
TW201026513A (en) * 2009-01-08 2010-07-16 Univ Nat Cheng Kung Imprinting process of polyimide
WO2012035721A1 (ja) 2010-09-16 2012-03-22 パナソニック株式会社 レーザ加工装置およびレーザ加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017628A1 (en) * 2007-07-10 2009-01-15 Advanced Micro Devices, Inc. Spacer lithography
KR20090102218A (ko) * 2008-03-25 2009-09-30 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
US20110297646A1 (en) 2011-12-08
US8815747B2 (en) 2014-08-26
WO2011152959A2 (en) 2011-12-08
CN102947918A (zh) 2013-02-27
KR20130023284A (ko) 2013-03-07
WO2011152959A3 (en) 2012-05-10
KR101407785B1 (ko) 2014-06-17
SG185804A1 (en) 2013-01-30
TW201207900A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
TWI451478B (zh) 在基板上形成圖案之方法
JP6691195B2 (ja) 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのuv支援剥離
JP5418923B2 (ja) 基板作製方法
US8114300B2 (en) Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8088551B2 (en) Methods of utilizing block copolymer to form patterns
US9177794B2 (en) Methods of patterning substrates
JP6735544B2 (ja) 基板表面上にパターンを作製するためのグラフォエピタキシー法
Kim et al. The SMARTTM process for directed block co-polymer self-assembly
JP5813604B2 (ja) パターン形成方法
JP7209429B2 (ja) イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
US9405201B2 (en) Lithography process using directed self assembly
EP3062334B1 (en) Method for patterning an underlying layer
JP2013165151A (ja) パターン形成方法
US10727078B2 (en) Methods of forming fine patterns
US9455154B2 (en) Methods for fabricating guide patterns and methods for fabricating integrated circuits using such guide patterns