TWI451225B - 低待機電流的電源轉換器控制電路及控制方法 - Google Patents

低待機電流的電源轉換器控制電路及控制方法 Download PDF

Info

Publication number
TWI451225B
TWI451225B TW101146428A TW101146428A TWI451225B TW I451225 B TWI451225 B TW I451225B TW 101146428 A TW101146428 A TW 101146428A TW 101146428 A TW101146428 A TW 101146428A TW I451225 B TWI451225 B TW I451225B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
reference voltage
comparison
generating circuit
Prior art date
Application number
TW101146428A
Other languages
English (en)
Other versions
TW201423300A (zh
Inventor
Hung Yu Cheng
Chung Lung Pai
Tzu Huan Chiu
Chien Ping Lu
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to TW101146428A priority Critical patent/TWI451225B/zh
Publication of TW201423300A publication Critical patent/TW201423300A/zh
Application granted granted Critical
Publication of TWI451225B publication Critical patent/TWI451225B/zh

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

低待機電流的電源轉換器控制電路及控制方法
本發明有關電源轉換器,尤指一種電源轉換器的控制電路。
有鑑於能源的日益匱乏以及環保意識的提升,各國政府以及各種產業標準皆要求電子產品能夠更有效率地利用能源以降低能源的消耗。
在電子產品中,常使用電源轉換器來將輸入電源轉換為適當的電壓信號或電流信號,以對其他的電路元件進行供電。為了能夠降低電子產品的電力消耗,時下已經有許多控制技術能依據電源轉換器的負載情形而調整所提供的電壓或電流。例如,有些電子產品會依據運算量或電路運作頻率等條件而具備有多種運作模式,在正常運作模式時會消耗較高的電力,而在待機等運作模式時則能夠降低電力消耗。因此,電源轉換器也可以採用脈衝省略模式(pulse skip mode)、突衝模式(burst mode)和非導通時間調變(off time modulation)等技術,依據電源轉換器的負載而調整所提供的電壓或電流,使電子產品能夠操作於合適的運作模式。
雖然,某些現有技術已經初步提出如何於電源轉換器的負載值較小或者零負載時降低待機電流(no-load quiescent current)以降低電力消耗,然而電源轉換器的實際應用中仍有許多電路架構及電路設計的問題有待改善,以進一步降低電力消耗。
有鑑於此,如何降低上述相關領域中電源轉換器的電力消耗問題,實為業界有待解決的問題。
本說明書提供一種電源轉換器控制電路的實施例,用以設置一電源轉換器提供一輸出電壓信號至一負載,其包含:一第一比較電路,依據一第一參考電壓信號及耦接至該負載的一回授信號而產生一第一比較信號;一脈寬調變信號產生電路,依據該第一比較信號及一週期性信號而產生一個或多個脈寬調變信號,以將一功率級電路的一個或多個電晶體設置為導通或不導通,而將該輸出電壓信號提供至該負載;以及一待機模式控制電路,當該第一比較信號小於一第二參考電壓信號的時間大於一預設時間長度時,將該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一設置為運作於一第二運作模式,並且當該回授信號小於該第一參考電壓信號時,將運作於該第二運作模式的該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一設置為運作於一第一運作模式;其中當該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路運作於該第二運作模式時的耗電量低於運作於該第一運作模式時的耗電量。
本說明書另提供一種電源轉換器的控制方法的實施例,用以提供一輸出電壓信號至一負載,其包含:使用一第一比較電路依據一第一參考電壓信號及耦接至該負載的一回授信號,而產生一第一比較信號;使用一脈寬調變信號產生電路依據該第一比較信號及一週期性信號,而產生一個或多個脈寬調變信號;使用該一個或多個脈寬調變信號將一功率級電路的一個或多個電晶體設置為導通或不導通,而將該輸出電壓信號提供至該負載;當該第一比較信號小於一第二參考電壓信號的時間大於一預設時間長度時,將該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一設置為運作於一第二運作模式;以及當該回授信號小於該第一參考電壓信號時,將運作於該第二運作模式的該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一設置為運作於一第一運作模式;其中當該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路或該功率級電路運作於該第二運作模式時的耗電量低於運作於該第一運作模式時的耗電量。
上述實施例的優點之一是能夠有效地降低電源轉換器於負載較小或零負載時的待機電流,而降低耗電量。上述實施例的另一優點是電路架構簡單,而能夠非常容易地整合於現有的產品,以達到有效利用能源及節約能源的效果。本發明的其他優點將藉由以下的說明和圖式進行更詳細的解說。
以下將配合相關圖式來說明本發明的實施例。在圖式中,相同的標號表示相同或類似的元件或流程步驟。
圖1為本發明一實施例的電源轉換器100簡化後的功能方塊圖。電源轉換器100包含有電源轉換器控制電路101、功率級電路(power stage circuit)160、電感171、電容172和回授電路180。電源轉換器控制電路101會設置功率級160,通過電感171和電容172而對負載190提供輸出電壓信號Vout。此外,電源轉換器控制電路101還會通過回授電路180耦接於負載190,藉以依據回授信號Vfb而調整功率級電路160輸出至負載190的電壓及/或電流。為了使圖面簡潔而易於說明,電源轉換器100的許多元件和連接關係並未繪示於圖1中。
電源轉換器控制電路101包含有第一參考電壓產生電路110、第一比較電路120、週期信號產生電路130、脈寬調變信號產生電路140及待機模式控制電路150。
參考電壓產生電路110可以採用電壓源電路、電流源電路、電荷泵電路及其他主動或被動的元件所組成的電路架構,而提供第一參考電壓信號Vref。電源轉換器控制電路101可以依據所欲提供的輸出電壓信號Vout而將參考電壓信號Vref設置為所對應的數值。
比較電路120耦接於參考電壓產生電路110及回授電路180,用以比較參考電壓信號Vref和回授信號Vfb,而產生第一比較信號Vcmp1。此外,比較電路120可以採用各種合適的電路架構實施,並且可以採用具有正增益、具有負增益或不具增益的電路架構實施,例如,誤差放大器或儀表放大器等實施方式。
週期信號產生電路130可依據所需要的頻率而產生週期性信號Vp,例如,斜坡信號(ramp signal)、方波信號及弦波信號等。
脈寬調變信號產生電路140耦接於比較電路120及週期信號產生電路130,用以依據比較信號Vcomp1及週期性信號Vp而產生一個或多個脈寬調變信號(pulse width modulated signal)PWM,以控制功率級電路160中的電路元件的導通狀態。
在本實施例中,待機模式控制電路150用以依據參考電壓信號Vref、回授信號Vfb及比較信號Vcmp1而產生待機信號STB。當電源轉換器100所需提供至負載190的能量較低時(例如,負載190的阻抗值較小或零負載狀態等),待機模式控制電路150會藉由設置待機信號STB,而使電源轉換器100中的電路元件運作於耗電量較低的運作模式。例如,在本實施例中,參考電壓產生電路110、比較電路120、週期信號產生電路130、脈寬調變信號產生電路140及功率級電路160皆能運作於第一運作模式及第二運作模式中(例如,正常運作模式與待機模式),並且上述電路運作於第二運作模式時的耗電量(或電流量)會低於運作於第一運作模式的耗電量(或電流量)。
功率級電路160耦接於脈寬調變信號產生電路140,用以依據脈寬調變信號產生電路140所產生的一個或多個脈寬調變信號PWM,而調整電源轉換器100提供至負載190的電壓及/或電流。
圖2為功率級電路160的一實施例簡化後的功能方塊圖。在圖2的實施例中,功率級電路160包含有耦接於電位V3和V4之間的電晶體開關210和230、反相電路240以及且閘電路(AND gate circuit)260和280。電位V3和V4可以分別設置為適當的電位(例如,分別設置為5V和接地端的電位),在本實施例中,電位V3的電位設置為高於電位V4的電位。為了使圖面簡潔而易於說明,功率級電路160的許多元件和連接關係並未繪示於圖2中,例如,功率級電路160可以包含有更多個電晶體開關耦接於電位V3和V4之間。
在本實施例中,脈寬調變信號產生電路140會產生2個脈寬調變信號PWM1和PWM2,功率級電路160依據待機信號STB而產生控制信號NSTB。且閘電路260將脈寬調變信號PWM1和控制信號NSTB進行"且"(AND)運作後產生第一控制信號UG,以設置電晶體開關210的導通狀態。且閘電路280將脈寬調變信號PWM2和控制信號NSTB進行"且"運作後產生第二控制信號LG,以設置電晶體開關230的導通狀態。
當功率級電路160運作於耗電量較高的第一運作模式時,待機信號STB為低電位,而控制信號NSTB為高電位。且閘電路260和280將脈寬調變信號PWM1和PWM2與高電位的控制信號NSTB進行"且"運算後,會分別產生與脈寬調變信號PWM1和PWM2實質上相同的控制信號UG和LG。此時,功率級電路160的電晶體開關210和230會依據控制信號UG和LG而分別呈現導通或不導通的狀態,由電位V3通過電晶體開關210對負載190充電,負載190也可以通過電晶體開關230向電位V1放電。
當功率級電路160運作於耗電量較低的第二運作模式時,待機信號STB為高電位,而控制信號NSTB為低電位。且閘電路260和280將脈寬調變信號PWM1和PWM2與低電位的控制信號NSTB進行"且"運算後,會分別產生低電位的控制信號UG和LG。此時,電晶體開關210和230會呈現不導通狀態,因此功率級電路160不會向負載190進行充電及放電運作而能夠降低耗電量。
在一實施例中,為了避免電晶體開關210和230同時導通而造成毀損,控制信號UG和LG會被設置為不將電晶體開關210和230同時導通(例如,不將控制信號UG和LG同時設置為高電位)。在其他的實施例中,功率級電路160也可以採用其他的電路架構實施,能夠依據待機信號STB而運作於耗電量較高的第一運作模式及耗電量較低的第二運作模式。例如,在一實施例中,且閘電路260和280可以整合於脈寬調變信號產生電路140,而能直接產生控制信號UG和LG。
回授電路180可以採用各種主動及/或被動的電路元件實施,以依據輸出電壓信號Vout而產生合適電位的回授信號Vfb。例如,回授電路180可以採用電阻分壓的方式,將輸出電壓信號Vout轉換至比較電路120所能夠接收的合適電位。
負載190可以包含有一個或多個主動或被動的電路元件,並且可能會於不同的時間具有不同的阻抗值。例如,負載190可以包含有積體電路晶片及周邊的電路元件等。
在圖1和圖2中,可以依據各種設計考量,而將電位V1~V4分別設置為相同或不同的電位。例如,將電位V3設置為5V,並將V1、V2和V4設置為接地端的電位。
當負載190的阻抗值較小或零負載狀態等情況時,電源轉換器100所需供給至負載190的能量較低,若電源轉換器100仍運作於耗電量較高的第一運作狀態時,電源轉換器控制電路101仍會設置功率級電路160以一定的頻率進行充電和放電的運作,以將輸出電壓信號Vout維持在所需要的電壓值或電壓範圍內。然而,此時負載190所汲取的電流不大,電源轉換器控制電路101可以在功率級電路160將輸出電壓信號Vout充電至所需的電壓值或電壓範圍之後,即將功率級電路160及/或電源轉換器100中其他電路元件設置為運作於耗電量較低的第二運作模式,以降低電源轉換器100的待機電流及耗電量。因此,當電源轉換器100於第二運作模式(例如,待機時)能夠降低待機電流及耗電量,而達到節約能源的效果。
在一實施例中,當比較信號Vcmp1小於預設信號值的時間大於預設時間長度時,代表此時需要提供至負載190的能量較小,此時,待機模式控制電路150可以將待機信號STB設置為有效(例如,高電位),而將參考電壓產生電路110、比較電路120、週期信號產生電路130、脈寬調變信號產生電路140及功率級電路160的至少其中之一設置為運作於耗電量較低的第二運作模式,以降低電源轉換器100的待機電流及耗電量。例如,在第二運作模式中,參考電壓產生電路110可以停止更新參考電壓Vref的數值,比較電路120可以暫停比較的運算,週期信號產生電路130可以暫停產生週期性信號Vp,脈寬調變信號產生電路140可以暫停產生脈寬調變信號PWM,而功率級電路160也可以暫停對負載190進行充電和放電等運作,以降低電力消耗。
此外,在一實施例中,當上述的元件運作於第二運作模式時,若回授信號Vfb小於參考電壓信號Vref時,則代表電源轉換器100應該要供電至負載190。因此,電源轉換器控制電路101會將待機信號STB設置為低電位,以將運作於第二運作模式的至少部分元件設置為運作於第一運作模式,使電源轉換器100能夠正常運作而提供所需的電壓和電流至負載190。
圖3為待機模式控制電路150的一實施例簡化後的功能方塊圖。待機模式控制電路包含有第二參考電壓產生電路310、第二比較電路330、待機信號產生電路350及待機信號解除電路370。
參考電壓產生電路310可以採用電壓源電路、電流源電路或其他主動或被動的元件所組成的電路架構,而提供第二參考電壓信號Vnth。
比較電路330耦接於比較電路120和參考電壓產生電路310,用以比較參考電壓信號Vnth和比較信號Vcmp1,以產生第二比較信號Vcmp2。在本實施例中,當比較信號Vcmp1大於參考電壓信號Vnth時,比較電路330會將比較信號Vcmp2設置為高電位。而當比較信號Vcmp1小於參考電壓信號Vnth時,比較電路330會將比較信號Vcmp2設置為低電位。
待機信號產生電路350會可以使用邏輯電路、類比電路、數位電路或處理器等電路架構實施,當比較信號Vcmp1小於參考電壓信號Vnth的時間超過預設時間長度時,將待機信號STB設置為有效(在本實施例中為低電位)。
在圖3的實施例中,待機信號產生電路350包含有反相電路351、延遲電路353及電晶體開關355和357。
反相電路351耦接於比較電路330,會將比較信號Vcmp2經過反相運算而產生第一睡眠信號SLP。例如,依據高電位的信號產生低電位的第一睡眠信號SLP,並依據低電位的信號產生高電位的第一睡眠信號SLP。
延遲電路353耦接於反相電路351,會將第一睡眠信號SLP延遲預設的時間後產生第二睡眠信號DSLP,並將第二睡眠信號DSLP輸出為待機信號STB。
電晶體開關355和357耦接於待機信號解除電路370和第六電位V6間,在本實施例中,電位V6設置為接地端的電位。
反相電路351和延遲電路353分別耦接於電晶體開關355和357的控制端(例如,MOS電晶體的閘極和BJT電晶體的基極),而分別利用第一睡眠信號SLP和第二睡眠信號DSLP設置電晶體開關355和357的導通狀態。
當比較信號Vcmp1小於參考電壓信號Vnth時,比較電路330會將比較信號Vcmp2設置為低電位。當比較信號Vcmp2位於低電位狀態的時間超過延遲電路353的預設時間長度時,第一睡眠信號SLP和第二睡眠信號DSLP都會成為高電位,而使電晶體開關355和357同時呈現導通狀態,反相電路351的輸入端因為導通至接地端的電位而呈現低電位的狀態,使待機信號產生電路350可以持續維持輸出高電位的第二睡眠信號DSLP,亦即持續維持輸出高電位的待機信號STB,以使電源轉換器100中的元件能夠依據高電位的待機信號STB而運作於耗電量較低的第二運作模式。
在圖3的實施例中,待機信號解除電路370包含有第三比較電路371、反且電路(NAND circuit)373和電晶體開關375。當電源轉換器100需要向負載190供電時,待機信號解除電路370會將待機信號STB設置為無效(在本實施例中為低電位),使運作於第二運作狀態的元件能夠運作於第一運作狀態。
比較電路371耦接於參考電壓產生電路110和回授電路180,用以比較參考電壓信號Vref和回授信號Vfb,以產生第三比較信號Vcmp3。在本實施例中,當參考電壓信號Vref大於回授信號Vfb時,比較電路371會將比較信號Vcmp3設置為高電位。而當參考電壓信號Vref小於回授信號Vfb時,比較電路371會將比較信號Vcmp3設置為低電位。
反且電路373耦接於比較電路371,會將比較信號Vcmp3和待機信號STB進行反且(NAND)運算以產生控制信號Vnd。反且電路373耦接於電晶體開關375的控制端,而會利用控制信號Vnd設置電晶體開關375的導通狀態。
電晶體開關375耦接於第五電位V5和待機信號產生電路350之間,在本實施例中,電位V5設置為供電端的電位(如,5伏特)。
當待機信號STB為高電位時,電源轉換器100至少部分元件運作於耗電量較低的第二運作模式。此時,若回授信號Vfb小於參考電壓信號Vref,代表此時電源轉換器100應該將運作於第二運作模式的至少部分元件設置為運作於第一運作模式,而繼續對負載190供電。
因此,當回授信號Vfb小於參考電壓信號Vref時,比較電路371會將比較信號Vcmp3設置為高電位。反且電路373將高電位的比較信號Vcmp3和高電位的待機信號STB進行反且運算後,會產生低電位的控制信號Vnd而將電晶體375設置為導通,而使待機信號產生電路350耦接至電位V5。待機信號產生電路350耦接至高電位的電位V5後,反相電路351的輸入端因為導通至高電位的電位V5而呈現高電位的狀態,以產生低電位的第一睡眠信號SLP,而將電晶體開關355設置為不導通狀態。因此,反相電路351的輸入端會維持高電位狀態而產生低電位的第一睡眠信號SLP,延遲電路353會依據低電位的第一睡眠信號SLP而產生低電位的第二睡眠信號DSLP。
因此,電晶體355和357會分別依據低電位的第一睡眠信號SLP及第二睡眠信號DSLP呈現不導通狀態,而使待機信號產生電路350持續地產生低電位的第二睡眠信號DSLP,亦即持續地產生低電位的待機信號STB(亦即將待機信號設置為無效),使電源轉換器100中運作於第二運作模式的元件能夠依據低電位的待機信號STB而運作於耗電量較高的第一運作模式。
比較電路330和371可以採用各種合適的電路架構實施,例如,具有正增益、具有負增益或不具增益的電路架構實施。在較佳的實施例中,比較電路330和371可以採用不具增益的電路架構實施,以更進一步的降低耗電量。
在上述的實施例中,以高態有效(active high)的方式進行解說,以簡化說明。也就是當信號有效時為高電位,而信號無效時為低電位。在其他實施例中,各個信號及電路區塊皆能夠依據不同的設計考量而分別設置為高態有效或低態有效(active low)的方式。例如,電源轉換器100中的某些電路區塊可以設置為依據高電位的待機信號STB而進入較低耗電量的第二運作模式,而另一些電路區塊可以採用不同的電路架構(例如,使用反相電路等),而設置為依據低電位的待機信號STB而進入較低耗電量的第二運作模式。
此外,上述比較電路的反相輸入端與非反相輸入端的連接方式僅為數個可能的實施例,本領域中具有通常知識者皆能夠改變比較電路輸入端的連接方式,並對應地修改周邊的電路與信號的有效狀態,而皆能達成與上述實施例相同或類似的功能。
在上述的實施例中,功率級電路160及/或其他的電路元件皆可以依據不同的設計考量而設置於電源轉換器控制器101的內部或外部。而圖1中,參考電壓產生電路110和週期信號產生電路130等繪示於電源轉換器控制器101的內部的元件,也可以依據不同的設計考量而分別設置於電源轉換器控制器101的內部或外部。例如,在一實施例中,電源轉換器控制器101設置於一個積體電路元件,而接收積體電路元件外部的參考電壓信號Vref及/或週期性信號Vp。
在上述實施例中,待機信號產生電路350會將睡眠信號DSLP輸出直接為待機信號STB。在其他實施例中,待機信號產生電路350會將睡眠信號DSLP經過正反器(flip flop)或緩衝器(buffer)等電路後才輸出為待機信號STB,使待機信號STB更為穩定。
在上述實施例中,參考電壓產生電路310和比較電路330也可以依據待機信號STB而運作於第二運作模式下(例如,當電源轉換器100運作於待機模式時),以更節省電力。
在上述實施例中,比較電路371和反且電路373也可以依據待機信號STB而運作於第二運作模式下(例如,當電源轉換器100運作於正常工作模式時),以更節省電力。
在其他實施例中,比較電路120不會進入第二運作狀態,而比較電路371及相關的電路也可以省略,反且電路373會將比較信號Vcmp1和待機信號STB進行反且運算以產生控制信號Vnd。
在上述的實施例中,電位V1~V6可以分別設置為相同或不同的電位。例如,將電位V3和V5設置為5V,並將V1、V2、V4和V6設置為接地端的電位。
在上述的實施例中,電源轉換器100能夠運作於耗電量較高的正常運作模式,並且在負載較小或零負載的情況下不但能夠暫停輸出脈寬調變信號而暫停向負載進行充放電運作,並且能夠將不需運作的參考電壓產生電路、比較電路、週期信號產生電路、脈寬調變信號產生電路及功率級電路的至少其中之一設置為運作於較低耗電量的模式,藉此更進一步降低電力消耗。
此外,上述的實施例的電路架構簡單,因此不需大幅變動電源轉換器控制器即能夠達所需的功能,因此能夠非常容易整合於現有的產品,而達到有效利用能源及節約能源的效果。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而,所屬技術領域中具有通常知識者應可理解,同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式,而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語,故應解釋成「包含但不限定於」。另外,「耦接」在此包含任何直接及間接的連接手段。因此,若文中描述第一元件耦接於第二元件,則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件,或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
在此所使用的「及/或」的描述方式,包含所列舉的其中之一或多個項目的任意組合。另外,除非說明書中特別指明,否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本發明的較佳實施例,凡依本發明請求項所做的均等變化與修飾,皆應屬本發明的涵蓋範圍。
100...電源轉換器
101...電源轉換器控制電路
110...參考電壓產生電路
120...比較電路
130...週期信號產生電路
140...脈寬調變信號產生電路
150...待機模式控制電路
160...功率級電路
171...電感
172...電容
180...回授電路
190...負載
210、230...電晶體開關
240...反相電路
260、280...且閘電路
310...參考電壓產生電路
330...比較電路
350...待機信號產生電路
351...反相電路
353...延遲電路
355、357...電晶體開關
370...待機信號解除電路
371...比較電路
373...反且電路
375...電晶體開關
NSTB...控制信號
PWM、PWM1、PWM2...脈寬調變信號
SLP、DSLP...睡眠信號
STB...待機信號
V1~V6...電位
Vcmp1、Vcmp2、Vcmp3...比較信號
Vfb...回授信號
Vnd...控制信號
Vnth、Vref...參考電壓信號
Vp...週期性信號
Vout...輸出電壓信號
圖1為本發明一實施例的電源轉換器簡化後的功能方塊圖。
圖2為圖1的功率級電路的一實施例簡化後的功能方塊圖。
圖3為圖1的待機模式控制電路的一實施例簡化後的功能方塊圖。
100...電源轉換器
101...電源轉換器控制電路
110...參考電壓產生電路
120...比較電路
130...週期信號產生電路
140...脈寬調變信號產生電路
150...待機模式控制電路
160...功率級電路
171...電感
172...電容
180...回授電路
190...負載
PWM...脈寬調變信號
STB...待機信號
V1、V2...電位
Vcmp1...比較信號
Vfb...回授信號
Vp...週期性信號
Vref...參考電壓信號
Vout...輸出電壓信號

Claims (10)

  1. 一種電源轉換器控制電路,用以設置一電源轉換器提供一輸出電壓信號至一負載,其包含:
    一第一比較電路,依據一第一參考電壓信號及耦接至該負載的一回授信號而產生一第一比較信號;
    一脈寬調變信號產生電路,依據該第一比較信號及一週期性信號而產生一個或多個脈寬調變信號,以將一功率級電路的一個或多個電晶體分別設置為導通或不導通,而將該輸出電壓信號提供至該負載;以及
    一待機模式控制電路,當該第一比較信號小於一第二參考電壓信號的時間大於一預設時間長度時,將該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一設置為運作於一第二運作模式,並且當該回授信號小於該第一參考電壓信號時,將運作於該第二運作模式的該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一設置為運作於一第一運作模式;
    其中當該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路或該功率級電路運作於該第二運作模式時的耗電量低於運作於該第一運作模式時的耗電量。
  2. 如請求項1所述的電源轉換器控制電路,其中該待機模式控制電路另包含:
    一第二比較電路,比較該第一比較信號及該第二參考電壓信號以產生一第一睡眠信號;以及
    一待機信號產生電路,當該第一睡眠信號為有效的時間大於該預設時間長度時,將一待機信號設置為有效,以使該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一運作於該第二運作模式,並且當該待機信號為有效時,若該回授信號小於該第一參考電壓信號,則將該待機信號設置為無效,以使運作於該第二運作模式的該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一運作於該第一運作模式。
  3. 如請求項2所述的電源轉換器控制電路,其中該待機信號產生電路另包含:
    一延遲電路,將該第一睡眠信號延遲該預設時間長度以產生一第二睡眠信號;
    其中當該第一睡眠信號及該第二睡眠信號皆為有效時,該待機信號產生電路會將該待機信號設置為有效。
  4. 如請求項2所述的電源轉換器控制電路,其中該待機模式控制電路另包含:
    一待機信號解除電路,當該待機信號為有效且該回授信號小於該第一參考電壓信號時,將該待機信號設置為無效。
  5. 如請求項4所述的電源轉換器控制電路,其中該待機信號解除電路另包含:
    一第三比較電路,比較該第一參考電壓信號及該回授信號以產生一第三比較信號;
    其中當該待機信號及該第三比較信號皆為有效時,該待機信號解除電路會將該待機信號設置為無效。
  6. 如請求項1至5任一項所述的電源轉換器控制電路,其中該第一比較電路會放大該第一參考電壓信號及該回授信號之間的一差距值以產生該第一比較信號。
  7. 如請求項1至5任一項所述的電源轉換器控制電路,其中該第一比較信號及該第二參考電壓信號之間的一差距值實質上等於該第一睡眠信號。
  8. 如請求項5所述的電源轉換器控制電路,其中該第一參考電壓信號及該回授信號之間的一差距值實質上等於該第三比較信號。
  9. 一種電源轉換器的控制方法,用以提供一輸出電壓信號至一負載,其包含:
    使用一第一比較電路,依據一第一參考電壓信號及耦接至該負載的一回授信號而產生一第一比較信號;
    使用一脈寬調變信號產生電路,依據該第一比較信號及一週期性信號而產生一個或多個脈寬調變信號;
    使用該一個或多個脈寬調變信號將一功率級電路的一個或多個電晶體設置為導通或不導通,而將該輸出電壓信號提供至該負載;
    當該第一比較信號小於一第二參考電壓信號的時間大於一預設時間長度時,將該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一設置為運作於一第二運作模式;以及
    當該回授信號小於該第一參考電壓信號時,將運作於該第二運作模式的該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一設置為運作於一第一運作模式;
    其中當該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路或該功率級電路運作於該第二運作模式時的耗電量低於運作於該第一運作模式時的耗電量。
  10. 如請求項9所述的控制方法,另包含:
    使用一第二比較電路比較該第一比較信號及該第二參考電壓信號以產生一第一睡眠信號;
    當該第一睡眠信號為有效的時間大於該預設時間長度時,將一待機信號設置為有效,以使該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一運作於該第二運作模式;以及
    當該待機信號為有效時,若該回授信號小於該第一參考電壓信號,則將該待機信號設置為無效,以使運作於該第二運作模式的該參考電壓產生電路、該第一比較電路、該週期信號產生電路、該脈寬調變信號產生電路及該功率級電路的至少其中之一運作於該第一運作模式。
TW101146428A 2012-12-10 2012-12-10 低待機電流的電源轉換器控制電路及控制方法 TWI451225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101146428A TWI451225B (zh) 2012-12-10 2012-12-10 低待機電流的電源轉換器控制電路及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146428A TWI451225B (zh) 2012-12-10 2012-12-10 低待機電流的電源轉換器控制電路及控制方法

Publications (2)

Publication Number Publication Date
TW201423300A TW201423300A (zh) 2014-06-16
TWI451225B true TWI451225B (zh) 2014-09-01

Family

ID=51393965

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146428A TWI451225B (zh) 2012-12-10 2012-12-10 低待機電流的電源轉換器控制電路及控制方法

Country Status (1)

Country Link
TW (1) TWI451225B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882472B2 (en) 2014-09-25 2018-01-30 Intel Corporation Techniques for power supply topologies with capacitance management to reduce power loss associated with charging and discharging when cycling between power states

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849778A (en) * 2007-06-13 2008-12-16 Richtek Technology Corp Method and device to improve the light-load performance of switching-type converter
US7990120B2 (en) * 2006-08-04 2011-08-02 Linear Technology Corporation Circuits and methods for adjustable peak inductor current and hysteresis for burst mode in switching regulators
TW201218593A (en) * 2010-09-16 2012-05-01 System General Corp Control circuit with burst mode and extended valley switching for Quasi-Resonant power converter
TW201238224A (en) * 2010-12-06 2012-09-16 Power Integrations Inc Method and apparatus for implementing an unregulated dormant mode with output reset in a power converter
TW201240300A (en) * 2011-03-18 2012-10-01 Richtek Technology Corp Power supply unit and control method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990120B2 (en) * 2006-08-04 2011-08-02 Linear Technology Corporation Circuits and methods for adjustable peak inductor current and hysteresis for burst mode in switching regulators
TW200849778A (en) * 2007-06-13 2008-12-16 Richtek Technology Corp Method and device to improve the light-load performance of switching-type converter
TW201218593A (en) * 2010-09-16 2012-05-01 System General Corp Control circuit with burst mode and extended valley switching for Quasi-Resonant power converter
TW201238224A (en) * 2010-12-06 2012-09-16 Power Integrations Inc Method and apparatus for implementing an unregulated dormant mode with output reset in a power converter
TW201240300A (en) * 2011-03-18 2012-10-01 Richtek Technology Corp Power supply unit and control method thereof

Also Published As

Publication number Publication date
TW201423300A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
US10333384B2 (en) System and method for a switch driver
JP5840165B2 (ja) Dc−dcコンバータ
US11251702B2 (en) Boost converter with forced continuous conduction mode
JP7185374B2 (ja) パワーコンバータにおける高速モード遷移
US9170588B2 (en) Compensation circuit and switching power supply thereof
KR20080031902A (ko) 강압형 스위칭 레귤레이터, 그 제어 회로, 및 그것을이용한 전자기기
JP5728415B2 (ja) 動作制御回路、dc−dcコンバータ制御回路及びdc−dcコンバータ
TW201424233A (zh) 靴帶式直流至直流轉換器
US20150137777A1 (en) Electronic system, voltage conversion circuit and method thereof
KR20210081076A (ko) 주파수 제한 회로 및 이를 포함하는 dc-dc 컨버터
JP5839863B2 (ja) 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
TWI451225B (zh) 低待機電流的電源轉換器控制電路及控制方法
KR101274212B1 (ko) 역률 보상 회로
CN103888137A (zh) 一种振荡器和电子终端
TWI462441B (zh) 電源轉換電路及相關的控制電路
JP2011067025A (ja) Dc−dcコンバータ
JP2004040907A (ja) 電圧変換器及びそれに使用される制御装置
TW201427256A (zh) 可降低最小輸出電壓的電源轉換器及相關的控制電路
KR0180466B1 (ko) 데드 타임 제어회로 및 이를 이용한 벅 컨버터
CN111077974A (zh) 基于差分通信的远程唤醒电源装置
CN110649807A (zh) 一种boost升压电路
JP2013042629A (ja) スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器
TW200939607A (en) Voltage converter
JP2010171685A (ja) クロック同期回路