TWI448847B - 處理器分配控制系統及其控制方法 - Google Patents

處理器分配控制系統及其控制方法 Download PDF

Info

Publication number
TWI448847B
TWI448847B TW098106368A TW98106368A TWI448847B TW I448847 B TWI448847 B TW I448847B TW 098106368 A TW098106368 A TW 098106368A TW 98106368 A TW98106368 A TW 98106368A TW I448847 B TWI448847 B TW I448847B
Authority
TW
Taiwan
Prior art keywords
processor
clock signal
processors
memory
main controller
Prior art date
Application number
TW098106368A
Other languages
English (en)
Other versions
TW201032007A (en
Inventor
Fei Hsu Chen
Original Assignee
Foxnum Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foxnum Technology Co Ltd filed Critical Foxnum Technology Co Ltd
Priority to TW098106368A priority Critical patent/TWI448847B/zh
Publication of TW201032007A publication Critical patent/TW201032007A/zh
Application granted granted Critical
Publication of TWI448847B publication Critical patent/TWI448847B/zh

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

處理器分配控制系統及其控制方法
本發明涉及一種處理器分配控制系統及其控制方法。
隨著產業自動化的需求,工業控制器已大量被使用,目前,工業控制器通常連接很多處理能力很高的處理器進行資料處理工作,惟,在處理簡單的資料時,使用多個處理能力高的處理器不但利用率低而且還造成了浪費。此外,習知控制器架構也常因某一處理器單元故障而造成整個控制器系統無法使用。
鑒於以上內容,有必要提供一種處理器分配控制系統,根據處理能力的狀況進行動態調配處理器以避免處理器利用率不高的問題,並具主動排除部份處理器單元故障問題。
還有必要提供一種處理器分配控制方法。
一種處理器分配控制系統,包括:連接至一匯流排的複數處理器;一第一記憶體,用於存儲該等處理器的應用程式及分配該等應用程式給對應的處理器的分配程式;一即時時鐘,用於發送時鐘訊號;及一主控制器,包括:一硬體檢測單元,用於檢測每一處理器與該匯流排的連接狀況及處理器的處理能力,及用於檢測與該匯流排相連接的處理器接收到的時鐘訊號與該主控制器接收到的時鐘訊號是否一致;及判定與該匯流排相連接的處理器的工作量;一軟體獲取單元,用於當處理器接收到的時鐘訊號與該主控制器接收到的時鐘訊號一致時,根據處理器的處理能力透過該匯流排從該第一記憶體內獲取對應的應用程式及該分配程式並暫存於一第二記憶體內;及一管理控制單元,用於調用該第二記憶體內存儲的分配程式以將該第二記憶體內存儲的應用程式分配給對應的處理器及根據硬體檢測單元判定的處理器的工作量來動態調配每一處理器的應用程式。
一種處理器分配控制方法,包括:發送時鐘訊號至複數處理器及一主控制器;檢測該等處理器的連接狀況及處理能力;檢測每一處理器接收到的時鐘訊號與該主控制器接收到的時鐘訊號是否一致;若處理器接收到的時鐘訊號與該主控制器接收到的時鐘訊號一致時,根據處理器的處理能力獲取時鐘訊號與該主控制器一致的處理器相對應的應用程式及分配程式;調用該分配程式分配該等應用程式給對應的處理器;執行該等應用程式;檢測該時鐘訊號與主控制器一致的處理器的工作量;及根據該處理器的工作量動態調配該處理器的應用程式。
相較習知技術,該處理器分配控制系統利用該處理器分配控制方法透過檢測該等處理器連接的狀況及處理器的處理能力並根據處理能力獲取並分配與該處理器對應的應用程式使該處理器進行資料處理,並根據該硬體檢測單元檢測到的處理器的工作量動態調配應用程式以使該等工作量小或已完成處理工作的處理器處理另一工作或協助其他處理器工作,從而實現對處理器的動態調配,及透過該即時時鐘發送的時鐘訊號對處理器故障的檢測。
請參考圖1,本發明處理器分配控制系統的較佳實施方式包括一匯流排10、一作為第二記憶體的隨機記憶體(RAM)20、一作為第一記憶體的快閃記憶體(flash memory)30、一主控制器40、一處理器模組50、一即時時鐘60及一外設介面70。該主控制器40透過該匯流排10與該隨機記憶體20、快閃記憶體30、處理器模組50內的各個處理器及外設介面70均相連。該即時時鐘60與該主控制器40及每個處理器50均相連。在本實施方式中,該處理器分配控制系統僅以包括一個處理器模組50為例進行說明處理器分配控制系統,且該處理器模組50內的處理器均支援熱插拔功能。在其他實施方式中,該處理器分配控制系統可以包括複數處理器模組。
該快閃記憶體30用於存儲該處理器模組50內的處理器的應用程式及存儲分配該應用程式給其對應的處理器的分配程式。
該即時時鐘60用於向該主控制器40及該處理器模組50內的該等處理器發送時鐘訊號。
該主控制器40包括一硬體檢測單元41、一軟體獲取單元42、一管理控制單元43及一顯示單元44。
該硬體檢測單元41用於檢測該處理器模組50內的該等處理器的插入或拔出狀態及與該匯流排10相連的處理器的處理能力;還用於透過檢測與該匯流排10相連的處理器在接收的該時鐘訊號與該主控制器接收到的時鐘訊號是否一致來判定與該匯流排10相連接的處理器是否存在故障,若時間不一致,則表明處理器發生故障,不能正常工作,若時間一致,則表明處理器無故障發生,可以正常工作;及用於檢測與該匯流排10相連的處理器的資料處理的時間,並根據檢測到的時間來判定該處理器的工作量以避免出現可以正常工作的處理器閒置或處理器的工作量偏差太大的狀況。
該軟體獲取單元42用於透過該匯流排10從該快閃記憶體30內獲取與該硬體檢測單元41檢測到的處理器相對應的應用程式,及獲取該分配程式並存儲於該隨機記憶體20內。
該管理控制單元43用於調用該隨機記憶體20內存儲的分配程式以將該等應用程式分配給與該應用程式相對應的處理器,及根據該等處理器的處理能力及該等處理器的工作量來動態調配該處理器的所需處理的應用程式,即當某一處理器的處理量小或已完成處理工作,該管理控制單元43調配應用程式以使該工作量小或已完成處理工作的處理器處理另一工作或協助其他處理器工作。
該顯示單元44用於顯示發生故障的處理器。
請繼續參考圖2,本發明處理器分配控制方法是用於即時檢測該處理器模組50內與該匯流排10相連的處理器的個數並動態調配處理器進行處理工作來滿足不同處理能力的需要,該處理器分配控制方法的較佳實施方式包括:
S1,該即時時鐘60發送時鐘訊號至該主控制器40及該處理器模組50內的處理器;
S2,該硬體檢測單元41檢測該處理器模組50內的處理器與該匯流排10的連接狀況及該等處理器的處理能力;
S3,該硬體檢測單元41檢測該處理器模組50內的與該匯流排10相連的處理器收到該時鐘訊號與該主控制器接收到的時鐘訊號是否一致;
S4,若不一致,則表明時鐘訊號不一致的處理器發生故障,該顯示單元44顯示發生故障的處理器;
S5,若一致,則表明處理器無故障發生,可以正常工作,該軟體獲取單元42透過該匯流排10從該快閃記憶體30內獲取與該可以正常工作的處理器的處理能力相對應的應用程式及將該應用程式分配給其相對應的處理器的分配程式,並將該應用程式及分配程式存儲到該隨機記憶體20內;
S6,該管理控制單元43調用該隨機記憶體20存儲的分配程式以將該等應用程式分配給與該等應用程式相對應的處理器;
S7,該等處理器執行對應的應用程式;
S8,該硬體檢測單元41檢測該可以正常工作的處理器的工作量;及
S9,該管理控制單元43根據可以正常工作的處理器的工作量對工作量小或已完成處理工作的處理器進行動態調配應用程式。
該處理器分配控制系統利用該處理器分配控制方法透過檢測該處理器模組50內的處理器與該匯流排10連接狀況、處理能力及工作量對檢測到的處理器分配相對應的應用程式,並根據該硬體檢測單元41檢測到的處理器的工作量對工作量小的處理器或完成工作的處理器調配應用程式以使該工作量小或已完成處理工作的處理器處理另一工作或協助其他處理器工作,從而實現對處理器的動態調配,及透過該即時時鐘發送的時鐘訊號對處理器進行故障的檢測。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,舉凡熟悉本案技藝之人士,於爰依本發明精神所作之等效修飾或變化,皆應涵蓋於以下之申請專利範圍內。
10...匯流排
20...隨機記憶體
30...快閃記憶體
40...主控制器
50...處理器模組
60...即時時鐘
70...外設介面
41...硬體檢測單元
42...軟體獲取單元
43...管理控制單元
44...顯示單元
圖1係本發明處理器分配控制系統的較佳實施方式的原理框圖。
圖2係應用圖1處理器分配控制系統的控制方法流程圖。
10...匯流排
20...隨機記憶體
30...快閃記憶體
40...主控制器
50...處理器模組
60...即時時鐘
70...外設介面
41...硬體檢測單元
42...軟體獲取單元
43...管理控制單元
44...顯示單元

Claims (6)

  1. 一種處理器分配控制系統,包括:連接至一匯流排的複數處理器;一第一記憶體,用於存儲複數處理器的應用程式及分配該等應用程式給對應的處理器的分配程式;一即時時鐘,用於發送時鐘信號;及一主控制器,包括:一硬體檢測單元,用於檢測每一處理器與該匯流排的連接狀況及處理器的處理能力,及用於檢測與該匯流排相連接的處理器接收到的時鐘信號與該主控制器接收到的時鐘信號是否一致;及判定與該匯流排相連接的處理器的工作量;一軟體獲取單元,用於當處理器接收到的時鐘信號與該主控制器接收到的時鐘信號一致時,根據處理器的處理能力通過該匯流排從該第一記憶體內獲取對應的應用程式及該分配程式並暫存在一第二記憶體內;及一管理控制單元,用於調用該第二記憶體內存儲的分配程式以將該第二記憶體內存儲的應用程式分配給對應的處理器及根據硬體檢測單元判定的處理器的工作量來動態調配每一處理器的應用程式。
  2. 如申請專利範圍第1項所述之處理器分配控制系統,其中,該第一記憶體為快閃記憶體,該第二記憶體為隨機記憶體。
  3. 如申請專利範圍第2項所述之處理器分配控制系統,其中,該等處理器均支援熱插拔功能。
  4. 一種處理器分配控制方法,包括:發送時鐘信號至複數處理器及一主控制器;檢測該等處理器的連接狀況及處理能力;檢測每一處理器接收到的時鐘信號與該主控制器接收到的時鐘信號是否一致;若處理器接收到的時鐘信號與該主控制器接收到的時鐘信號一致時,根據處理器的處理能力獲取時鐘信號與該主控制器一致的處理器相對應的應用程式及分配程式;調用該分配程式分配該等應用程式給對應的處理器;執行該等應用程式;檢測該時鐘信號與該主控制器一致的處理器的工作量;及根據該等處理器的工作量動態調配該等處理器的應用程式。
  5. 如申請專利範圍第4項所述之處理器分配控制方法,其中,該等處理器均支援熱插拔功能。
  6. 如申請專利範圍第4項所述之處理器分配控制方法,其中,根據處理器的工作量動態調配該等處理器的應用程式為工作量小或完成工作的處理器調配適當的應用程式以使該等工作量小或已完成工作的處理器處理另一處理器的工作。
TW098106368A 2009-02-27 2009-02-27 處理器分配控制系統及其控制方法 TWI448847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098106368A TWI448847B (zh) 2009-02-27 2009-02-27 處理器分配控制系統及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098106368A TWI448847B (zh) 2009-02-27 2009-02-27 處理器分配控制系統及其控制方法

Publications (2)

Publication Number Publication Date
TW201032007A TW201032007A (en) 2010-09-01
TWI448847B true TWI448847B (zh) 2014-08-11

Family

ID=44854740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106368A TWI448847B (zh) 2009-02-27 2009-02-27 處理器分配控制系統及其控制方法

Country Status (1)

Country Link
TW (1) TWI448847B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1280028B1 (en) * 2001-07-25 2005-09-28 Rockwell Automation Technologies, Inc. System and method for industrial controller with an I/O processor using cache memory to optimize exchange of shared data
US20050240806A1 (en) * 2004-03-30 2005-10-27 Hewlett-Packard Development Company, L.P. Diagnostic memory dump method in a redundant processor
JP2007188398A (ja) * 2006-01-16 2007-07-26 Seiko Epson Corp マルチプロセッサシステム、マルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。
TW200805014A (en) * 2006-01-23 2008-01-16 Watlow Electric Mfg Controller user interface and method
CN101339523A (zh) * 2007-07-05 2009-01-07 国际商业机器公司 多处理器环境中的流水线处理方法和设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1280028B1 (en) * 2001-07-25 2005-09-28 Rockwell Automation Technologies, Inc. System and method for industrial controller with an I/O processor using cache memory to optimize exchange of shared data
US20050240806A1 (en) * 2004-03-30 2005-10-27 Hewlett-Packard Development Company, L.P. Diagnostic memory dump method in a redundant processor
JP2007188398A (ja) * 2006-01-16 2007-07-26 Seiko Epson Corp マルチプロセッサシステム、マルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。
TW200805014A (en) * 2006-01-23 2008-01-16 Watlow Electric Mfg Controller user interface and method
CN101339523A (zh) * 2007-07-05 2009-01-07 国际商业机器公司 多处理器环境中的流水线处理方法和设备

Also Published As

Publication number Publication date
TW201032007A (en) 2010-09-01

Similar Documents

Publication Publication Date Title
CN108595353B (zh) 一种基于PCIe总线的控制数据传输的方法及装置
US8156253B2 (en) Computer system, device sharing method, and device sharing program
US8914551B2 (en) Sensor polling unit for microprocessor integration
US20120284448A1 (en) Executing virtual functions using memory-based data in a pci express sr-iov and mr-iov environment
US20140215254A1 (en) Power over ethernet management on a network switch
CN111149097B (zh) 一种主芯片、从芯片及芯片间的dma传输系统
US20170093963A1 (en) Method and Apparatus for Allocating Information and Memory
TWI598740B (zh) 設備分配控制器以及設備分配方法
US20150268985A1 (en) Low Latency Data Delivery
CN105022333A (zh) 具有多个cpu模块的plc系统及其控制方法
CN104202199A (zh) 检测接口状态并据接口状态处理接口故障的方法及系统
CN107294911B (zh) 一种数据包监听方法及装置、远程过程调用系统、设备
TWI448847B (zh) 處理器分配控制系統及其控制方法
US20180048559A1 (en) Apparatus assigning controller and apparatus assigning method
CN104123188A (zh) 一种资源分配方法及相关装置
CN110995817B (zh) 请求回调方法、装置及客户端设备
CN101782862B (zh) 处理器分配控制系统及其控制方法
CN103678151A (zh) 虚拟机的块存储设备的配置方法及配置装置
CN111813707B (zh) 一种数据同步方法、装置、设备及存储介质
CN115022336A (zh) 服务器资源负载均衡方法、系统、终端及存储介质
CN107247673B (zh) 一种内存分配方法和装置
KR101984150B1 (ko) 제어 방법 및 제어 장치
CN112154419A (zh) 性能监测装置、方法、片上系统、可移动平台及相机
JP4867818B2 (ja) Plcシステムのデータ通信方式
WO2018076647A1 (zh) 数据处理的方法、装置和片上系统、设备、存储介质

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees