TWI443977B - 訊號處理裝置 - Google Patents
訊號處理裝置 Download PDFInfo
- Publication number
- TWI443977B TWI443977B TW101125237A TW101125237A TWI443977B TW I443977 B TWI443977 B TW I443977B TW 101125237 A TW101125237 A TW 101125237A TW 101125237 A TW101125237 A TW 101125237A TW I443977 B TWI443977 B TW I443977B
- Authority
- TW
- Taiwan
- Prior art keywords
- pair
- coupling
- signal
- signals
- processing device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/04—Input or output devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
本發明係有關於電子電路,且特別有關於一種適用於訊號處理裝置的功率結合器(power combiner)和功率分配器(power distributor)。
功率放大器(Power amplifier,PA)係為一種藉由在各種射頻(Radio Frequency,以下稱為RF)收發裝置和系統中將直流電力轉換為RF電力的方式而放大RF訊號功率的電子裝置。收發器系統中運用之許多放大器會在晶片上或電路板上佔據許多空間,要求高直流功率,並且在運作時需要良好的散熱功能。當所需功率輸出強度超出訊號功率放大器單元的能力時就會需要多個放大器單元互相結合以產生所需輸出。功率結合器和寬頻變壓器在設計和實作上都密切相關。功率分配器係為一種功率結合器的降低功率版本,並且在運作上和功率結合器剛好相反。功率分配器將來源訊號分為多個相等強度的驅動訊號以驅動收發器系統中多個PA,或輸入相位陣列(phased array)系統中提供給多個移相器(phase shifter)。在無線通訊和其他RF應用裡非常需要提升功率結合器或功率分配器之效能和線性度。
有鑑於此,本發明提供一種收發器以及積體電路,以解決前述問題。
本發明實施例之一種訊號處理裝置,包括一第一訊號轉換電路以及一第二訊號轉換電路。該第一訊號轉換電路包括四條第一耦合線以及兩條第二耦合線。該四條第一耦合線,其中每條第一耦合線之兩端分別帶有一第一對差動訊號。該兩條第二耦合線,其中每條第二耦合線和兩條該第一耦合線平行磁性耦接並且包括兩個訊號埠,對於該第二耦合線之兩個訊號埠而言,該每條磁性耦接之第一耦合線之兩端為對稱放置,該第二耦合線之兩個訊號埠傳送一第二對差動訊號。該第二訊號轉換電路,將該訊號埠之該第二對差動訊號和該第二訊號轉換電路之連接埠之一第三對差動訊號相互轉換。
本發明實施例之另一種訊號處理裝置,包括一第一訊號轉換電路以及一第二訊號轉換電路。該第一訊號轉換電路包括四條第一耦合線以及兩條第二耦合線。該四條第一耦合線,其中每兩條第一耦合線之相鄰端分別帶有一第一對差動訊號。該兩條第二耦合線,其中每條第二耦合線和兩條該第一耦合線平行磁性耦接並且包括兩個訊號埠,對於該第二耦合線之兩個訊號埠而言,該每條磁性耦接之第一耦合線之兩端為對稱放置,該第二耦合線之兩個訊號埠傳送一第二對差動訊號。該第二訊號轉換電路,將該訊號埠之該兩對第二對差動訊號和該第二訊號轉換電路之連接埠之一第三對差動訊號相互轉換。
本發明實施例之另一種訊號處理裝置,包括一第一訊號轉換電路以及一第二訊號轉換電路。該第一訊號轉換電路包括四條第一耦合線以及平行磁性耦接該四條第一耦合
線的兩條第二耦合線,其中該四條第一耦合線以及該第二耦合線同時形成四個近端激發(Near-Side Excitation,以下稱為NSE)單元以及四個遠端激發(Far-Side Excitation,以下稱為FSE)單元,每個NSE單元包括一第一和第二近端埠以及一第一供給埠,該第一近端埠和該第一供給埠上訊號之一第一轉換函數和該第二近端埠和該第一供給埠上訊號之第二轉換函數大致相反;以及每個FSE單元包括一第一和第二遠端埠以及一第二供給埠,該第一遠端埠和該第二供給埠上訊號之一第三轉換函數和該第二遠端埠和該第二供給埠上訊號之一第四轉換函數相差一失配項,其中當該第一和第二遠端埠帶有一第一對差動訊號時該失配項大致為0。該第二訊號轉換電路,將該第二耦合線兩端之該兩對第二對差動訊號和該第二訊號轉換電路連接埠之第三對差動訊號相互轉換。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖示,詳細說明如下。
以下描述係本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明之技術特徵,並非用來限制本發明的範疇。本發明保護範圍當視後附的申請專利範圍所界定為準。
第1圖係顯示本發明實施例之一種訊號處理裝置1的電路圖。訊號處理裝置1,包括第一訊號轉換電路10以及耦接至第一訊號轉換電路10之第二訊號轉換電路12,可
於積體電路的收發器實現,用以結合或分配訊號。訊號處理裝置1係為一種相互的(reciprocal)以及被動的裝置,其可用作功率結合器或功率分配器,接受輸入差動訊號並且以所想要之功率準位以及阻抗匹配進行輸出差動訊號傳送。當用作功率結合器時,輸入差動訊號被輸入第一訊號轉換電路10之輸入埠N100、N102、N104、N106、N120、N122、N124以及N126,並且在第二訊號轉換電路12之連接埠N140和N142(例如,功率結合器之輸出埠)藉由輸入差動訊號的向量和而獲得輸出差動訊號。相反地,當作為功率分配器時可將輸入差動訊號輸入至第二訊號轉換電路12之連接埠N140和N142(例如,功率分配器之輸入埠),使得具有相等強度與反相(out-of-phase)的輸出差動訊號在第一訊號轉換電路10之輸出埠N100、N102、N104、N106、N120、N122、N124和N126產生。功率結合器也可稱為訊號結合器。功率分配器也可稱為功率分配器、訊號分配器(distributor)或訊號分配器(splitter)。輸入與輸出差動訊號可為射頻訊號,並且訊號處理裝置1可為RF電路。
第一訊號轉換電路10包括兩組全差動分佈變壓器(fully-differential distributed transformer),即第一分佈變壓器100a與第二分佈變壓器100b。第一分佈變壓器100a包括相互平行耦接的兩條第一耦合線L1和L2以及一條第二耦合線L3。第一和第二耦合線間輸入差動訊號可經由磁性和/或電性耦合。具體而言,第一耦合線L1和L2以互相對稱的方式放在電路裡,每條耦合線包括兩個線段,每個線段在作為功率結合器時能將其上之輸入訊號以電感或電
容方式耦合至對應的第二耦合線L3之平行線段。一種交流電(Alternating Current,以下稱為AC)地極(ground)可藉由連接至直流(Direct Current,以下稱為DC)輸入、或連接至電源或接地參考點(ground reference),或直接讓它當作浮點(floating node),以置於第一耦合線L1,L2之中間埠(例如,中央端)N108和N110。第二耦合線L3之訊號埠N112和N114能被置於AC接地埠附近。第一分佈變壓器100a具有位於第一耦合線L1和L2的兩端之四個訊號埠、位於第二耦合線L3兩端之一對訊號埠以及接至AC接地埠N108和N110之兩個解耦電容(未圖示)。在某些實施例中,第一和第二耦合線可由具有接地層(ground plane)之傳輸線實現。在其他實施例中,第一和第二耦合線可藉由電路線而實現,該第一和第二耦合線附近有當做接地參考點之導體元件。
當作為功率結合器時,第一耦合線L1和L2能作為分佈變壓器100a的一次線圈(primary circuit),並且第二耦合線L3能作為分佈變壓器100a的二次線圈(secondary circuit)。舉例來說,線段S10、S12、S20、S22能夠接收輸入差動訊號並將輸入差動訊號分別耦合至線段S30、S32、S34和S36,在該等線段上可以產生所有耦合輸入訊號的向量和,在訊號埠N112和N114獲得輸出差動訊號。每對耦合段,例如線段S10和S30、線段S20和S34,具有大致相同的長度。輸入差動訊號可包括第一訊號和第二訊號,該第一訊號和第二訊號互相具有相同的振幅和反相的相位關係。實作上,從訊號埠N100和N106輸入第一訊
號,並且從訊號埠N102和N104輸入第二訊號。因為一次線圈輸入埠N100、N102、N104和N106以二次線圈輸出埠N112和N114為中心而被對稱地放在電路上,使得從任意第一耦合線兩端看入的兩個輸入阻抗都會大致互相匹配,產生一次和二次線圈間增強的耦合效應並且減低傳送訊號間的失配。
相反地,當作為功率分配器時,第二耦合線L3能當作分佈變壓器100a的一次線圈並且第一耦合線L1和L2能當作分佈變壓器100a的二次線圈。對應地,訊號埠N112和N114每個都能接收輸入差動訊號中之其一,輸入差動訊號接著經由第二耦合線上線段S30、S32、S34和S36被耦合至第一耦合線上線段S10、S12、S20和S22,並且分裂為多個輸出差動訊號,產生訊號埠N100和N106上的輸出訊號和訊號埠N102和N104之輸出訊號,每對訊號埠N100和N106和訊號埠N102和N104上之輸出訊號具有大致同樣的訊號強度和相位關係,並且該兩組輸出訊號具有反相的相位關係。因為功率分配器和功率結合器的電路配置完全相同,以下主要會只針對功率結合器進行討論。
因為一個變壓器結合器可以連接的輸入路徑數量限制為四條,所以在本實施例中加入第二分佈變壓器結合器100b以提供八條路徑的結合方式,進而增加輸出功率。與第一分佈變壓器100a相似,第二分佈變壓器100b包括互相平行耦接的兩條第一耦合線L4和L5和一條第二耦合線L6。第一耦合線L4和L5以互相對稱的方式置於電路上,每條包括兩個線段將其上之輸入訊號耦合到對應第二耦合
線L6的平行線段。作為功率結合器時,被輸入線段S40和S52的第一訊號和被輸入線段S42和S50第二訊號分別耦合到對應的平行線段S60、S66、S62、S64,因此在訊號埠N132和N134產生輸出差動訊號,訊號埠N132和N134產生的輸出差動訊號和訊號埠N112和N114產生的輸出差動訊號大致相等。作為功率分配器,輸入訊號埠N132和N134的輸入差動訊號耦合至第一耦合線的線段S40,S42,S50,S52並且分裂為兩組輸出差動訊號,使得訊號埠N120和N126的輸出訊號與訊號埠N122和N124的輸出訊號互為反相關係。
第二訊號轉換電路12從訊號埠N112和N114和從訊號埠N132和N134接收輸出差動訊號,並且將該兩對差動訊號轉換為一對輸出差動訊號用以輸出至訊號埠(例如,連接埠)N140和N142。在某些實施例中,第二訊號轉換電路12可藉由另一組如同第一或第二分佈變壓器的分佈變壓器加以實現,該分佈變壓器由1對第一耦合線的2個相鄰端從訊號埠N112和N114接收第一對輸出差動訊號,並由另一對第一耦合線的兩個相鄰端從訊號埠N132和N134接收第二對輸出差動訊號,藉以結合該兩對輸出差動訊號而獲得一對結果輸出差動訊號。在其他實施例中,第二訊號轉換電路12可由傳輸線結合器加以實現,該傳輸線結合器的構造在第2圖和第3圖上有詳細揭露,由兩對平行差動傳輸線實現,將訊號埠N112和N132的輸出訊號和訊號埠N114和134的輸出訊號互相結合並在連接埠N140和N142提供輸出差動訊號。每對差動傳輸線被相鄰並且平行地放
置,並將較高阻抗的差動負載(例如100Ω差動負載)轉換至連接埠N140和N142的較低阻抗。傳輸線結合器能夠提供寬操作頻寬。傳輸線結合器的典型構造可包括平行線路、同軸纜線或雙絞線對(bifilar twisted wire pair)。雖然傳輸線結合器佔據的面積比變壓器結合器佔據的面積大,但具有定義良好接地層之傳輸線結合器可更佳地限制住訊號波,使得輸出差動訊號中的訊號損失減低。
所屬領域具有通常知識者可在不偏離本發明精神的情況下將第一訊號轉換電路10使用兩個或多個分佈變壓器加以實現,並且將第二訊號轉換電路12使用兩條或多條差動傳輸線加以實現。
訊號處理裝置1揭露一種功率結合器和功率分配器的電路配置方式,具有匹配的輸入阻抗,藉由輸入差動訊號而運作,在進行訊號結合或訊號分配時可產生簡單的訊號控制並且降低訊號損耗。
第2圖係顯示本發明實施例之一種訊號處理裝置2的電路圖,其中強調近端激發單元以解釋電路運作。訊號處理裝置2使用傳輸線結合器作為第二訊號轉換電路12。第2圖之第一訊號轉換電路10,包括兩個分佈變壓器,能由四個NSE單元20a-d表示。每個NSE單元20包括兩條第一耦合線之兩段相鄰線段以及第二耦合線的對應耦合段。舉例來說,NSE單元20a包括分別於第一耦合線L1和L2之兩個相鄰線段S10和S20,第二耦合線L3的對應耦合段S30和S34。當作功率結合器時,當一對全差動訊號輸入兩個相鄰訊號埠N100和N104時,具有大致相同強度和同相
關係之一對應對輸出訊號能夠互相結合以在訊號埠(例如,NSE單元供給埠)N112和N114產生輸出訊號。無論耦合段S30和S34之端點的輸出負載是否相同,看入相鄰訊號埠N100和N104的輸入阻抗都會大致相同。如此,NSE單元20b-d接收一對全差動訊號以產生並且結合對應對的同相輸出訊號,分別於訊號埠(例如,NSE單元供給埠)N112和N114,和N132和134產生輸出訊號。
第二訊號轉換電路12的傳輸線結合器包括兩對差動傳輸線,即傳輸線L7和L8,和傳輸線L9和L10。每對差動傳輸線都耦接至分佈變壓器的差動輸出埠。舉例來說,傳輸線對L8和L7能夠從訊號埠N112和N114接收輸出差動訊號,傳輸線對L9和L10能夠從訊號埠N132和N134接收輸出差動訊號。傳輸線L8和L9連接在一起,用以結合所有具有正極性的輸出訊號,在連接埠N140產生輸出差動訊號之其中之一個訊號。類似地,傳輸線L7和L10連接在一起,用以結合所有具有負極性的輸出訊號,在連接埠N142產生輸出差動訊號之另一個互補訊號。
參考第4圖,顯示用作訊號處理裝置2之NSE單元的一種NSE電路4。對包括具有長度L之一次耦合線和二次耦合線的一對耦合線來說,一次和二次耦合線上之電壓訊號可由公式Eq.[1]和Eq.[2]表示:
其中VP
(0)和VS
(0)分別係一次和二次耦合線上長度0的電壓訊號;VP
(L)和VP
(L)分別係一次和二次耦合線上長度L的電壓訊號;iP
(0)和iS
(0)分別係一次和二次耦合線上長度0的電流訊號;iP
(L)和iS
(L)分別係一次和二次耦合線上長度L的電流訊號;ZP0
和ZS0
分別係一次和二次耦合線上連接至長度0的輸入負載;ZPL
和ZSL
分別係一次和二次耦合線上連接至長度L的輸出負載;以及Ve
係輸入訊號。
一組耦合線,包括兩條一次耦合線和一條二次耦合線,可從兩條一次耦合線的近端接收輸入訊號VS1
和VS2
,並且可在二次耦合線的一端(例如,第一供給埠)偵測到輸出訊號。適用於輸出訊號VOUT
對應輸入VS1
和VS2
的轉換函數(transfer function)T1,NSE
和T2,NSE
可分別由公式Eq.[3]和Eq.[4]表示:
根據同質環境(homogeneous surrounding)的近似估
計以及Clayton R.Paul於1978年2月在Trans.EMC上提出的參考資料,基於公式Eq.[5],可進一步導出如公式Eq.[6]所示該2個轉換函數T1,NSE
和T2,NSE
具有反相關係。所以當輸入訊號VS1
和VS2
剛好是應用在兩個一次耦合線近端的一對差動訊號時,對應的輸出訊號可建設性地相加,使輸出訊號VOUT
產生增加的或最大的功率。另外,從上述兩個一次耦合線看入的輸入阻抗ZIN1
和ZIN2
大致相等,如公式Eq.[7]所示。
其中C
=cos(βL
);以及
T 1,NSE
=-T 2,NSE
Eq.[6]
Z IN
1
=Z IN
2
Eq.[7]
參考第6圖,顯示用作訊號處理裝置2之NSE單元的另一種NSE電路6。除了兩條一次耦合線可置於二次耦合線的相反邊,NSE電路6和NSE電路4相似,每條一次耦合線耦接二次耦合線的不同線段部分,並且每條一次耦合線以該二次耦合線為中心互相對稱。對NSE電路6來說,公式Eq.[6]和Eq.[7]仍然成立。不論輸出負載ZL1
和ZL2
的阻抗為何,看入兩條一次耦合線的輸入阻抗ZIN1
和ZIN2
都大致上互相匹配。另外,轉換函數T1,NSE
和T2,NSE
顯示反相關係。因此,當1對差動訊號VS1
和VS2
輸入兩個一次耦
合線的近端時,輸出訊號VOUT
可正向相加,使輸出訊號VOUT
的功率增加或最大化。
NSE電路4和6僅需1對差動訊號VS1
和VS2
即可讓輸出訊號VOUT
產生最大功率,減低輸入訊號控制複雜度,並增進電路效能。
第3圖係顯示本發明實施例之一種訊號處理裝置3的電路圖,其中強調遠端激發單元以解釋電路運作。訊號處理裝置3使用傳輸線結合器作為第二訊號轉換電路12。第3圖的第一訊號轉換電路10由四個FSE單元30a-d所表示。每個FSE單元30包括組成第一耦合線的2段線段以及第二耦合線上的對應耦合段。舉例來說,FSE單元30a包括第一耦合線L1的2段線段S10和S12,以及第二耦合線L3的對應耦合段S30和S32。作為功率結合器,當一對全差動訊號輸入訊號埠N100和N102時,一對應對輸出訊號,其具有大致相同的強度以及同相關係,能夠結合以在訊號埠(例如,FSE單元供給埠)N112和N114產生輸出訊號。由於FSE單元30a的電路對稱性,看入相鄰訊號埠N100和N102的輸入阻抗會大致相同。相應地,FSE單元30b-d接收一對全差動訊號以產生並且結合對應對之同相輸出訊號,分別在訊號埠N112和N114,和N132和134產生輸出訊號。在某些實施例中,可將兩個NSE單元互相垂直擺放在電路上,以獲得如FSE單元之全差動連接電路。第3圖和第2圖的傳輸線結合器完全相同,相關敘述可在前述段落中找到,這裡不再贅述。
參考第5圖,顯示用作訊號處理裝置3之FSE單元的
一種遠端激發(FSE)電路5。FSE單元5之一組耦合線,包括一條一次耦合線和一條二次耦合線,從一次耦合線的兩端接收輸入訊號VS1
和VS2
,並且可從二次耦合線之一端(例如,FSE單元供給埠)偵測出輸出訊號VOUT
。FSE單元5係全差動連接構造,具有匹配的輸入負載ZS
和匹配的輸出負載ZL1
,ZL2
。根據同質環境的近似估計以及Clayton R.Paul於1978年2月在Trans.EMC上提出的參考資料,基於公式Eq.[5],並可進一步導出如公式Eq.[8]和Eq.[9]所示,該2個轉換函數T1,FSE
和T2,FSE
沒有完好的匹配關係,上述轉換函數T1,FSE
和T2,FSE
係為輸出訊號VOUT
相應輸入訊號VS1
和VS2
的轉換函數。公式Eq.[8]顯示轉換函數T1,FSE
和T2,FSE
之間除了想要的差動關係外還另外有一失配項△T。特別的是,在遠端激發電路5以全差動設定連接並且輸入差動訊號對VS1
和VS2
至一次耦合線時,轉換函數T1,FSE
和T2,FSE
可以相等,使得該失配項△T可以降低到0。全差動連接的遠端激發電路5包括兩組相同的一次耦合線以對稱中心點互相連接,使輸入/輸出訊號不以地極為參考點,而是用相對的訊號差值當作參考,並且該一組二次耦合線的兩端連接負載ZL1
和ZL2
,其中ZL1
=ZL2
。當差動訊號對VS1
和VS2
送入一次耦合線之遠端時,對應的輸出訊號可建設性地相加,使輸出訊號VOUT
產生增加的或最大的功率。因此當輸入訊號VS1
和VS2
係為輸入一次耦合線遠端的一對差動訊號時,對應的輸出訊號可建設性地相加,使輸出訊號VOUT
的功率增加或最大化。
T 1,FSE
=-T 2,FSE
+△T
Eq.[8]
其中C
=cos(βL
); ;以及
D係一非零分母項。
本發明描述之各種邏輯區塊、模組、以及電路的操作以及功能可以利用電路硬體或嵌入式軟體碼加以實現,該嵌入式軟體碼可以由一處理器存取以及執行。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1、2、3‧‧‧訊號處理裝置
10‧‧‧第一訊號轉換電路
100a‧‧‧第一分佈變壓器
100b‧‧‧第二分佈變壓器
12‧‧‧第二訊換轉換電路
N100、N102、N104、N106、N120、N122、N124、N126、N112、N114、N132、N134、N140、N142‧‧‧訊號埠
N108、N110、N128、N130‧‧‧中間埠
L1、L2、L4、L5‧‧‧第一耦合線
L3、L6‧‧‧第二耦合線
S10、S12、S20、S22、S30、S32、S34、S36、S40、S42、S50、S52、S60、S66、S62、S64‧‧‧線段
L7和L8、L9和L10‧‧‧傳輸線對
20b-d‧‧‧NSE單元
30b-d‧‧‧FSE單元
VS1
、VS2
‧‧‧輸入差動訊號
VOUT
‧‧‧輸出差動訊號
ZIN1
、ZIN2
‧‧‧輸入阻抗
ZS
‧‧‧輸入負載
ZL1
和ZL2
‧‧‧輸出負載
第1圖係顯示本發明實施例之一種訊號處理裝置1的電路圖。
第2圖係顯示本發明實施例之一種訊號處理裝置2的電路圖,其中強調近端激發單元以解釋電路運作。
第3圖係顯示本發明實施例之一種訊號處理裝置3的電路圖,其中強調遠端激發單元以解釋電路運作。
第4圖顯示用作訊號處理裝置2之NSE單元的一種NSE電路4。
第5圖顯示用作訊號處理裝置3之FSE單元的一種FSE電路5。
第6圖顯示用作訊號處理裝置2之NSE單元的另一種NSE電路6。
1、2、3‧‧‧訊號處理裝置
10‧‧‧第一訊號轉換電路
100a‧‧‧第一分佈變壓器
100b‧‧‧第二分佈變壓器
12‧‧‧第二訊換轉換電路
N100、N102、N104、N106、N120、N122、N124、N126、N112、N114、N132、N134、N140、N142‧‧‧訊號埠
N108、N110、N128、N130‧‧‧中間埠
L1、L2、L4、L5‧‧‧第一耦合線
L3、L6‧‧‧第二耦合線
S10、S12、S20、S22、S30、S32、S34、S36、S40、S42、S50、S52、S60、S66、S62、S64‧‧‧線段
Claims (21)
- 一種訊號處理裝置,包括:一第一訊號轉換電路,包括:四條第一耦合線,其中每條第一耦合線之兩端分別帶有一第一對差動訊號;以及兩條第二耦合線,其中每條第二耦合線和兩條該第一耦合線平行磁性耦接並且包括兩個訊號埠,對於該第二耦合線之兩個訊號埠而言,該每條磁性耦接之第一耦合線之兩端為對稱放置,該兩條第二耦合線之兩個訊號埠分別傳送一第二對差動訊號;以及一第二訊號轉換電路,將該兩對第二對差動訊號和位於該第二訊號轉換電路之連接埠之一第三對差動訊號相互轉換。
- 如申請專利範圍第1項所述之訊號處理裝置,其中與同條第二耦合線磁性耦接之該兩條第一耦合線之相鄰端分別帶有該第一對差動訊號。
- 如申請專利範圍第1項所述之訊號處理裝置,其中與同條第二耦合線磁性耦接之該兩條第一耦合線之四端具有大致匹配的輸入阻抗。
- 如申請專利範圍第1項所述之訊號處理裝置,其中每條第一耦合線之中央點耦接至一交流電地極。
- 如申請專利範圍第1項所述之訊號處理裝置,其中,該訊號處理裝置為一功率結合器,該四條第一耦合線以及該兩條第二耦合線分別組成一分佈變壓器之一次線圈和二次線圈,該第一對差動訊號輸入至該四條第一耦合線並且 藉由該兩條第二耦合線結合成為該兩對第二對差動訊號,以及該兩對第二對差動訊號藉由該第二訊號轉換電路而轉換為該第三對差動訊號。
- 如申請專利範圍第1項所述之訊號處理裝置,其中,該訊號處理裝置為一功率分配器,該兩條第二耦合線以及該四條第一耦合線分別組成一分佈變壓器之一次線圈和二次線圈,該第三對差動訊號輸入至該第二訊號轉換電路並且轉換為該兩對第二對差動訊號,其藉由該第一訊號轉換電路被分配為該第一對差動訊號。
- 如申請專利範圍第1項所述之訊號處理裝置,其中該第二訊號轉換電路由兩組電性平行耦接之傳輸線所實現。
- 如申請專利範圍第1項所述之訊號處理裝置,其中該第二訊號轉換電路由一分佈變壓器所實現。
- 一種訊號處理裝置,包括:一第一訊號轉換電路,包括:四條第一耦合線,其中每兩條第一耦合線之相鄰端分別帶有一第一對差動訊號;以及兩條第二耦合線,其中每條第二耦合線和兩條該第一耦合線平行磁性耦接並且包括兩個訊號埠,對於該第二耦合線之兩個訊號埠而言,該每條磁性耦接之第一耦合線之兩端為對稱放置,該兩條第二耦合線之兩個訊號埠分別傳送一第二對差動訊號;以及一第二訊號轉換電路,將該等訊號埠之該兩對第二對差動訊號和該第二訊號轉換電路之連接埠之一第三對差動 訊號相互轉換。
- 如申請專利範圍第9項所述之訊號處理裝置,其中每條第一耦合線之兩端分別帶有該第一對差動訊號。
- 如申請專利範圍第9項所述之訊號處理裝置,其中磁性耦接至該同條第二耦合線之該兩條第一耦合線之四端具有大致匹配的輸入阻抗。
- 如申請專利範圍第9項所述之訊號處理裝置,其中每條第一耦合線之中央點耦接至一交流電地極。
- 如申請專利範圍第9項所述之訊號處理裝置,作為一功率結合器,該四條第一耦合線以及該兩條第二耦合線分別組成一分佈變壓器之一次線圈和二次線圈,該第一對差動訊號輸入至該四條第一耦合線並且藉由該兩條第二耦合線結合成為該兩對第二對差動訊號,以及該兩對第二對差動訊號藉由該第二訊號轉換電路而轉換為該第三對差動訊號。
- 如申請專利範圍第9項所述之訊號處理裝置,作為一功率分配器,該兩條第二耦合線以及該四條第一耦合線分別組成一分佈變壓器之一次線圈和二次線圈,該第三對差動訊號輸入至該第二訊號轉換電路並且轉換為該兩對第二對差動訊號,其藉由該第一訊號轉換電路被分配為該第一對差動訊號。
- 如申請專利範圍第9項所述之訊號處理裝置,其中該第二訊號轉換電路由兩組電性平行耦接之傳輸線所實現。
- 如申請專利範圍第9項所述之訊號處理裝置,其中 該第二訊號轉換電路由一分佈變壓器所實現。
- 一種訊號處理裝置,包括:一第一訊號轉換電路,包括四條第一耦合線以及磁性耦接該四條第一耦合線的兩條第二耦合線;其中該四條第一耦合線以及該兩條第二耦合線同時形成四個近端激發單元或者四個遠端激發單元,每個近端激發單元包括一第一和第二近端埠以及一第一供給埠,該第一近端埠和該第一供給埠上訊號之一第一轉換函數與該第二近端埠和該第一供給埠上訊號之第二轉換函數大致相反;以及每個遠端激發單元包括一第一和第二遠端埠以及一第二供給埠,該第一遠端埠和該第二供給埠上訊號之一第三轉換函數與該第二遠端埠和該第二供給埠上訊號之一第四轉換函數相差一失配項,其中當該第一和第二遠端埠帶有一第一對差動訊號時該失配項大致為0;以及一第二訊號轉換電路,將該第二耦合線兩端之兩對第二對差動訊號和該第二訊號轉換電路連接埠之一第三對差動訊號相互轉換。
- 如申請專利範圍第17項所述之訊號處理裝置,其中磁性耦接至該同條第二耦合線之該兩條第一耦合線的相鄰端分別帶有該第一對差動訊號。
- 如申請專利範圍第17項所述之訊號處理裝置,其中該每條第一耦合線的兩端分別帶有該第一對差動訊號。
- 如申請專利範圍第17項所述之訊號處理裝置,其中磁性耦接至該同條第二耦合線之該兩條第一耦合線的四個尾端具有大致匹配的輸入阻抗。
- 如申請專利範圍第17項所述之訊號處理裝置,其中使用該相同第二耦合線之該兩個遠端激發單元以全差動方式連接使得該失配項大致為零。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261617717P | 2012-03-30 | 2012-03-30 | |
US13/544,444 US8629737B2 (en) | 2012-03-30 | 2012-07-09 | Signal processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201340627A TW201340627A (zh) | 2013-10-01 |
TWI443977B true TWI443977B (zh) | 2014-07-01 |
Family
ID=49234100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101125237A TWI443977B (zh) | 2012-03-30 | 2012-07-13 | 訊號處理裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8629737B2 (zh) |
TW (1) | TWI443977B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9319007B2 (en) * | 2014-01-30 | 2016-04-19 | National Taiwan University | Three-dimensional power amplifier architecture |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1891297A (en) * | 1929-06-25 | 1932-12-20 | American Telephone & Telegraph | Variable gain circuit device |
US3317849A (en) * | 1963-12-17 | 1967-05-02 | Trak Electronics Company Inc | Hybrid circuit for radio frequency signal processing apparatus |
US3325587A (en) * | 1965-07-16 | 1967-06-13 | Anzac Electronics Inc | Electrical connector for transmission lines and the like |
US3503016A (en) * | 1968-08-28 | 1970-03-24 | Adams Russel Co Inc | Low frequency hybrid circuit having unbalanced parts |
AU2002224368A1 (en) * | 2000-10-10 | 2002-04-22 | California Institute Of Technology | Distributed circular geometry power amplifier architecture |
US20070069717A1 (en) * | 2005-09-28 | 2007-03-29 | Cheung Tak S | Self-shielded electronic components |
TWI378637B (en) * | 2008-09-30 | 2012-12-01 | Univ Nat Taiwan | Miniaturized dual balance wave mixer circuit of multi-layer dual-case coil type structure |
-
2012
- 2012-07-09 US US13/544,444 patent/US8629737B2/en active Active
- 2012-07-13 TW TW101125237A patent/TWI443977B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201340627A (zh) | 2013-10-01 |
US8629737B2 (en) | 2014-01-14 |
US20130257509A1 (en) | 2013-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6246299B1 (en) | High power broadband combiner having ferrite cores | |
US9368857B2 (en) | Combining signal power using magnetic coupling between conductors | |
CN103916090A (zh) | 多绕组变压器耦合的放大器 | |
US8598964B2 (en) | Balun with intermediate non-terminated conductor | |
US8570116B2 (en) | Power combiner/divider | |
US8493162B1 (en) | Combiner/divider with coupled transmission line | |
US20150318600A1 (en) | Radio Frequency Power Combiner | |
JP2011234036A (ja) | 電力合成分配器および電力合成分配器を用いた送信機 | |
KR20080045890A (ko) | 전력 결합기를 이용한 전력 증폭기 | |
JP2004119959A (ja) | 3ラインバルントランス | |
JP6200635B2 (ja) | 広帯域バラン構体 | |
TWI655843B (zh) | 多路射頻功率放大裝置 | |
TWI443977B (zh) | 訊號處理裝置 | |
US20180358705A1 (en) | Systems and methods for differential dipole-based waveguide power combining | |
US6121853A (en) | Broadband coupled-line power combiner/divider | |
US10438732B2 (en) | Monolithic wideband trifilar transformer | |
KR101529749B1 (ko) | 광대역 발룬 | |
US9929693B2 (en) | High-frequency semiconductor amplifier | |
KR20200067455A (ko) | 소형 저손실 밀리미터파 전력 분배 결합 장치 | |
US20230179237A1 (en) | Transmitter arrangement, transceiver, radio communication system and method | |
RU185931U1 (ru) | Широкополосное устройство сложения мощностей четырёх генераторов электрических колебаний с улучшенной развязкой | |
KR102660186B1 (ko) | 임피던스 인버터 | |
US9985584B2 (en) | High-frequency semiconductor amplifier | |
JP2014112789A (ja) | 高周波電力増幅器 | |
TWI632769B (zh) | Multiple power amplifier circuit |