TWI443807B - 可容忍閘極崩毀之功率閘結構 - Google Patents

可容忍閘極崩毀之功率閘結構 Download PDF

Info

Publication number
TWI443807B
TWI443807B TW099134465A TW99134465A TWI443807B TW I443807 B TWI443807 B TW I443807B TW 099134465 A TW099134465 A TW 099134465A TW 99134465 A TW99134465 A TW 99134465A TW I443807 B TWI443807 B TW I443807B
Authority
TW
Taiwan
Prior art keywords
complementary mos
mos transistor
gate
static random
control signal
Prior art date
Application number
TW099134465A
Other languages
English (en)
Other versions
TW201216448A (en
Inventor
Hao I Yang
Ching Te Chuang
Wei Hwang
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW099134465A priority Critical patent/TWI443807B/zh
Priority to US13/075,682 priority patent/US8385149B2/en
Publication of TW201216448A publication Critical patent/TW201216448A/zh
Application granted granted Critical
Publication of TWI443807B publication Critical patent/TWI443807B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

可容忍閘極崩毀之功率閘結構
本發明係有關一種可容忍閘極崩毀之功率開關結構，應用於靜態隨機存取記憶體，特別是指一種使用兩種不同閘極厚度或不同臨界電壓的功率開關以避免發生功率閘崩毀效應。
由於各類硬體、通訊、消費性電子產品及微處理器都須要嵌入式記憶體做為資料儲存設備。目前大部分先進的靜態隨機存取記憶體(SRAM)設計使用功率閘架構降低當SRAM的待機和睡眠模式的漏電流功率消耗。如第1圖所示，頭部功率閘架構包含一P型電晶體10及一N型電晶體12，其中P型電晶體10之源極及N型電晶體12之汲極係連接一電壓源(VDD)，P型電晶體10之汲極及N型電晶體12之源極連接至一SRAM的單元陣列14之電壓端(VVDD)，單元陣列14之另一端連接至接地(GND)。P型電晶體10之閘極係接收一控制訊號(HPG)，若控制訊號為低準位，P型電晶體10呈現導通狀態，VDD可藉P型電晶體10將VVDD充電到與VDD相同的準位，此時單元陣列14為可供讀寫狀態。若P型電晶體10接收之控制訊號為高準位時，則其為截止狀態，單元陣列14之VVDD的電壓準位將較N型電晶體12的閘級(Bias)電位再低一N型電晶體臨界電壓準位，此時單元陣列14為待機狀態或睡眠狀態，P型電晶體10能將大部份單元陣列14的電流關閉，大幅降低晶片的功率消耗。N型電晶體開關12係用以穩定單元陣列14上的電壓，以避免單元陣列14發生不正常運作現象。
然而，隨著互補式金氧半電晶體(CMOS)製程微縮，閘極的厚度愈薄，但是電源供應器的電壓確相對地保持不變，由於供應電源持續充放電而導致高閘極電場現象，進而使閘極崩毀(breakdown，BD)極易發生，因此閘極崩毀成為100奈米以下設計的主要考量之一。當功率開關的閘極崩毀，甚至損壞發生時，將嚴重影響SRAM的雜訊增益邊界、穩定性與效能，導致產品的可靠度降低。請一併參閱第1圖、第2圖及第3圖，於第2圖中，當SRAM在正常地工作狀態，正常P型電晶體10於導通時，提供電壓為0.9伏特(VVDD)予單元陣列14進行運作(active)。當P型電晶體10之閘極崩毀現象發生後，P型電晶體10之閘極至汲極形成一等效電阻(equivalence resistance)，若等效電阻之電阻值愈大，例如電阻值為108 歐姆(Ω)，則仍可提供電壓約為0.9伏特，因此影響較小；反之，閘極崩毀現象愈嚴重，則等效電阻之電阻值愈小，例如電阻值為104 歐姆(Ω)，則僅能提供電壓約為0.1伏特，進而嚴重影響SRAM的雜訊增益邊界、穩定性與效能，由此可知，P型電晶體10之閘極崩毀現象會嚴重影響SRAM是否正常運作。再如第3圖，當SRAM在待機狀態或睡眠狀態，正常P型電晶體10係為截止狀態，不會提供任何電壓予單元陣列14運作，此時單元陣列14為待機狀態(standyby)。當P型電晶體10之閘極崩毀現象發生後，則P型電晶體10之閘極至汲極猶如形成一等效電阻，由第3圖中可得知，隨著等效電阻之電阻值愈小，SRAM的單元陣列14的VVDD電位越高，使單元陣列14上的漏電流增加而增加SRAM功率消耗。
有鑑於此，本發明遂針對上述習知技術之缺失，提出一種可容忍閘極崩毀之功率開關結構，以有效克服上述之該等問題。
本發明之主要目的在提供一種可容忍閘極崩毀之功率閘結構，係解決靜態隨機存取記憶體受到功率閘的閘極崩毀或損壞，導致運作不正常或影響容忍度、穩定性和性能。
本發明之另一目的在提供一種可容忍閘極崩毀之功率閘結構，用以提高功率開關的介電質擊穿時間同時維持其性能，進而可延長功率開關的使用壽命。
為達上述之目的，本發明提供一種可容忍閘極崩毀之功率閘結構，係連接於一靜態隨機存取記憶體，功率開關結構包括一第一互補式金氧半電晶體開關，係連接一電壓源，第一互補式金氧半電晶體開關接收一第一控制訊號，呈暫時導通狀態，以提供電壓源予靜態隨機存取記憶體進行運作；及一第二互補式金氧半電晶體開關，係連接電壓源，第二互補式金氧半電晶體開關接收一第二控制訊號，並在第一互補式金氧半電晶體開關之導通狀態結束後，呈現導通狀態，進而提供該電壓源予靜態隨機存取記憶體進行運作，且第一互補式金氧半電晶體開關、第二互補式金氧半電晶體開關呈導通狀態時，第一互補式金氧半電晶體開關之閘極電場係大於第二互補式金氧半電晶體開關。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
如第4圖所示，功率開關結構係應用於靜態隨機存取記憶體，在此以包含128×128位元的靜態隨機存取記憶體的單元陣列架構為例，功率開關結構包括一第一互補式金氧半電晶體開關16、一第二互補式金氧半電晶體開關18及一第三互補式金氧半電晶體開關20。第一互補式金氧半電晶體開關16之源極及汲極分別連接至一第一電壓源(VDD)22及靜態隨機存取記憶體24之一第二電壓源26(VVDD)，第一互補式金氧半電晶體開關16之閘極係用以接收一第一控制訊號(RPG)，若第一控制訊號為低準位，則第一開關16呈現暫時導通狀態，以連結第一電壓源22至第二電壓源26使第二電壓源26可以並快速充電，其中靜態隨機存取記憶體24之另一端係連接至一接地(GND)。第二互補式金氧半電晶體開關18之源極及汲極分別連接至第一電壓源22及靜態隨機存取記憶體24之第二電壓源26，第二互補式金氧半電晶體開關18之閘極係用以接收一第二控制訊號(PG)，並在第一互補式金氧半電晶體開關16之導通狀態結束後，呈現導通狀態，進而提供第一電壓源22至第二電壓源26予靜態隨機存取記憶體24進行運作，且第一互補式金氧半電晶體開關16、第二互補式金氧半電晶體開關18呈導通狀態時，第一互補式金氧半電晶體開關16之閘極電場(EOX )係大於第二互補式金氧半電晶體開關18。電晶體20可為N型電晶體或P型電晶體，係作為二極體(diode)使用，在此以N型電晶體為例，第三互補式金氧半電晶體開關20之汲極連接第一電壓源22，第三互補式金氧半電晶體開關20之源極連接靜態隨機存取記憶體24之第二電壓源26，第三互補式金氧半電晶體開關20之閘極係接收一穩壓控制訊號，用以穩定靜態隨機存取記憶體24上的電壓。
其中，第一互補式金氧半電晶體開關16及第二互補式金氧半電晶體開關18係為不同閘極厚度(TOX )或為不同臨界電壓值(VTH )，為了克服互補式金氧半電晶體開關因閘極崩毀(gate-oxide breakdown)而影響靜態隨機存取記憶體24之效能，或是互補式金氧半電晶體開關損壞後還能繼續正常操作，因此，本發明之第一互補式金氧半電晶體開關16係使用正常閘極厚度或是正常的臨界電壓值，第二互補式金氧半電晶體開關18係使用較厚的閘極厚度或是較高的臨界電壓值。其中第一互補式金氧半電晶體開關16係作為快速驅動靜態隨機存取記憶體24運作，第二互補式金氧半電晶體開關18係作為延長閘極崩毀的生命週期。由於跨在第一互補式金氧半電晶體開關16或第二互補式金氧半電晶體開關18之閘極上的電場(EOX )是閘極電壓(VG )減掉臨界電壓值(VTH )，再除以閘極厚度(TOX )，由於電場強度係決定於第一互補式金氧半電晶體開關16或第一互補式金氧半電晶體開關之生命週期，因此可以增加閘極厚度或提高臨界電壓值，即可降低電場強度，兼具避免互補式金氧半電晶體受到閘極崩毀的影響以及延長使用壽命之優點。
如第5圖所示，為兩種不同閘極厚度或臨界電壓值的互補式金氧半電晶體開關之生命週期曲線圖，當使用兩種不同閘極厚度(Dual TOX )，一種為正常厚度，另一種閘極厚度若增加為正常厚度的1.8倍時，則閘極崩毀時間(TBD )可提高約30倍；當使用兩種不同臨界電壓值(Dual VTH )，一種為正常臨界電壓值，另一種臨界電壓值若增加為正常臨界電壓值約2倍時，則閘極崩毀時間(TBD )可提高約10倍，故有效延長功率開關的使用壽命。
其中，本發明若使用兩種不同閘極厚度的功率開關時，則第一互補式金氧半電晶體開關16之一第一閘極厚度(TOX1 )係為1.0奈米，其小於第二互補式金氧半電晶體開關18之一第二閘極厚度(TOX2 )為1.5奈米或2.5奈米，且第一互補式金氧半電晶體開關16之一第一臨界電壓(VTH1 )及第二互補式金氧半電晶體開關18之一第二臨界電壓(VTH2 )為相同臨界電壓值，例如臨界電壓值係為200-250毫伏特。若使用兩種不同臨界電壓值之方法，則第一互補式金氧半電晶體開關16之第一臨界電壓(VTH1 )係為200-250毫伏特(mV)，其小於第二互補式金氧半電晶體開關18之第二臨界電壓(VTH2 )為400-500毫伏特(mV)，且第一互補式金氧半電晶體開關16之第一閘極厚度(TOX1 )及第二互補式金氧半電晶體開關18之第二閘極厚度(TOX2 )為相同閘極厚度，例如為1.0奈米。
為了進一步說明本發明使用兩種不同閘極厚度或不同臨界電壓值的功率開關以避免發生功率閘崩毀效應，請一併參閱第4圖及第6圖。第6圖為靜態隨機存取記憶體從睡眠模式或待機模式至工作模式之時序圖，在此使用兩種不同閘極厚度的功率開關與使用單顆正常閘極厚度的互補式金氧半電晶體(single TOX )為例說明。當靜態隨機存取記憶體24處於睡眠模式(sleep mode)或待機模式(standyby mode)時，第一互補式金氧半電晶體開關(PPG)16及第二互補式金氧半電晶體開關(PG)18分別接收第一控制訊號及第二控制訊號為高準位，呈截止狀態，係將靜態隨機存取記憶體24之第二電壓源26連接至接地，用以降低靜態隨機存取記憶體24內的漏電流功率消耗，且第一互補式金氧半電晶體開關16及第二互補式金氧半電晶體開關18的臨界電壓值會逐漸回復到原來的初始值。當靜態隨機存取記憶體24處於啟動模式(wake-up)時，第一控制訊號從高準位降低為低準位，以暫時導通第一互補式金氧半電晶體開關16，並提供第一電壓源22至第二電壓源26予靜態隨機存取記憶體24，並快速驅動之；第一互補式金氧半電晶體開關16暫時導通的同時，第二互補式金氧半電晶體開關18之第二控制訊號維持為高準位，呈截止狀態。當靜態隨機存取記憶體24處於工作模式(active)時，第一控制訊號從低準位提升至高準位，以關閉第一互補式金氧半電晶體開關16，此時第二控制訊號從高準位降至低準位，以導通第二互補式金氧半電晶體開關18，進而提供第一電壓源22至第二電壓源26予靜態隨機存取記憶體24，並持續驅動之。
其中，互補式金氧半電晶體受到高電壓影響導至閘極崩毀效應是在啟動模式期間，由第6圖可得知，單顆正常閘極厚度的互補式金氧半電晶體(single TOX )及第一互補式金氧半電晶體開關16提供靜態隨機存取記憶體24從睡眠模式或待機模式切換至啟動模式所需之電流；第二互補式金氧半電晶體開關18提供予靜態隨機存取記憶體24在工作模式所需之電流。然而單顆正常閘極厚度的互補式金氧半電晶體從啟動模式至工作模式持續提供靜態隨機存取記憶體24所需之工作電流，受到高電壓影響大，且導致高閘極電場現象以使閘極崩毀極易發生。因此相較於本發明，利用第一互補式金氧半電晶體開關16及第二互補式金氧半電晶體開關18分別於啟動模式及工作模式提供靜態隨機存取記憶體24所需之工作電流，藉此能兼具提升靜態隨機存取記憶體24的存取速度，以及降低第一互補式金氧半電晶體開關16及第二互補式金氧半電晶體開關18導通時所產生的應力影響，可延長功率開關閘極崩毀的生命週期，進而提升靜態隨機存取記憶體24的穩定性與效能。
請同時參閱第7圖，為第6圖中功率開關結構於啟動模式期間的時間控制電路圖，由於第一互補式金氧半電晶體開關16之第一閘極厚度或第一臨界電壓值小於第二互補式金氧半電晶體開關18之第二閘極厚度或第二臨界電壓值，第一互補式金氧半電晶體開關16之控制訊號(RPG)係為反聯集閘(NAND)之輸出，第二互補式金氧半電晶體開關18之控制訊號(RPG)係為二串連反相器(inverter)之輸出，當控制訊號為高準位時，則反聯極閘之輸出端為低準位，呈導通狀態，即可快速驅動靜態隨機存取記憶體24之運作。此時第二互補式金氧半電晶體開關18係經由一連串的反相器作為延遲時間，也就是說於啟動模式期間，控制訊號為高準位，呈截止狀態，直到延遲時間結束，再經由二串連反相器，其輸出端為低準位，呈導通狀態，因此第二互補式金氧半電晶體開關18由啟動模式切換至工作模式，才開始驅動靜態隨機存取記憶體，使其持續運作。由此可知，本發明可提高功率開關的介電層擊穿時間，同時維持其性能，進而可延長功率開關的使用壽命。
唯以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍。故即凡依本發明申請範圍所述之特徵及精神所為之均等變化或修飾，均應包括於本發明之申請專利範圍內。
10．．．P型電晶體
12．．．N型電晶體
14．．．單元陣列
16．．．第一互補式金氧半電晶體開關
18．．．第二互補式金氧半電晶體開關
20．．．第三互補式金氧半電晶體開關
22．．．第一電壓源
24．．．靜態隨機存取記憶體
26．．．第二電壓源
第1圖為先前技術功率開關結構應用於靜態隨機存取記憶體之示意圖。
第2圖為先前技術之功率開關閘極崩毀之示意圖。
第3圖為先前技術之功率開關閘極崩毀之另一示意圖。
第4圖為本發明應用於靜態隨機存取記憶體之功率開關結構示意圖。
第5圖為本發明使用兩種不同閘極厚度或臨界電壓值的互補式金氧半電晶體開關之生命週期曲線圖。
第6圖為本發明於靜態隨機存取記憶體從睡眠模式或待機模式至工作模式之時序圖。
第7圖為第6圖中功率開關結構於啟動模式期間的時間控制電路圖。
16．．．第一互補式金氧半電晶體開關
18．．．第二互補式金氧半電晶體開關
20．．．第三互補式金氧半電晶體開關
22．．．第一電壓源
24．．．靜態隨機存取記憶體
26．．．第二電壓源

Claims (6)

  1. 一種可容忍閘極崩毀之功率開關結構，係連接於一靜態隨機存取記憶體，該功率開關結構包括：一第一互補式金氧半電晶體開關，係連接一電壓源及該靜態隨機存取記憶體，該第一互補式金氧半電晶體開關接收一第一控制訊號，呈暫時導通狀態，以提供該電壓源予該靜態隨機存取記憶體進行運作；及一第二互補式金氧半電晶體開關，係連接該電壓源及該靜態隨機存取記憶體，該第二互補式金氧半電晶體開關接收一第二控制訊號，並在該第一互補式金氧半電晶體開關之導通狀態結束後，呈現導通狀態，進而提供該電壓源予該靜態隨機存取記憶體進行運作，且該第一、第二互補式金氧半電晶體開關分別呈導通狀態時，該第一互補式金氧半電晶體開關之閘極電場係大於該第二互補式金氧半電晶體開關。
  2. 如申請專利範圍第1項所述之可容忍閘極崩毀之功率開關結構，其中該第二控制訊號為高準位，以關閉該第二互補式金氧半電晶體開關時，該第一控制訊號為低準位，以導通該第一互補式金氧半電晶體開關，進而提供該電壓源予該靜態隨機存取記憶體並快速驅動之。
  3. 如申請專利範圍第2項所述之可容忍閘極崩毀之功率開關結構，其中於該第一控制訊號從低準位提升至高準位，以關閉該第一互補式金氧半電晶體開關時，該第二控制訊號從高準位降至低準位，以導通該第二互補式金氧半電晶體開關，進而提供該電壓源予該靜態隨機存取記憶體並持續驅動之。
  4. 如申請專利範圍第1項所述之可容忍閘極崩毀之功率開關結構，其中該第一互補式金氧半電晶體開關之一第一閘極厚度係小於該第二互補式金氧半電晶體開關之一第二閘極厚度，且該第一互補式金氧半電晶體開關之一第一臨界電壓及該第二互補式金氧半電晶體開關之一第二臨界電壓為相同臨界電壓值。
  5. 如申請專利範圍第1項所述之可容忍閘極崩毀之功率開關結構，其中該第一互補式金氧半電晶體開關之一第一臨界電壓係低於該第二互補式金氧半電晶體開關之一第二臨界電壓，且該第一互補式金氧半電晶體開關之一第一閘極厚度及該第二互補式金氧半電晶體開關之一第二閘極厚度為相同閘極厚度。
  6. 如申請專利範圍第1項所述之可容忍閘極崩毀之功率開關結構，更包含一第三互補式金氧半電晶體開關，係連接該電壓源及該靜態隨機存取記憶體，係接收一穩壓控制訊號以穩定該靜態隨機存取記憶體之電壓。
TW099134465A 2010-10-08 2010-10-08 可容忍閘極崩毀之功率閘結構 TWI443807B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099134465A TWI443807B (zh) 2010-10-08 2010-10-08 可容忍閘極崩毀之功率閘結構
US13/075,682 US8385149B2 (en) 2010-10-08 2011-03-30 Gate oxide breakdown-withstanding power switch structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099134465A TWI443807B (zh) 2010-10-08 2010-10-08 可容忍閘極崩毀之功率閘結構

Publications (2)

Publication Number Publication Date
TW201216448A TW201216448A (en) 2012-04-16
TWI443807B true TWI443807B (zh) 2014-07-01

Family

ID=45925039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134465A TWI443807B (zh) 2010-10-08 2010-10-08 可容忍閘極崩毀之功率閘結構

Country Status (2)

Country Link
US (1) US8385149B2 (zh)
TW (1) TWI443807B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9311989B2 (en) 2014-07-15 2016-04-12 Texas Instruments Incorporated Power gate for latch-up prevention
US9916874B2 (en) * 2014-08-15 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory architecture having first and second voltages
US11670364B2 (en) * 2021-05-19 2023-06-06 Meta Platforms Technologies, Llc Artificial reality system with reduced SRAM power leakage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7236408B2 (en) * 2005-07-19 2007-06-26 International Business Machines Corporation Electronic circuit having variable biasing
US7324368B2 (en) * 2006-03-30 2008-01-29 Arm Limited Integrated circuit memory with write assist
US7613031B2 (en) * 2007-09-17 2009-11-03 Micron Technology, Inc. System, apparatus, and method to increase read and write stability of scaled SRAM memory cells

Also Published As

Publication number Publication date
TW201216448A (en) 2012-04-16
US8385149B2 (en) 2013-02-26
US20120087196A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
US7486108B2 (en) Charge recycling power gate
US8184489B2 (en) Level shifting circuit
US20120200345A1 (en) Integrated circuit having power gating function and semiconductor device including the same
US8274848B2 (en) Level shifter for use with memory arrays
KR100508836B1 (ko) 저 전원 전압에서 신뢰성이 개선되는 메모리 셀, 불휘발성메모리 장치 및 그 제어 방법
US10191527B2 (en) Brown-out detector
US8803591B1 (en) MOS transistor with forward bulk-biasing circuit
US7759986B2 (en) Gate oxide protected I/O circuit
TWI443807B (zh) 可容忍閘極崩毀之功率閘結構
US7394290B2 (en) Semiconductor integrated circuit
US7876612B2 (en) Method for reducing leakage current of a memory and related device
US20060132227A1 (en) MOS type semiconductor integrated circuit device
US11599185B2 (en) Internet of things (IoT) power and performance management technique and circuit methodology
US8149642B2 (en) Semiconductor memory device
TWI475565B (zh) 靜態隨機存取記憶體的控制電路及其操作方法
WO2022083137A1 (zh) 字线驱动电路与动态随机存取存储器
US7835216B2 (en) Semiconductor memory apparatus having decreased leakage current
US6456559B1 (en) Semiconductor integrated circuit
US7345524B2 (en) Integrated circuit with low power consumption and high operation speed
US6621759B1 (en) Memory wordline decoder having signal-driving amplifier
TWI782693B (zh) 記憶體裝置及其操作方法
US8902554B1 (en) Over-voltage tolerant circuit and method
US8952576B2 (en) Semiconductor device
US7139189B2 (en) State-retentive mixed register file array
US8760926B2 (en) Memory circuit