TWI441144B - 顯示面板的畫素驅動方法 - Google Patents
顯示面板的畫素驅動方法 Download PDFInfo
- Publication number
- TWI441144B TWI441144B TW096138841A TW96138841A TWI441144B TW I441144 B TWI441144 B TW I441144B TW 096138841 A TW096138841 A TW 096138841A TW 96138841 A TW96138841 A TW 96138841A TW I441144 B TWI441144 B TW I441144B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- gate line
- modulation signal
- pixel
- coupled
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000003990 capacitor Substances 0.000 claims description 43
- 239000004973 liquid crystal related substance Substances 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 28
- 101150037603 cst-1 gene Proteins 0.000 description 23
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 description 17
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 description 17
- 101710176146 Transcription cofactor vestigial-like protein 1 Proteins 0.000 description 17
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 17
- 101100006548 Mus musculus Clcn2 gene Proteins 0.000 description 7
- 101150076592 CST3 gene Proteins 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- -1 Cst2 Proteins 0.000 description 1
- 101000911019 Homo sapiens Zinc finger protein castor homolog 1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
Description
本發明是有關於一種驅動方法，且特別是有關於一種顯示面板的畫素驅動方法。
圖1繪示畫素的其中一種架構圖，此畫素具有Cst on common的畫素架構(容後述)。圖中之標示101及102分別表示顯示面板中之第N條閘極線(gate line)及第N－1條閘極線，其中N為自然數，而103及104皆表示源極線(source line)，105表示薄膜電晶體(thin film transistor,TFT)，106表示畫素電極(pixel electrode)，至於107則表示共同電極線(common line)。由於在此架構中，畫素電極106與共同電極線107有部份重疊，因而產生了儲存電容Cst，如圖2所示。圖2為圖1之畫素電極106與共同電極線107的部份重疊示意圖。因此，稱圖1所示架構為Cst on common的畫素架構。
上述Cst on common的畫素架構被廣泛地使用在小型面板上，並且通常搭配以調變訊號作為共同電位的方式來進行畫素之驅動，以節省源極驅動器的成本。然而，由於這種畫素架構具有共同電極線，使得其開口率(aperture ratio)較小，因而導致顯示面板的解析度(resolution)、影像品質及功率消耗…等效能表現均不甚理想。因此，相關業者均朝向運用具有高開口率的畫素結構來製作顯示面板，以期能改善舊有顯示面板之諸多缺點。但是，在運用高開口率畫素結構來製作顯示面板，並以調變訊號作為共同電位的方式來進行畫素之驅動的情況之下，若還是採用傳統的閘極線驅動方式(即依序對閘極線提供一脈衝，進而依序開啟各條閘極線所耦接之畫素)，將導致畫素於開啟時及關閉後之亮度不一致的問題，使得畫面的品質下降。為了解這個問題的產生原因，以下先就高開口率之其中一種畫素結構來做說明。
圖3繪示畫素的另一種架構圖，此架構即一般所認知之Cst on gate架構(容後述)。圖中之標示301及302分別表示顯示面板中之第N條閘極線及第N－1條閘極線，而303及304皆表示源極線，305表示薄膜電晶體，306表示畫素電極。由於在此架構中並不具有共同電極線，因此具有較高的開口率。此外，由於畫素電極306與閘極線302有部份重疊，因而產生了儲存電容Cst，如圖4所示。圖4為圖3之畫素電極306與閘極線302的部份重疊示意圖。因此，稱圖3所示架構為Cst on gate的畫素架構。
圖5為圖3所示架構的等效電路圖。圖5中之標示301~305皆表示圖3中對應標示所指稱之物件，至於Vcom則表示由調變訊號所形成的共同電位(即薄膜電晶體陣列基板之對向基板中之共同電極的電位，以下稱調變共同電位)，Vp表示畫素電極306上之電壓，而Clc則表示由畫素電極306、共同電極(未繪示)及上述二者之間的液晶層所構成的電容，即一般所認知之液晶電容。以下將以圖5所示電路，搭配其所使用的訊號波形(如圖6及圖7所示)來說明畫素於開啟時及關閉後之亮度不一致的產生原因。
圖6繪示圖5電路於第K畫面時的訊號波形，其中K為自然數。請依照說明之需要而參照圖5及圖6。當提供脈衝601至閘極線301，進而使薄膜電晶體305導通時，由於此時透過源極線303載入至液晶電容Clc的資料電壓大於調變共同電位Vcom的電壓，因此在薄膜電晶體305導通的期間內，電壓Vp的準位被拉高，使得此畫素依照調變共同電位Vcom與電壓Vp二者之壓差顯示出所需要的亮度。然而，當脈衝601由高電位(high)轉低電位(low)時，薄膜電晶體305被關閉，使得畫素電極306呈現浮接(floating)，因此電壓Vp便會經由儲存電容Cst的耦合而開始跟著調變共同電位Vcom的電壓變化來變動。理論上，電壓Vp的變動情況應如虛線602所示。
在電壓Vp如虛線602而變動的情況下，表示即使薄膜電晶體305被關閉之後，調變共同電位Vcom與電壓Vp二者之壓差仍然不會改變。但事實上，電壓Vp的電壓變動量△Vp會小於調變共同電位Vcom的電壓變動量△Vcom
，故實際上電壓Vp最多只會上升到圖6中之603所標示的準位，因而造成畫素的亮度前後不一致，使得平均亮度下降，因此人眼所感受到的亮度下降。
圖7繪示圖5電路於第K＋1畫面時的訊號波形。請依照說明之需要而參照圖5及圖7。當提供脈衝701至閘極線301，進而使薄膜電晶體305導通時，由於此時透過源極線303載入至液晶電容Clc的資料電壓小於調變共同電位Vcom的電壓，因此在薄膜電晶體305導通的期間內，電壓Vp的準位被拉低。然而，當薄膜電晶體305被關閉，使得畫素電極306呈現浮接，因此電壓Vp便會經由儲存電容Cst耦合而開始跟著調變共同電位Vcom的電壓變化來變動。理論上，電壓Vp的變動情況應如虛線702所示，但實際上電壓Vp最多只會下降到圖5中之703所標示的準位，因而亦造成畫素的亮度前後不一致，使得平均亮度下降，因此人眼所感受到的亮度下降。因此，Cst on gate的架構雖然有較高的開口率，但在使用調變共同電位的方式來驅動畫素的情況下，會造成亮度下降的缺點。
圖8繪示畫素的又一種架構圖。圖中之標示801及802分別表示顯示面板中之第N條閘極線及第N－1條閘極線，而803及804皆表示源極線，805表示薄膜電晶體，806表示畫素電極。由於在此架構中，畫素電極806與閘極線801、閘極線802、源極線803及源極線804皆有部份重疊(其目的是增加畫素的開口率)，因而在原本的儲存電容Cst之外又分別產生了寄生電容Cg1、寄生電容Cd1及寄生電容Cd2。圖9為圖8所示架構的等效電路圖。圖9中之標示801~805、Cst、Cg1、Cd1及Cd2皆表示圖8中對應標示所指稱之物件，至於Vcom則表示調變共同電位，Vp表示畫素電極806上之電壓，而Clc則表示畫素電極806與共同電極之間的液晶電容。
依照前述，圖8所示架構在薄膜電晶體關閉後，電壓Vp的電壓變動量△Vp
同樣也不會等於調變共同電位Vcom的電壓變動量△Vcom
。因此，這種架構同樣會造成畫素的亮度前後不一致，使得平均亮度下降，因此人眼所感受到的亮度下降。
圖10繪示畫素的再一種架構圖，此架構同樣為上述特定架構其中之一。圖中之標示1001及1002分別表示顯示面板中之第N條閘極線及第N－1條閘極線，而1003及1004皆表示源極線，1005表示薄膜電晶體，1006表示畫素電極，1007則表示薄膜電晶體陣列基板側的共同電極線。由於在此架構中，畫素電極1006與閘極線1001、閘極線1002、源極線1003及源極線1004皆有部份重疊(其目的是增加畫素的開口率)，因而分別產生了寄生電容Cg1、儲存電容Cst1、寄生電容Cd1及寄生電容Cd2。此外，由於畫素電極1006亦與共同電極線1007有部分重疊，因此產生儲存電容Cst2，如圖11所示。圖11為圖10之畫素電極1006與共同電極線1007的部份重疊示意圖。
圖12為圖10所示架構的等效電路圖。圖12中之標示1001~1007、Cg1、Cst1、Cd1及Cd2皆表示圖10中對應標示所指稱之物件，至於Vcom則表示調變共同電位，Vp表示畫素電極1006上之電壓，而Clc則表示畫素電極1006與共同電極之間的液晶電容。此外，儲存電容Cst2亦繪示於圖12中。依照前述，圖10所示架構在薄膜電晶體關閉後，電壓Vp的電壓變動量△Vp
同樣也不會等於調變共同電位Vcom的電壓變動量△Vcom
。因此，這種架構亦同樣會造成畫素的亮度前後不一致，使得平均亮度下降，因此人眼所感受到的亮度下降。
本發明的目的就是提供一種顯示面板的驅動方法，其可解決畫素於開啟時及關閉後之亮度不一致的問題，進而提升畫面品質。
基於上述及其他目的，本發明提出一種顯示面板的畫素驅動方法。此顯示面板包括第一閘極線耦接至第一開關電晶體之閘極，且第一開關電晶體之源極分別耦接至液晶電容與第一儲存電容。上述液晶電容係由畫素電極和共同電極所構成，而第一儲存電容之一端耦接第二閘極線。此方法包括下列步驟，首先，提供第一調變訊號至共同電極。接著，透過第一閘極線開啟第一開關電晶體。然後，在第一開關電晶體開啟後，提供第二調變訊號至第二閘極線。其中，第二調變訊號使得與第二閘極線耦接之第二開關電晶體操作於電晶體關閉區，且第一調變訊號和第二調變訊號彼此同步。
基於上述及其他目的，本發明提出一種顯示面板的畫素驅動方法，其中顯示面板包括有複數條閘極線。此方法包括下列步驟，首先，透過第N條閘極線開啟其所耦接之一開關電晶體，而此開關電晶體的源極透過一畫素電極及一第一儲存電容耦接至第N－1條閘極線，以及透過此畫素電極及一液晶電容耦接至共同電極，而此共同電極耦接至調變訊號，且上述之N為自然數。接著，在此開關電晶體開啟之後，輪流提供第一預設電壓及第二預設電壓至第N－1條閘極線，以透過儲存電容輪流傳送第一耦合電壓及第二耦合電壓至畫素電極。其中，第一預設電壓及第二預設電壓的電壓大小將使得與第N－1條閘極線耦接之一第二開關電晶體操作於電晶體關閉區，且第一預設電壓與第二預設電壓之轉換時間與調變訊號的電壓調變時間同步。
依照本發明一實施例所述之顯示面板的驅動方法，其中第二調變訊號之電壓變動量大於或等於第一調變訊號之電壓變動量。
依照本發明一實施例所述之顯示面板的畫素驅動方法，其中第二調變訊號至少包含第一預設電壓和第二預設電壓。
依照本發明一實施例所述之顯示面板的驅動方法，其中第一預設電壓與第二預設電壓之壓差大於或等於上述第一調變訊號之電壓變動量。
本發明因在透過一第一閘極線開啟其所耦接的開關電晶體之後，更提供調變訊號至一第二閘極線，以透過第二閘極線與上述開關電晶體所耦接之畫素電極二者之間的儲存電容傳送耦合電壓至上述畫素電極。其中調變訊號使得第二閘極線所耦接之開關電晶體操作在電晶體關閉區，且調變訊號與調變共同電位彼此同步。因此，藉由調整調變訊號所提供之預設電壓的壓差，便可補償電壓Vp之電壓變動量，使電壓Vp的電壓變動量與調變共同電位Vcom的電壓變動量相同，以解決畫素於開啟時及關閉後之亮度不一致的問題，進而提升畫面品質。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
為了說明之方便，以下所敘述之液晶顯示面板，其畫素皆採用先前技術所述架構的其中之一。
假若顯示面板中之畫素採用圖3所示之架構，那麼此面板之其中二個相鄰畫素，可用圖13來表示。圖13為採用圖3所示架構之相鄰二畫素的等效電路圖，此二畫素分別以第N畫素及第N＋1畫素來標示，其中N為自然數。至於圖中之標示1301、1302及1303則分別表示顯示面板中之第N－1條閘極線、第N條閘極線及第N＋1條閘極線，而1304表示源極線，1305及1306皆表示開關電晶體。Cst1表示第N畫素之畫素電極與閘極線1301之間的儲存電容，其一端耦接閘極線1301，而另一端則耦接薄膜電晶體1305的源極。Vp1表示第N畫素之畫素電極上的電壓，Clc1表示第N畫素之畫素電極與共同電極(未繪示)之間的液晶電容。而Cst2表示第N＋1畫素之畫素電極與閘極線1302之間的儲存電容，其一端耦接閘極線1302，而另一端則耦接薄膜電晶體1306的源極。Vp2表示第N＋1畫素之畫素電極上的電壓，Clc2表示第N＋1畫素之畫素電極與共同電極之間的液晶電容。上述之開關電晶體可採用薄膜電晶體來實現，然此實施方式並非用以限定本發明。
本發明之方法改變了閘極線上的訊號，方式如圖14及圖15所示。請先參照圖14，圖14為依照本發明一實施例之第K畫面的訊號波形圖，其中K為自然數，此圖列舉出圖13之閘極線1301、1302及1303上之訊號波形，依序以來V1、V2及V3來表示，這三個訊號波形中之標示1401、1402及1403分別表示為脈衝，用以導通該條閘極線所連接之開關電晶體。而在這些脈衝之後，可看到這三個閘極線訊號皆在電壓Vp1、Vp2之間擺盪，此即為提供至閘極線的調變訊號。而標示Vcom表示為調變共同電位之波形，也就是提供至共同電極之調變訊號所呈現出來的波形。
由圖14可以知道，在閘極線訊號V1的脈衝1401之後，閘極線訊號V1便一直在預設電壓Vgl1及Vgl2之間擺盪。同樣地，在閘極線訊號V2的脈衝1402之後，閘極線訊號V2一直在預設電壓Vgl1及Vgl2之間擺盪，而在閘極線訊號V3的脈衝1403之後，閘極線訊號V3亦一直在預設電壓Vgl1及Vgl2之間擺盪。且預設電壓Vgl1及Vgl2皆小於該條閘極線所連接之開關電晶體的致能電壓，也就是預設電壓Vgl1及Vgl2的電壓大小會使得該條閘極線所耦接之開關電晶體操作在電晶體關閉區(cut－off region，容後述)。此外，預設電壓Vgl1及Vgl2之轉換時間還與調變共同電位Vcom的電壓調變時間同步。
請依照說明之需要而參照圖l3與圖14。當提供脈衝1402至閘極線1302，進而使開關電晶體1305導通時，由於此時透過源極線1304載入至液晶電容Clc1的資料電壓大於調變共同電位Vcom的電壓，因此在開關電晶體1305導通的期間內，電壓Vp1的準位被拉高，使得此畫素依照調變共同電位Vcom與電壓Vp1二者之壓差顯示出所需要的亮度。接著，當脈衝1402由高電位轉低電位時，開關電晶體1305被關閉，使得第N畫素之畫素電極呈現浮接，然而此時，閘極線1301上依然呈現出預設電壓Vgl1及Vgl2的交替變化，以透過儲存電容Cst1來輪流傳送二個耦合電壓至電壓Vp1所指之畫素電極，進而影響電壓Vp1之電壓變動量△Vp1。因此，電壓變動量△Vp1便可由式(1)來表示，△Vp
1＝[Clc
1/(Cst
1＋Clc
1)]△Vcom
＋[Cst
1/(Cst
1＋Clc
1)]△Vgl
………(1)，其中△Vgl
指預設電壓Vgl1及Vgl2二者之電壓壓差。由式(1)可發現，若使△Vgl
＝△Vcom
，則△Vp
1＝△Vcom
。也就是說，只要使△Vgl
等於△Vcom
，那麼即使開關電晶體1305被關閉之後，調變共同電位Vcom與電壓Vp1二者之壓差仍然不會改變，因此可解決此畫素於開關電晶體關閉時，因為調變共同電位Vcom之電壓變化的耦合而造成亮度不一致的問題。
當提供脈衝1403至閘極線1303，進而使開關電晶體1306導通時，由於此時透過源極線1304載入至液晶電容Clc2的資料電壓小於調變共同電位Vcom的電壓，因此在開關電晶體1306導通的期間內，電壓Vp2的準位被拉低，使得此畫素依照調變共同電位Vcom與電壓Vp2二者之壓差顯示出所需要的亮度。接著，當脈衝1403由高電位轉低電位時，開關電晶體1306被關閉，使得第N＋1畫素之畫素電極呈現浮接，然而此時，閘極線1302上依然輪流呈現出預設電壓Vgl1及Vgl2，以透過儲存電容Cst2輪流傳送二個耦合電壓至電壓Vp2所指之畫素電極，進而影響電壓Vp2之電壓變動量△Vp
2。由於儲存電容Cst1及Cst2二者會相等，Clc1及Clc2二者亦會相等，因此電壓變動量△Vp
2亦可由式(1)來表示。
同理，在第K畫面中，閘極線1302及1303經由開關電晶體所耦接的其他畫素，以及其他閘極線經由開關電晶體所耦接的畫素，都可用這樣的方式解決畫素於開啟時及關閉後之亮度不一致的問題。
類似地，在第K＋1畫面時，也同樣需改變閘極線上的訊號，如圖15所示。請參照圖15，圖15為依照本發明一實施例之第K＋1畫面的訊號波形圖，其列舉出圖13之閘極線1301、1302及1303上之訊號波形，依序以來V1、V2及V3來表示，亦列舉出電壓Vp1、電壓Vp2及調變共同電位Vcom之波形。於圖15中，1501、1502及1503分別表示脈衝，用以導通該條閘極線所連接之開關電晶體。
由圖15可以知道，在閘極線訊號V1的脈衝1501之後，閘極線訊號V1便一直在預設電壓Vgl1及Vgl2之間擺盪。同樣地，在閘極線訊號V2的脈衝1502之後，閘極線訊號V2一直在預設電壓Vgl1及Vgl2之間擺盪，而在閘極線訊號V3的脈衝1503之後，閘極線訊號V3亦一直在預設電壓Vgl1及Vgl2之間擺盪，且預設電壓Vgl1及Vgl2之轉換時間還與調變共同電位Vcom的電壓調變時間同步。由於在不同的畫面時，液晶的極性需要反轉，以避免液晶極化，因此在第K＋1畫面時，傳送至同一條源極線所耦接之液晶的資料電壓，其與調變共同電位Vcom二者之間的極性關係，會與第K畫面時不同。然而，基於與圖14所述操作方式相同的道理，可知在第K＋1畫面時採用圖15所述方式，便可解決畫素於開啟時及關閉後之亮度不一致的問題。
假若顯示面板中之畫素採用圖8所示之架構，那麼此面板之其中二個相鄰畫素，可用圖16來表示。圖16為採用圖8所示架構之相鄰二畫素的等效電路圖，此二畫素分別以第N畫素及第N＋1畫素來標示，其中N為自然數。圖中之標示1601、1602及1603分別表示顯示面板中之第N－1條閘極線、第N條閘極線及第N＋1條閘極線，而1604及1605表示源極線，1606及1607皆表示開關電晶體。
此外，圖16中之Cst1表示第N畫素之畫素電極與閘極線1601之間的儲存電容，其一端耦接閘極線1601，而另一端則耦接薄膜電晶體1606的源極。Vp1表示第N畫素之畫素電極上的電壓，Clc1表示第N畫素之畫素電極與共同電極(未繪示)之間的液晶電容，而Cg1表示第N畫素之畫素電極與閘極線1602之間的寄生電容，Cd1表示第N畫素之畫素電極與源極線1604之間的寄生電容，Cd2表示第N畫素之畫素電極與源極線1605之間的寄生電容。Cst2表示第N＋1畫素之畫素電極與閘極線1602之間的儲存電容，其一端耦接閘極線1602，而另一端則耦接薄膜電晶體1607的源極。Vp2表示第N＋1畫素之畫素電極上的電壓，Clc2表示第N＋1畫素之畫素電極與共同電極之間的液晶電容，而Cg2表示第N＋1畫素之畫素電極與閘極線1603之間的寄生電容，Cd3表示第N＋1畫素之畫素電極與源極線1604之間的寄生電容，Cd4表示第N＋1畫素之畫素電極與源極線1605之間的寄生電容。
圖16所示之等效電路一樣可用圖14及圖15所述方式來操作，因此圖16之電壓Vp1的電壓變動量△Vp
1，可以由式(2)來表示，△Vp
1＝[Clc
1/(Cst
1＋Clc
1＋Cb
1)]△Vcom
＋[Cst
1/(Cst
1＋Clc
1＋Cb
1)]△Vgl
………(2)，其中△Vgl
指預設電壓Vg11及Vg12二者之電壓壓差，而Cb
1＝Cg
1＋Cd
1＋Cd
2。因此可知，若要使△Vp
1＝△Vcom
，則△Vgl
＝[(Cst
1＋Cb
1)/Cst
1]△Vcom
。如此一來，便可解決此畫素於開關電晶體關閉時，因為調變共同電位Vcom之電壓變化的耦合而造成亮度不一致的問題。由於寄生電容Cst1及Cst2會相等、Clc1及C1c2會相等、Cd1及Cd3會相等、Cd2及Cd4會相等、Cg1及Cg2會相等，因此電壓Vp2的電壓變動量△Vp2
亦可由式(2)來表示，故同樣能透過調整預設電壓Vgl1及Vgl2二者之壓差，來解決此畫素於開關電晶體關閉時，因為調變共同電位Vcom之電壓變化的耦合而造成亮度不一致的問題。
假若顯示面板中之畫素採用圖10所示之架構，那麼此面板之其中二個相鄰畫素，可用圖17來表示。圖17為採用圖10所示架構之相鄰二畫素的等效電路圖，此二畫素分別以第N畫素及第N＋1畫素來標示，其中N為自然數。圖中之標示1701、1702及1703分別表示顯示面板中之第N－1條閘極線、第N條閘極線及第N＋1條閘極線，而1704及1705表示源極線，1706及1707皆表示開關電晶體，至於1708及1709則分別表示第N畫素及第N＋1畫素的共同電極線。
此外，圖17中之Cst1表示第N畫素之畫素電極與閘極線1701之間的儲存電容，其一端耦接閘極線1701，而另一端則耦接薄膜電晶體1706的源極。Cst2表示第N畫素之畫素電極與共同電極線1708之間的儲存電容，其一端耦接共同電極線1708，而另一端則耦接薄膜電晶體1706的源極。Vp1表示第N畫素之畫素電極上的電壓，Clc1表示第N畫素之畫素電極與共同電極(未繪示)之間的液晶電容，而Cg1表示第N畫素之畫素電極與閘極線1702之間的寄生電容，Cd1表示第N畫素之畫素電極與源極線1704之間的寄生電容，Cd2表示第N畫素之畫素電極與源極線1705之間的寄生電容。Cst3表示第N＋1畫素之畫素電極與閘極線1702之間的儲存電容，其一端耦接閘極線1702，而另一端則耦接薄膜電晶體1707的源極。Cst4表示第N＋1畫素之畫素電極與共同電極線1709之間的儲存電容，其一端耦接共同電極線1709，而另一端則耦接薄膜電晶體1707的源極。Vp2表示第N＋1畫素之畫素電極上的電壓，Clc2表示第N＋1畫素之畫素電極與共同電極之間的液晶電容，而Cg2表示第N＋1畫素之畫素電極與閘極線1703之間的寄生電容，Cd3表示第N＋1畫素之畫素電極與源極線1704之間的寄生電容，Cd4表示第N＋1畫素之畫素電極與源極線1705之間的寄生電容。
圖17所示之等效電路一樣可用圖14及圖15所述方式來操作，假設共同電位線上的電壓與調變共同電位Vcom相同，那麼實際上電壓Vp1的電壓變動量△Vp
1，可以由式(3)來表示，△Vp
1＝[(Clc
1＋Cst
2)/(Cst
2＋Clc
1＋Cb
1＋Cst
1)]△Vcom
＋[Cst
1/(Cst
2＋Clc
1＋Cb
1＋Cst
1)]△Vgl
………(3)，其中△vgl
指預設電壓Vgl1及Vgl2二者之電壓壓差，而Cb
1＝Cg
1＋Cd
1＋Cd
2。因此可知，若要使△Vp
1＝△Vcom
，則△Vgl
＝[(Cst
1＋Cb
1)/Cst
1]△Vcom
。如此一來，便可解決此畫素於開關電晶體關閉時，因為調變共同電位Vcom之電壓變化的耦合而造成亮度不一致的問題。由於電容Cst1及Cst3會相等、Clc1及Clc2會相等、Cd1及Cd3會相等、Cd2及Cd4會相等、Cg1及Cg2會相等、Cst2及Cst4會相等，因此電壓Vp2的電壓變動量△Vp
2亦可由式(3)來表示，故同樣能透過調整預設電壓Vgl1及Vgl2二者之壓差，來解決此畫素於開關電晶體關閉時，因為調變共同電位Vcom之電壓變化的耦合而造成亮度不一致的問題。
在上述實施例中，雖然提供至各閘極線的調變訊號只具有二個預設電壓，然而這是為了搭配調變共同電位Vcom的二個電壓準位來操作所致。因此，若是因應實際需要而設計出具有多個電壓準位之調變共同電位Vcom，那麼提供至各閘極線的調變訊號之預設電壓數目亦須改變。總之，只要使提供至閘極線的調變訊號與調變共同電位Vcom二者彼此同步即可。而若要取得較好的效果，則提供至閘極線之調變訊號的電壓變動量必須大於或等於調變共同電位Vcom的電壓變動量，也就是須大於或等於提供至共同電極之調變訊號的電壓變動量。另外，為了方便實際電路的設計起見，亦可以在閘極線訊號的脈衝(可導通開關電晶體)之前就加上調變訊號。值得一提的是，使用者可利用閘極線之一部分來作為儲存電容的其中一電極，也可在閘極線上設置電極板或導墊板片，以作為儲存電容的其中一電極。
此外，於前述實施例中所提到之電晶體關閉區，可利用薄膜電晶體的特性曲線來舉例說明。圖18為薄膜電晶體的Vg－Id特性曲線圖。請參照圖18，其中Vg與Id分別表示薄膜電晶體的閘極電壓與汲極電流。此Vg－Id特性曲線係以通道寬度為15，且通道長度為5之薄膜電晶體(即W/L＝15/5之薄膜電晶體)，並將此薄膜電晶體的汲極偏壓在16V電壓之下而取得。標示1802表示為薄膜電晶體之操作的反轉點，此反轉點1802右邊的區域為電晶體導通區，而左邊的區域就是電晶體關閉區。在本發明中，提供至閘極線的調變訊號必須使得薄膜電晶體操作在反轉點1802左邊的電晶體關閉區。
透過上述各實施例的教示，可以歸納出一個普遍的原則，如圖19所示。圖19為依照本發明一實施例之顯示面板之驅動方法的流程圖。請參照圖19，首先，提供第一調變訊號至共同電極。接著，透過第一閘極線開啟第一開關電晶體。然後，在第一開關電晶體開啟後，提供第二調變訊號至第二閘極線。其中，第二調變訊號使得與第二閘極線耦接之第二開關電晶體操作於電晶體關閉區，且第一調變訊號和第二調變訊號彼此同步。
綜上所述，本發明因在透過一第一閘極線開啟其所耦接的開關電晶體之後，更提供調變訊號至一第二閘極線，以透過第二閘極線與上述開關電晶體所耦接之畫素電極二者之間的儲存電容傳送耦合電壓至上述畫素電極。其中調變訊號使得第二閘極線所耦接之開關電晶體操作在電晶體關閉區，且調變訊號與調變共同電位彼此同步。因此，藉由調整調變訊號所提供之預設電壓的壓差，便可補償電壓Vp之電壓變動量，使電壓Vp的電壓變動量與調變共同電位Vcom的電壓變動量相同，以解決畫素於開啟時及關閉後之亮度不一致的問題，進而提升畫面品質。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101、102、301、302、801、802、1001、1002、1301、1302、1303、1601、1602、1603、1701、1702、1703‧‧‧閘極線
103、104、303、304、803、804、1003、1004、1304、1604、1605、1704、1705‧‧‧源極線
105、305、805、1005、1305、1306、1606、1607、1706、1707‧‧‧薄膜電晶體
106、306、806、1006‧‧‧畫素電極
107、1007、1708、1709‧‧‧共同電極線
601、701、1401、1402、1403、1501、1502、1503‧‧‧脈衝
602、702‧‧‧虛線標示
603、703‧‧‧準位標示
Cd1、Cd2、Cd3、Cd4、Cg1、Cg2、Clc、Clc1、Clc2、Cst、Cst1、Cst2、Cst3、Cst4‧‧‧電容
Vcom‧‧‧調變共同電位
Vgl1、Vgl2‧‧‧預設電壓
Vp、Vp1、Vp2‧‧‧電壓
V1、V2、V3‧‧‧閘極線訊號
△Vgl
‧‧‧預設電壓之壓差
△Vp
‧‧‧電壓Vp的電壓變動量
△Vcom
‧‧‧調變共同電位的電壓變化量
1802‧‧‧反轉點
1901、1902、1903‧‧‧步驟
圖1繪示畫素的其中一種架構圖。
圖2為圖1之畫素電極106與共同電極線107的部份重疊示意圖。
圖3繪示畫素的另一種架構圖。
圖4為圖3之畫素電極306與閘極線302的部份重疊示意圖。
圖5為圖3所示架構的等效電路圖。
圖6繪示圖5電路於第K畫面時的訊號波形。
圖7繪示圖5電路於第K＋1畫面時的訊號波形。
圖8繪示畫素的又一種架構圖。
圖9為圖8所示架構的等效電路圖。
圖10繪示畫素的再一種架構圖。
圖11為圖10之畫素電極1006與共同電極線1007的部份重疊示意圖。
圖12為圖10所示架構的等效電路圖。
圖13為採用圖3所示架構之相鄰二畫素的等效電路圖。
圖14為依照本發明一實施例之第K畫面的訊號波形圖。
圖15為依照本發明一實施例之第K＋1畫面的訊號波形圖。
圖16為採用圖8所示架構之相鄰二畫素的等效電路圖。
圖17為採用圖10所示架構之相鄰二畫素的等效電路圖。
圖18為薄膜電晶體的Vg-Id特性曲線圖。
圖19為依照本發明一實施例之顯示面板之驅動方法的流程圖。
1901、1902、1903．．．步驟
Claims (18)
- 一種顯示面板的畫素驅動方法，該顯示面板包括一第一閘極線耦接至一第一開關電晶體之閘極，該第一開關電晶體之源極分別耦接至一液晶電容與一第一儲存電容，該液晶電容係由一畫素電極和一共同電極所構成，且該第一儲存電容之一端耦接一第二閘極線，該方法包含：提供一第一調變訊號至該共同電極；透過該第一閘極線開啟該第一開關電晶體；在該第一開關電晶體開啟後，提供一第二調變訊號至該第二閘極線，其中該第二調變訊號使得與該第二閘極線耦接之一第二開關電晶體操作於一電晶體關閉區，且該第一調變訊號和該第二調變訊號彼此同步，該第二調變訊號至少包含一第一預設電壓和一第二預設電壓；以及傳送一資料電壓至該畫素電極，當該資料電壓大於該共同電極之電壓時，先提供該第一預設電壓至該第二閘極線，當該資料電壓小於該共同電極之電壓時，先提供該第二預設電壓至該第二閘極線，其中該第一預設電壓小於該第二預設電壓，其中對應該第一開關電晶體的畫素電極電壓的電壓變動量實質上持續維持與該共同電極上的電壓變動量相等，對應該第二開關電晶體的畫素電極電壓的電壓變動量實質上持續維持與該共同電極上的電壓變動量相等。
- 如申請專利範圍第1項所述之方法，其中該第二調變訊號輪流提供該第一預設電壓和該第二預設電壓。
- 如申請專利範圍第1項所述之方法，其中該第一儲存電容之一電極係由該第二閘極線之一部分所構成。
- 如申請專利範圍第1項所述之方法，更包含於該第一開關電晶體開啟後，透過該第一閘極線關閉該第一開關電晶體，接著提供一第三調變訊號至該第一閘極線。
- 如申請專利範圍第4項所述之方法，其中該第三調變訊號包含該第一預設電壓與該第二預設電壓，且該提供該第三調變訊號至該第一閘極線之步驟係先提供該第二預設電壓至該第一閘極線。
- 如申請專利範圍第4項所述之方法，更包含於該第一開關電晶體關閉後，透過一第三閘極線開啟其所耦接之一第二開關電晶體，且在透過該第三閘極線關閉該第二開關電晶體後，提供一第四調變訊號至該第三閘極線。
- 如申請專利範圍第6項所述之方法，其中該第四調變訊號包含該第一預設電壓與該第二預設電壓，且該提供該第四調變訊號至該第三閘極線之步驟係先提供該第一預設電壓至該第三閘極線。
- 如申請專利範圍第4項所述之方法，更包含於透過該第一閘極線開啟該第一開關電晶體之前，透過該第二閘極線開啟其所耦接之一第三開關電晶體。
- 如申請專利範圍第1項所述之方法，其中該第二調變訊號之電壓變動量大於或等於該第一調變訊號之電壓變動量。
- 如申請專利範圍第1項所述之方法，更包含於該第一開關電晶體開啟後，透過該第一閘極線關閉該第一開關電晶體，接著提供一第三調變訊號至該第一閘極線。
- 如申請專利範圍第10項所述之方法，其中該第三調變訊號包含該第一預設電壓與該第二預設電壓，且該提供該第三調變訊號至該第一閘極線之步驟係先提供該第一預設電壓至該第一閘極線。
- 如申請專利範圍第1項所述之方法，更包含於該第一開關電晶體關閉後，透過一第三閘極線開啟其所耦接之一第二開關電晶體，且在透過該第三閘極線關閉該第二開關電晶體後，提供一第四調變訊號至該三閘極線。
- 如申請專利範圍第12項所述之方法，其中該第四調變訊號包含該第一預設電壓與該第二預設電壓，且該提供該第四調變訊號至該第三閘極線之步驟係先提供該第二預設電壓至該第三閘極線。
- 如申請專利範圍第1項所述之方法，其中該第一開關電晶體之源極更透過一第二儲存電容耦接至一共同電極線。
- 如申請專利範圍第1項所述之方法，其中該第一預設電壓與該第二預設電壓之壓差大於或等於該第一調變訊號之電壓變動量。
- 一種顯示面板的畫素驅動方法，其中該顯示面板包括有複數條閘極線，該方法包括下列步驟： 透過第N條閘極線開啟其所耦接之一第一開關電晶體，其中該第一開關電晶體的源極透過一畫素電極及一第一儲存電容耦接至第N-1條閘極線，以及透過該畫素電極及一液晶電容耦接至一共同電極，該共同電極耦接至一調變訊號，且N為自然數，其中於透過該第N條閘極線開啟該第一開關電晶體時，傳送一資料訊號至該畫素電極，且當該資料電壓大於該共同電極之電壓時，先提供該第一預設電壓至該第N-1閘極線，當該資料電壓小於該共同電極之電壓時，先提供該第二預設電壓至該第N-1閘極線，其中該第一預設電壓小於該第二預設電壓；以及在該第一開關電晶體開啟之後，輪流提供一第一預設電壓及一第二預設電壓至該第N-1條閘極線，以透過該儲存電容輪流傳送一第一耦合電壓及一第二耦合電壓至該畫素電極，其中該第一預設電壓及該第二預設電壓的電壓大小將使得與該第N-1條閘極線耦接之一第二開關電晶體操作於一電晶體關閉區，且該第一預設電壓與該第二預設電壓之轉換時間與該調變訊號的電壓調變時間同步，其中對應該第一開關電晶體的畫素電極電壓的電壓變動量實質上持續維持與該共同電極上的電壓變動量相等，對應該第二開關電晶體的畫素電極電壓的電壓變動量實質上持續維持與該共同電極上的電壓變動量相等。
- 如申請專利範圍第16項所述之方法，其中該第一預設電壓與該第二預設電壓之壓差大於或等於該調變訊號之電壓變動量。
- 如申請專利範圍第16項所述之方法，其中該第一預設電壓與該第二預設電壓之壓差大於或等於該調變訊號之電壓變動量。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096138841A TWI441144B (zh) | 2007-10-17 | 2007-10-17 | 顯示面板的畫素驅動方法 |
| US12/145,511 US8581814B2 (en) | 2007-10-17 | 2008-06-25 | Method for driving pixels of a display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096138841A TWI441144B (zh) | 2007-10-17 | 2007-10-17 | 顯示面板的畫素驅動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200919421A TW200919421A (en) | 2009-05-01 |
| TWI441144B true TWI441144B (zh) | 2014-06-11 |
Family
ID=40563041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096138841A TWI441144B (zh) | 2007-10-17 | 2007-10-17 | 顯示面板的畫素驅動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8581814B2 (zh) |
| TW (1) | TWI441144B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101117738B1 (ko) * | 2010-03-10 | 2012-02-27 | 삼성모바일디스플레이주식회사 | 표시 장치 |
| KR101753774B1 (ko) * | 2010-10-22 | 2017-07-20 | 삼성디스플레이 주식회사 | Ａｌｓ 드라이버 회로 및 이를 포함하는 액정표시장치 |
| US8982113B2 (en) * | 2011-09-05 | 2015-03-17 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | LCD panel and method for controlling voltage thereof |
| JP5731350B2 (ja) * | 2011-10-11 | 2015-06-10 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN104867473B (zh) * | 2015-06-16 | 2018-03-20 | 深圳市华星光电技术有限公司 | 驱动方法、驱动装置及显示装置 |
| TWI582747B (zh) * | 2015-07-31 | 2017-05-11 | 友達光電股份有限公司 | 液晶畫素單元 |
| TWI595288B (zh) * | 2016-12-05 | 2017-08-11 | 友達光電股份有限公司 | 顯示器及其控制方法 |
| CN106502011A (zh) * | 2016-12-30 | 2017-03-15 | 深圳市华星光电技术有限公司 | 画素结构及工作方法、阵列基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234402B1 (ko) * | 1996-01-19 | 1999-12-15 | 윤종용 | 액정 표시 장치의 구동 방법 및 장치 |
| KR100188112B1 (ko) * | 1996-03-15 | 1999-06-01 | 김광호 | 박막 트랜지스터 액정 표시 장치 |
| KR101002324B1 (ko) * | 2003-12-22 | 2010-12-17 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| TWI295051B (en) | 2005-07-22 | 2008-03-21 | Sunplus Technology Co Ltd | Source driver circuit and driving method for liquid crystal display device |
-
2007
- 2007-10-17 TW TW096138841A patent/TWI441144B/zh active
-
2008
- 2008-06-25 US US12/145,511 patent/US8581814B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20090102820A1 (en) | 2009-04-23 |
| TW200919421A (en) | 2009-05-01 |
| US8581814B2 (en) | 2013-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI441144B (zh) | 顯示面板的畫素驅動方法 | |
| CN101512628B (zh) | 有源矩阵基板及具备该有源矩阵基板的显示装置 | |
| US8248336B2 (en) | Liquid crystal display device and operating method thereof | |
| US6456267B1 (en) | Liquid crystal display | |
| US8928568B2 (en) | Sub-pixel voltage control using coupling capacitors | |
| JP5025047B2 (ja) | スイング共通電極を利用した液晶表示装置及びその駆動方法 | |
| KR100783238B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP4873760B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP5308534B2 (ja) | 画素回路及び表示装置 | |
| US20040263743A1 (en) | Liquid crystal display device and method for driving the same | |
| JP5346381B2 (ja) | 画素回路及び表示装置 | |
| WO2011052272A1 (ja) | 画素回路及び表示装置 | |
| JP5346380B2 (ja) | 画素回路及び表示装置 | |
| JP5351973B2 (ja) | 画素回路及び表示装置 | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| WO2013143195A1 (zh) | 馈通电压补偿电路、液晶显示装置和馈通电压补偿方法 | |
| KR100440360B1 (ko) | 액정표시장치및그구동방법 | |
| TW200643864A (en) | Display panel, display device having the same and method of driving the same | |
| TW200423006A (en) | Black image insertion method and apparatus for display | |
| US6850289B2 (en) | Array substrate for liquid crystal display device | |
| US8217873B2 (en) | Liquid crystal display device for improving color washout effect | |
| US20040032630A1 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
| WO2012056804A1 (ja) | 表示装置 | |
| US20130162508A1 (en) | Driving Circuit of a Liquid Crystal Panel and an LCD | |
| US8629825B2 (en) | Liquid crystal display device and method of driving the same |