TWI439854B - 開機錯誤處理方法 - Google Patents

開機錯誤處理方法 Download PDF

Info

Publication number
TWI439854B
TWI439854B TW100143447A TW100143447A TWI439854B TW I439854 B TWI439854 B TW I439854B TW 100143447 A TW100143447 A TW 100143447A TW 100143447 A TW100143447 A TW 100143447A TW I439854 B TWI439854 B TW I439854B
Authority
TW
Taiwan
Prior art keywords
boot
power
voltage
computer
debug
Prior art date
Application number
TW100143447A
Other languages
English (en)
Other versions
TW201321965A (zh
Inventor
Chia Hsiang Chen
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to TW100143447A priority Critical patent/TWI439854B/zh
Priority to US13/351,996 priority patent/US8726088B2/en
Publication of TW201321965A publication Critical patent/TW201321965A/zh
Application granted granted Critical
Publication of TWI439854B publication Critical patent/TWI439854B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321—Display for diagnostics, e.g. diagnostic result display, self-test user interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Description

開機錯誤處理方法
本發明係關於一種開機錯誤處理方法，特別是一種具有多個電壓調節模組(voltage regulator down，VRD)的計算機的開機錯誤處理方法。
隨著資訊技術的發展，以處理器為基礎之電子裝置，如各式各樣的計算機(Computer)已經普遍地被企業與個人所運用。計算機開機時，計算機的多個電壓調節模組(voltage regulator down，VRD)會依照開機序列(power sequence，又稱為boot device sequence)將電源供應器的電源調節成中央處理器或是硬碟等硬體所需的電壓，再提供給這些硬體。但在開機程序中，VRD可能會輸出不適當的電壓給硬體，而造成開機失敗甚至是硬體燒毀的問題。
為了避免這種問題，一般會在開機的過程中持續監控執行開機序列時的電壓，若偵測到錯誤就直接重新開機或是關機。但是對於開發或維護計算機的使用者而言，頂多能夠知道因為有發生錯誤而重開機或關機過，並無法了解發生錯誤當下的情形。如此一來，使用者不但無法得知是哪個VRD或是其他硬體引發錯誤，更無法針對錯誤狀態進行測量與分析。換言之，當開機時發生電壓錯誤時，傳統的對應方式難以進行監控、除錯或是進一步的測試。
為了解決上述問題，本發明提供一種開機錯誤處理方法，其適用於具有多個電壓調節模組(voltage regulator down，VRD)的一計算機(computer)。開機錯誤處理方法包括：讀取一開機序列(power sequence，又稱為boot device sequence)，其中開機序列包括多個電力開啟階段(power on stage)，每一個電力開啟階段對應一開機電壓以及VRD之一；依據開機序列，依序執行電力開啟階段，並判斷每一個電力開啟階段對應的VRD的一輸出電壓是否等於對應的開機電壓；以及當任一個VRD的輸出電壓不等於對應的開機電壓時，執行一除錯程序。
其中「依據開機序列，依序執行電力開啟階段，並判斷每一個電力開啟階段對應的VRD的輸出電壓是否等於對應的開機電壓」的步驟可包括：執行第一個電力開啟階段，並判斷第一個電力開啟階段所對應的輸出電壓是否等於對應的開機電壓；依序接收多個續行訊號；以及每當接收一個續行訊號時，依據開機序列執行下一個電力開啟階段，並判斷執行的電力開啟階段所對應的輸出電壓是否等於對應的開機電壓。
根據一實施範例，除錯程序可讀取一處理模式參數；且當處理模式參數為一第一參數值時，執行下列步驟：將計算機維持在輸出電壓不等於開機電壓的一除錯狀態；以及輸出一第一燈號驅動信號。當處理模式參數為一第二參數值時，除錯程序另可將計算機維持在成功執行的前一個電力開啟階段作為除錯狀態；以及輸出一第二燈號驅動信號。此外，當處理模式參數為一第三參數值時，除錯程序亦可輸出一第三燈號驅動信號；以及重新啟動計算機。
從上所述，開機錯誤處理方法可以偵測每一個電力啟動階段是否發生開機錯誤，並在發生錯誤時將計算機維持在除錯狀態以供使用者進行相關硬體模組的測量與分析。此外，開機錯誤處理方法並提供防燒毀機制，以避免硬體模組受到錯誤的輸出電壓影響而燒毀。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。
本發明提供一種開機錯誤處理方法，其適用於具有多個電壓調節模組(voltage regulator down，VRD)的一計算機(computer)。
請參照「第1圖」，其係為一實施範例之計算機之方塊示意圖。
計算機可包括一電源供應器(power supplier)10、多個VRD 11A、11B和11C(以下統稱為VRD 11)、一開機序列控制器(power sequence controller)12、一電力開啟介面13、一複雜可程式邏輯裝置(Complex Programmable Logic Device，CPLD)14以及其他的多個硬體模組15。計算機例如可以是桌上型電腦、筆記型電腦、平板電腦或手持式電腦，但並不以此為限。而電力開啟介面13可以是一個電力開啟按鈕，計算機的一使用者可透過電力開啟介面13發出一觸發指令給開機序列控制器12，以開始啟動計算機。開機序列控制器12亦可是需求與CPLD 14整合為一個裝置。
每個VRD 11與電源供應器10、開機序列控制器12以及至少一個硬體模組15連接，以依據開機序列控制器12的指令將電源供應器10所提供的電壓轉換為相連之硬體模組15所需的一開機電壓。每個VRD 11對應一個開機電壓，而開機電壓例如可以是6.5伏特(volt，V)、5V、3.3V、1.5V或是1.1V。
而開機錯誤處理方法可實作於CPLD 14。因此CPLD 14可以與開機序列控制器12以及每個VRD 11相連，以偵測是否有開機錯誤的情況發生，並即時進行處理。且CPLD 14可以配置在計算機的一主機板(baseboard，未繪示)或是配置在獨立於主機板的一測試板上。
請參照「第2圖」，其係為一實施範例之開機錯誤處理方法之流程圖。
首先開機序列控制器12讀取一開機序列(步驟S100)，其中開機序列包括多個電力開啟階段，且每一個電力開啟階段對應一個開機電壓以及VRD 11之一。換言之，每個電力開啟階段、VRD 11與開機電壓可以是一對一對應的。例如第一、第二以及第三個電力開啟階段可分別對應輸出6.5V、3.3V以及1.1V之開機電壓，以及用以輸出6.5V、3.3V以及1.1V之輸出電壓的VRD 11。
接下來依據開機序列，開機序列控制器12依序執行各個電力開啟階段，並判斷每一個電力開啟階段對應的VRD 11的輸出電壓是否等於對應的開機電壓(步驟S200)。且開機序列控制器12判斷是否任一VRD 11的輸出電壓不等於對應的開機電壓(步驟S300)，若有任一VRD 11的輸出電壓不等於對應的開機電壓的情形，則視為發生開機錯誤。
請配合參照「第3圖」，其係為一實施範例之步驟S200之流程圖。於此實施範例之中，開機錯誤處理方法可提供一人機介面(human-machine interface)16給使用者，以供使用者逐一確認每個電力開啟階段是否發生開機錯誤。人機介面16可以是配置於主機板或單獨之測試板的一按鈕，每當按鈕被按押時，人機介面16就發出一續行訊號給開機序列控制器12或是CPLD 14。
開機序列控制器12先執行第一個電力開啟階段，並判斷第一個電力開啟階段所對應的輸出電壓是否等於對應的開機電壓(步驟S210)。接著開機序列控制器12依序接收多個續行訊號(步驟S220)；每當接收一個續行訊號時，依據開機序列下一個電力開啟階段，並判斷執行的電力開啟階段所對應的輸出電壓是否等於對應的開機電壓(步驟S230)。
換句話說，使用者可以在確認第一電力開啟階段開機正常後操控人機介面16，當開機序列控制器12或是CPLD 14接收到續行訊號之後，才會進行下一個電力開啟階段。且開機錯誤處理方法會監控每個電力開啟階段是否有開機錯誤。
然而亦可在開機序列控制器12或是CPLD 14之中預先設置多個中斷點，每個中斷點之間可包括一個或多個電力開啟階段。而每次接收續行訊號時，開機序列控制器12可連續執行一個或多個電力開啟階段直到遇到下一個中斷點。
根據一實施範例，開機錯誤處理方法可以利用VRD 11發出的一電源良好(power good)訊號判斷是否有發生開機錯誤。當VRD 11將電源供應器10所提供的電壓調節成所需之開機電壓時，VRD 11會輸出電源良好訊號給開機序列控制器12。而CPLD 14可直接從VRD 11監聽電源良好訊號，或是由開機序列控制器12間接得到。
則於步驟S210時執行第一個電力開啟階段；且當在第一個電力開啟階段接收電源良好訊號時，可判定第一個電力開啟階段所對應的輸出電壓等於對應的開機電壓。也就是說，若有接收到電源良好訊號，則判定開機正常。而當在第一個電力開啟階段的一判斷時間內未接收到電源良好訊號時，可偵測第一個電力開啟階段所對應的輸出電壓，並判斷偵測的輸出電壓是否等於對應的開機電壓。此外，若是沒有接收到電源良好訊號，但是偵測到的輸出電壓等於對應的開機電壓，可等待一段時間並繼續執行下一電力開啟階段，而不視為發生開機錯誤。
類似地，於步驟S230時依據開機序列執行下一個電力開啟階段。當在執行的電力開啟階段接收電源良好訊號時，判定執行的電力開啟階段所對應的輸出電壓等於對應的開機電壓。反之，當在執行的電力開啟階段的判斷時間內未接收到電源良好訊號時，偵測執行的電力開啟階段所對應的輸出電壓，並判斷偵測的輸出電壓是否等於對應的開機電壓。
當開機序列控制器12判斷任一個VRD 11的輸出電壓不等於對應的開機電壓時，執行一除錯程序(步驟S400)。反之，當所有的VRD 11的輸出電壓都等於對應的開機電壓時，執行一加電後開機程序(步驟S500)。更詳細地說，每執行一個電力開啟階段之後，開機序列控制器12可判斷此電力開啟階段是不是開機序列中的最後一個電力開啟階段。如果到最後一個電力開啟階段都沒有發生開機錯誤，便可執行加電後開機程序以將控制權交給計算機的一基本輸出入系統(Basic Input/Output System，BIOS)，並由BIOS完成整個開機的動作。
根據一實施方式，除錯程序可依據一處理模式參數來以不同的方式處理開機錯誤。請參照「第4圖」，其係為一實施範例之除錯程序之流程圖。
除錯程序可讀取處理模式參數(步驟S610)並判斷處理模式參數(步驟S620)。處理模式參數可以透過一指撥開關(switch)、一跳線器(jumper)或是一基板管理控制器(baseboard management controller，BMC)被接收，而不同的處理模式參數的值代表不同的處理方式。於本實施範例中處理模式參數可能是一第一參數值、一第二參數值或是一第三參數值。
當處理模式參數為第一參數值時，除錯程序可將計算機維持在輸出電壓不等於開機電壓的一除錯狀態(步驟S631)。除錯程式並可輸出一第一燈號驅動信號(步驟S632)，以使計算機的至少一發光單元(例如發光二極體，Light-Emitting Diode，LED)閃燈。則使用者可藉由第一燈號驅動信號所產生的閃燈方式得知在目前的電力啟動階段發生開機錯誤，且計算機正維持在此錯誤的狀態之下。如此一來，使用者便可在除錯狀態下對可能影響的電源供應器10、VRD 11或是其他硬體模組15進行測量與分析。
然而CPLD 14亦可另外執行一測量分析程序，或是通知BMC進行測量分析，以依照預先設定的項目測量所需的參數再進行分析。且CPLD 14可與欲進行測量或分析的硬體模組15連接。例如測量分析程序可被設定為一但發生開機錯誤，就紀錄發生錯誤之VRD 11的輸出電壓以及發生錯誤的時間。又例如測量分析程序亦可在發生開機錯誤時自動偵測計算機的一中央處理器(Central Processing Unit，CPU)的溫度。
類似地，當處理模式參數為第二參數值時，除錯程序可將計算機維持在成功執行的前一個電力開啟階段作為除錯狀態，以避免目前的開機錯誤對計算機造成損害(步驟S641)。除錯程序並可輸出第二燈號驅動信號(步驟S641)，以通知使用者發生開機錯誤。
而當處理模式參數為第三參數值時，除錯程序可先在一段時間內持續輸出第三燈號驅動信號通知使用者後(步驟S651)，再重新啟動計算機(步驟S652)。此外，步驟S610亦可在步驟S200之前執行，以盡早得知需進行的處理方式。
開機錯誤處理方式並可具有一防燒毀機制，以避免維持在除錯狀態的硬體模組15因不適當的電壓而被燒毀。
請參照「第5圖」，其係為另一實施範例之除錯程序之流程圖。當處理模式參數為第一參數值時，除錯程序可判斷與開機電壓對應的硬體模組15是否為一核心硬體(步驟S633)。其中核心硬體係指中央處理器或主記憶體等計算機中較關鍵的硬體模組15。通常核心硬體所需的開機電壓較低，而容易被燒毀。例如中央處理器所需的開機電壓一般為1.1V到1.5V。當判定與開機電壓對應的至少一硬體模組15為核心硬體時，除錯程序可執行一例外程序。除錯程序中的例外程序可先輸出一第四燈號驅動信號(步驟S634)，再重新啟動該計算機(步驟S652)。
類似地，當處理模式參數為第二參數值時，除錯程序也可判斷與開機電壓對應的硬體模組15是否為核心硬體(步驟S643)。且當與開機電壓對應的至少一硬體模組15為核心硬體時，可輸出第四燈號驅動信號(步驟S644)，再重新啟動該計算機(步驟S652)。
請參照「第6圖」，其係為又一實施範例之除錯程序之流程圖。
當計算機被維持在停止的除錯狀態時，除錯程序可以一計時器計算已維持在除錯狀態的時間。除錯程序並可判斷維持除錯狀態的時間是否超過一停止門檻值(步驟S635或S645)。若超過，則重新啟動計算機以避免有硬體模組15燒毀。若維持的時間還未超過停止門檻值，則可繼續維持在除錯狀態。
上述步驟S633、S634、S635、S643、S644、S645以及S652即為所述之之防燒毀機制，能避免硬體模組15受到錯誤的輸出電壓影響而損壞。
從上所述，開機錯誤處理方法可以在每一個電力啟動階段偵測是否發生VRD輸出不適當的電壓，並在發生錯誤時將計算機維持在除錯狀態以供使用者進行相關硬體模組的測量與分析。為了提供避免硬體模組受到錯誤的輸出電壓影響而燒毀，開機錯誤處理方法並提供防燒毀機制。此外，開機錯誤處理方法並可透過人機介面接收續行訊號，以供使用者逐步對每一個電力啟動階段進行測試。因此對使用者而言，不但可藉由不同的燈號得知計算機的整體狀況，亦可在發生錯誤時即時紀錄當下的錯誤情形，再進行除錯或是進一步的測試。
以上較佳具體實施範例之詳述，是希望藉此更加清楚描述本發明之特徵與精神，並非以上述揭露的較佳具體實施範例對本發明之範疇加以限制。相反地，其目的是希望將各種改變及具相等性的安排涵蓋於本發明所欲申請之專利範圍的範疇內。
10．．．電源供應器
11A、11B、11C．．．電壓調節模組
12．．．開機序列控制器
13．．．電力開啟介面
14．．．複雜可程式邏輯裝置
15．．．硬體模組
16．．．人機介面
第1圖係為一實施範例之計算機之方塊示意圖。
第2圖係為一實施範例之開機錯誤處理方法之流程圖。
第3圖係為一實施範例之步驟S200之流程圖。
第4圖係為一實施範例之除錯程序之流程圖。
第5圖係為另一實施範例之除錯程序之流程圖。
第6圖係為又一實施範例之除錯程序之流程圖。

Claims (6)

  1. 一種開機錯誤處理方法，適用於具有多個電壓調節模組(voltage regulator down，VRD)的一計算機，包括：讀取一開機序列，其中該開機序列包括多個電力開啟階段，每一該電力開啟階段對應一開機電壓以及該些VRD之一；依據該開機序列，依序執行該些電力開啟階段，並判斷每一該電力開啟階段對應的該VRD的一輸出電壓是否等於對應的該開機電壓；以及當任一該VRD的該輸出電壓不等於對應的開機電壓時，執行一除錯程序，其中該除錯程序包括：讀取一處理模式參數；當該處理模式參數為一第一參數值時，執行下列步驟：將該計算機維持在該輸出電壓不等於該開機電壓的一除錯狀態；以及輸出一第一燈號驅動信號；以及當該處理模式參數為一第二參數值時，執行下列步驟：將該計算機維持在成功執行的前一個該電力開啟階段作為該除錯狀態；以及輸出一第二燈號驅動信號。
  2. 如請求項第1項所述之開機錯誤處理方法，其中當該處理模式參數為該第一參數值時，另執行下列步驟：當維持該除錯狀態的時間超過一停止門檻值時，重新啟動該計算機。
  3. 如請求項第1項所述之開機錯誤處理方法，其中當該處理模式參數為該第二參數值時，另執行下列步驟：當維持該除錯狀態的時間超過一停止門檻值時，重新啟動該計算機。
  4. 如請求項第1項所述之開機錯誤處理方法，其中該除錯程序另包括：當該處理模式參數為一第三參數值時，執行以下步驟：輸出一第三燈號驅動信號；以及重新啟動該計算機。
  5. 如請求項第1項所述之開機錯誤處理方法，其中該計算機包括多個硬體模組，每一該硬體模組對應該些開機電壓之一，且當該處理模式參數為該第二參數值時，另執行下列步驟：當與該開機電壓對應的至少一該硬體模組為一核心硬體時，執行一例外程序，其中該例外程序包括：輸出一第四燈號驅動信號；以及重新啟動該計算機。
  6. 如請求項第1項所述之開機錯誤處理方法，其中該計算機包括多個硬體模組，每一該硬體模組對應該些開機電壓之一， 且當該處理模式參數為該第一參數值時，另執行下列步驟：當與該開機電壓對應的至少一該硬體模組為一核心硬體時，執行一例外程序，其中該例外程序包括：輸出一第四燈號驅動信號；以及重新啟動該計算機。
TW100143447A 2011-11-25 2011-11-25 開機錯誤處理方法 TWI439854B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100143447A TWI439854B (zh) 2011-11-25 2011-11-25 開機錯誤處理方法
US13/351,996 US8726088B2 (en) 2011-11-25 2012-01-17 Method for processing booting errors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100143447A TWI439854B (zh) 2011-11-25 2011-11-25 開機錯誤處理方法

Publications (2)

Publication Number Publication Date
TW201321965A TW201321965A (zh) 2013-06-01
TWI439854B true TWI439854B (zh) 2014-06-01

Family

ID=48467908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143447A TWI439854B (zh) 2011-11-25 2011-11-25 開機錯誤處理方法

Country Status (2)

Country Link
US (1) US8726088B2 (zh)
TW (1) TWI439854B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526819B (zh) 2013-09-06 2016-03-21 新唐科技股份有限公司 電腦偵錯模組和方法
US9817673B2 (en) * 2015-03-03 2017-11-14 Intel Corporation Technologies for fast low-power startup of a computing device
US9800230B1 (en) 2016-06-29 2017-10-24 Qualcomm Incorporated Latch-based power-on checker
US10599521B2 (en) 2017-04-13 2020-03-24 Dell Products, L.P. System and method for information handling system boot status and error data capture and analysis
CN108919935A (zh) * 2018-07-12 2018-11-30 浪潮电子信息产业股份有限公司 一种针对于服务器主板上的电源的监测方法、装置及设备
CN109949899B (zh) * 2019-02-28 2021-05-28 未艾医疗技术(深圳)有限公司 图像三维测量方法、电子设备、存储介质及程序产品
CN116257390A (zh) * 2021-12-01 2023-06-13 富联精密电子(天津)有限公司 服务器开机顺序调试系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944779B2 (en) * 1999-07-14 2005-09-13 Visteon Global Technologies, Inc. Power management fault strategy for automotive multimedia system
US6367022B1 (en) * 1999-07-14 2002-04-02 Visteon Global Technologies, Inc. Power management fault strategy for automotive multimedia system
TW512275B (en) 2001-02-23 2002-12-01 Giga Byte Tech Co Ltd Display method for error detection of electronic components
US7331062B2 (en) * 2002-08-30 2008-02-12 Symantec Corporation Method, computer software, and system for providing end to end security protection of an online transaction
US7290128B2 (en) * 2005-04-04 2007-10-30 Dell Products L.P. Fault resilient boot method for multi-rail processors in a computer system by disabling processor with the failed voltage regulator to control rebooting of the processors
TW200731061A (en) 2006-02-10 2007-08-16 Mitac Int Corp Power management system and method thereof
TW201109913A (en) 2009-09-02 2011-03-16 Inventec Corp Main system board error-detecting system and its pluggable error-detecting board

Also Published As

Publication number Publication date
US8726088B2 (en) 2014-05-13
TW201321965A (zh) 2013-06-01
US20130138939A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
TWI439854B (zh) 開機錯誤處理方法
TWI588649B (zh) 硬體修復方法、硬體修復系統以及計算機可讀取儲存裝置
TWI653528B (zh) 電腦系統及檢測方法
TW201327136A (zh) 伺服器測試系統及伺服器穩定性測試方法
TW201512831A (zh) 電腦開機啟動偵測系統及方法
TWI668567B (zh) 伺服器及自動檢修基板管理控制器的方法
TWI759719B (zh) 快閃記憶體控制器及用於快閃記憶體控制器的方法
TW201321949A (zh) 電源開機控制方法及其系統
US8250409B2 (en) Boot test apparatus and method of computer system
JP4886558B2 (ja) 情報処理装置
TWI582699B (zh) 通知開機階段的方法及伺服器系統
TWI779682B (zh) 電腦系統、電腦伺服器及其啟動方法
US8972709B2 (en) Booting method for low temperature environment and electronic apparatus therefor
TW201527965A (zh) Bios調試偵測系統及方法
CN103136064B (zh) 开机错误处理方法
TWM509371U (zh) 監測裝置及計算機裝置
TWI436203B (zh) 自動重啟主機板以及記錄相關除錯資料之測試方法及其重啟裝置
KR20090037223A (ko) 시스템 종료 후 자기진단 수행시스템 및 방법, 그리고 그를이용한 부팅방법
JP2009223714A (ja) 演算回路及び演算回路の異常解析方法
US11194684B2 (en) Information handling system and methods to detect power rail failures and test other components of a system motherboard
TWI675293B (zh) 主機開機檢測方法及其系統
TWI720615B (zh) 電腦裝置及其關機及重啟方法
TWI581089B (zh) 電源狀態測試系統
US8001313B2 (en) Insertion and removal of computing cards in server I/O slots
TWI726434B (zh) 排除管理引擎運作異常的控制方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees