TWI433340B - 半導體元件以及增加半導體元件有效運作面積的方法 - Google Patents

半導體元件以及增加半導體元件有效運作面積的方法 Download PDF

Info

Publication number
TWI433340B
TWI433340B TW099130004A TW99130004A TWI433340B TW I433340 B TWI433340 B TW I433340B TW 099130004 A TW099130004 A TW 099130004A TW 99130004 A TW99130004 A TW 99130004A TW I433340 B TWI433340 B TW I433340B
Authority
TW
Taiwan
Prior art keywords
conductive layer
hole
holes
scribe
line
Prior art date
Application number
TW099130004A
Other languages
English (en)
Other versions
TW201212263A (en
Inventor
Chang Shiang Yang
Ke Hsuan Liu
Original Assignee
Sun Well Solar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Well Solar Corp filed Critical Sun Well Solar Corp
Priority to TW099130004A priority Critical patent/TWI433340B/zh
Priority to US13/223,280 priority patent/US8324080B2/en
Publication of TW201212263A publication Critical patent/TW201212263A/zh
Application granted granted Critical
Publication of TWI433340B publication Critical patent/TWI433340B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Development (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Sustainable Energy (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Laser Beam Processing (AREA)

Description

半導體元件以及增加半導體元件有效運作面積的方法
本發明是關於增加半導體元件有效運作面積的方法。
現今,半導體元件的製造方法(舉薄膜太陽能電池為例)是在基板上沈積複數個膜層,以形成薄膜光電元件。該薄膜光電元件包含第一導電層、複數層可吸收光能並轉化為電能的半導體材料薄膜以及第二導電層,並且經受多次雷射刻劃,以形成複數個電池串聯的模組。欲使半導體元件有效運作面積所產生的功率最大化,重要的是使雷射刻劃所造成對於產生功率沒幫助的面積減至最小。所以,當進行雷射刻劃時,必須讓每條劃線盡可能地彼此接近。但是,劃線與劃線間亦須保留適當的誤差距離,以避免劃線重疊或產生漏電流的問題。
台灣專利證書號167815「部分透明的光伏打模組」,其揭示了使用雷射除去至少部分太陽能電池的背電極而使得太陽能電池為部分透明之方法,其中每條劃線之寬度為大約0.01至大約0.5mm,且劃線與劃線間的距離大約0.5至大約5mm。
大陸專利公開號CN101567303「激光刻膜設備和劃線方法及用其製造的非晶矽薄膜光伏板」,其揭示了藉由採用該發明的特定激光刻膜設備和劃線方法所製造的非晶矽薄膜太陽能光電板,而使雷射刻劃所造成對於產生功率沒幫助的面積減至最小。
因此,本發明的目標在於:其一,縮小孔洞尺寸以及擴 大同一劃線中的相鄰孔洞間的距離,以改善製造成本與時間;其二,縮小劃線之間的水平距離,以增加半導體元件有效運作面積,其同時亦保留適當的誤差距離。
本發明提供一種增加半導體元件有效運作面積的方法,其包含以下步驟:沉積第一導電層在基板上;使用雷射在第一導電層中刻劃出複數個第一劃線,該複數個第一劃線係被刻劃至第一導電層的底層,藉此移除部分第一導電層但盡可能不傷害基板,每一個第一劃線是由複數個第一孔洞所組成,每一個第一孔洞是與相鄰第一孔洞部分重疊;沉積複數個半導體材料層在第一導電層上以及複數個第一劃線中;使用雷射在半導體材料層中刻劃出複數個第二劃線,該複數個第二劃線係被刻劃至半導體材料層的底層,藉此移除部分半導體材料層但盡可能不傷害第一導電層,每一個第二劃線是由複數個第二孔洞所組成;沉積第二導電層在半導體材料層上以及複數個第一劃線和複數個第二劃線中;使用雷射在第二導電層中刻劃出複數個第三劃線,該複數個第三劃線係被刻劃至半導體材料層的底層,藉此移除部分半導體材料層和部分第二導電層但盡可能不傷害第一導電層,每一個第三劃線是由複數個第三孔洞所組成,每一個第三孔洞是與相鄰第三孔洞部分重疊;其中第二孔洞係經縮小,以縮小第一劃線和第二劃線之間的水平距離以及第三劃線和第二劃線之間的水平距離,藉此增加半導體元件有效運作面積。
根據本發明的一個具體實施例,每一個第二孔洞是與相鄰第二孔洞部分重疊。
根據本發明的一個具體實施例,每一個第二孔洞是與相鄰第二孔洞分隔一段距離。
根據本發明的一個具體實施例,每一個第二孔洞的中心點和相鄰第二孔洞的中心點之最短距離為至少20μm。
根據本發明的一個具體實施例,第二孔洞的中心點至該孔洞的邊際界線之最短距離是小於20μm。
根據本發明的一個具體實施例,第一孔洞的中心點至該孔洞的邊際界線之最短距離是5至20μm。
根據本發明的一個具體實施例,第三孔洞的中心點至該孔洞的邊際界線之最短距離是15至40μm。
根據本發明的一個具體實施例,第一劃線和第二劃線之間的水平距離及/或第三劃線和第二劃線之間的水平距離是小於80μm。
根據本發明的一個具體實施例,藉由第二孔洞所形成的電路通道之導電度必須為至少50S,該電路通道讓第一導電層與第二導電層接觸。
本發明提供一種半導體元件,其有效運作面積係增加,該半導體元件包含:基板;第一導電層,其形成在基板上且經受雷射刻劃,該雷射刻劃係刻劃至第一導電層的底層,藉此移除部分第一導電層但盡可能不傷害基板,以形成複數個第一劃線,每一個第一劃線是由複數個第 一孔洞所組成,每一個第一孔洞是與相鄰第一孔洞部分重疊;複數個半導體材料層,其形成在第一導電層上且經受雷射刻劃,該雷射刻劃係刻劃至半導體材料層的底層,藉此移除部分半導體材料層但盡可能不傷害第一導電層,以形成複數個第二劃線,每一個第二劃線是由複數個第二孔洞所組成;第二導電層,其形成在半導體材料層上經受雷射刻劃,該雷射刻劃係刻劃至半導體材料層的底層,藉此移除部分半導體材料層和部分第二導電層但盡可能不傷害第一導電層,以形成複數個第三劃線,每一個第三劃線是由複數個第三孔洞所組成,每一個第三孔洞是與相鄰第三孔洞部分重疊,其中第二孔洞係經縮小,以縮小第一劃線和第二劃線之間的水平距離以及第三劃線和第二劃線之間的水平距離,藉此增加半導體元件有效運作面積。
根據本發明的一個具體實施例,每一個第二孔洞是與相鄰第二孔洞部分重疊。
根據本發明的一個具體實施例,每一個第二孔洞是與相鄰第二孔洞分隔一段距離。
根據本發明的一個具體實施例,每一個第二孔洞的中心點和相鄰第二孔洞的中心點之最短距離為至少20μm。
根據本發明的一個具體實施例,第二孔洞的中心點至該孔洞的邊際界線之最短距離是小於20μm。
根據本發明的一個具體實施例,第一孔洞的中心點至該孔洞的邊際界線之最短距離是5至20μm。
根據本發明的一個具體實施例,第三孔洞的中心點至該孔洞的邊際界線之最短距離是15至40μm。
根據本發明的一個具體實施例,第一劃線和第二劃線之間的水平距離及/或第三劃線和第二劃線之間的水平距離是小於80μm。
根據本發明的一個具體實施例,藉由第二孔洞所形成的電路通道之導電度必須為至少50S,該電路通道讓第一導電層與第二導電層接觸。
本發明是關於半導體元件有效運作面積的改良,下方具體實施例是以薄膜太陽能電池模組為例。
圖1A至圖1F是剖面圖,其說明了藉由雷射刻劃來形成薄膜太陽能電池模組10的方法。參考圖1A,沉積第一導電層12在基板11上。參考圖1B,使用雷射在第一導電層12中刻劃出複數個第一劃線13,其中複數個第一劃線13是被刻劃至第一導電層12的底層,以形成複數個分開的第一導電層12部分,且複數個第一劃線13中的每一個劃線是實質上彼此平行。參考圖1C,沉積複數個半導體材料層14在第一導電層12上以及複數個第一劃線13中。參考圖1D,使用雷射在半導體材料層14中刻劃出複數個第二劃線15,其中複數個第二劃線15是被刻劃至半導體材料層14的底層,以形成複數個分開的半導體材料層14部分,且複數個第二劃線15中的每一個劃線是實質上彼此平行,第二劃線15是實質上與第一劃線13平行。參考圖1E,沉積第二導電層16在半導體材料層14上以及複數個第 一劃線13和複數個第二劃線15中,該電池單元的第二導電層16遂可以和相鄰電池單元的第一導電層12接觸形成電路通道使相鄰電池串聯。參考圖1F,使用雷射在第二導電層16中刻劃出複數個第三劃線17,其中複數個第三劃線17是被刻劃至半導體材料層14的底層,以形成複數個分開的第二導電層16部分,且複數個第三劃線17中的每一個劃線是實質上彼此平行,第三劃線17是實質上與第一劃線13和第二劃線15平行。
雷射刻劃的方法是藉由特定雷射光點尺寸在特定位置移除欲移除材料來形成連續孔洞,其中孔洞之間會有部份區域是相互重疊,以形成劃線。圖2A是平面圖,其解釋了使用雷射所刻劃出的第一劃線13、第二劃線15以及第三劃線17。參考圖2A,每一個第一劃線13是由複數個第一孔洞22所組成;每一個第二劃線15是由複數個第二孔洞24所組成;每一個第三劃線17是由複數個第三孔洞26所組成。第一劃線13和第二劃線15之間的水平中點距離x以及第三劃線17和第二劃線15之間的水平中點距離y是大約100μm。需注意的是:術語「中點距離」是指平行於某一劃線的中心線至平行於另一劃線的中心線之間的距離。
當進行雷射刻劃時,第一劃線13、第二劃線15及第三劃線17必須盡可能地彼此接近。但由於在進行雷射刻劃時,第一劃線13、第二劃線15及第三劃線17會因為溫度等因素而產生漂移,使其無法準確地落在目標位置上,所以,第一劃線13、第二劃線15、第三劃線17之間必須保 留適當的誤差距離,以避免劃線重疊而產生電氣漏電流甚至短路的現象。然而,為了保留適當的誤差距離,縮小第一劃線13、第二劃線15及第三劃線17的水平距離就變得難以達成。
因此,本發明在實施上述之藉由雷射刻劃來形成串聯薄膜太陽能電池模組的方法(如圖1A至圖1F所示)時,藉由離焦及/或降低雷射功率的方式來縮小雷射光點尺寸,以在使用雷射在半導體材料層中刻劃出複數個第二劃線15的步驟中,縮小第二孔洞。需注意的是:由於降低了雷射功率,所以雷射的使用壽命因而增加,藉此改善了製造成本。
圖2B和圖2C是平面圖,其解釋了使用雷射所刻劃出的第一劃線13、第二劃線15以及第三劃線17。參考圖2B和圖2C,第二孔洞24的半徑是縮小至小於20μm,而第一孔洞的半徑仍維持在5至20μm,第三孔洞的半徑仍維持在15至40μm。相較於圖2A,第二孔洞24為縮小,而第一孔洞22和第三孔洞26仍維持相同大小。雖然上述具體實施例的第一孔洞22、第二孔洞24以及第三孔洞26是圓形孔洞,但本發明並不限制於此,第一孔洞22、第二孔洞24以及第三孔洞26可以包含各種形狀的孔洞,舉例來說,正方形、三角形、橢圓形等。
在一個具體實施例中,如圖2B所示,第一劃線13和第二劃線15之間的水平中點距離x’以及第三劃線17和第二劃線15之間的水平中點距離y’可以拉近成小於80μm,而仍保留適當的誤差距離。在一個更佳的具體實施例中, 如圖2C所示,第一劃線13和第二劃線15之間的水平中點距離x’’以及第三劃線17和第二劃線15之間的水平中點距離y’’可以拉近成小於50μm,而仍保留適當的誤差距離。由於第一劃線13和第二劃線15之間的水平中點距離x’、x’’以及第三劃線17和第二劃線15之間的水平中點距離y’、y’’縮小,所以太陽能電池模組的可發電面積增加。
在使用雷射刻劃出複數個第二劃線15的步驟中,每一個第二孔洞24可以與相鄰第二孔洞24部分重疊,即,複數個第二劃線15仍為貫通的劃線,如圖2B所示;每一個第二孔洞24亦可以與相鄰第二孔洞24不互相重疊,即,複數個第二劃線15是由複數個不互相連接的第二孔洞24所形成,而每一個第二孔洞24的中心點與相鄰的第二孔洞24的中心點的最短距離可以是至少20μm,如圖2C所示。雖然縮小第二孔洞24、改變雷射脈衝射擊頻率及/或改變雷射光束或裝載機台的基板平台之移動速度可能會使每一個第二孔洞24與相鄰第二孔洞24不互相重疊,但卻不會因此而顯著地影響第一導電層第二導電層其元件與元件間導電性,這是因為第一導電層12與第二導電層16之間仍維持在適度的接觸面積且半導體材料層14仍維持在適當的厚度。藉由第二孔洞24所形成的電路通道(其讓第一導電層與第二導電層接觸)之導電度是與第二孔洞24的截面積成正比且與半導體材料層14的厚度(即,該電路通道長度)成反比。舉例來說,根據本發明的一個具體實施例,第一導電層12以及第二導電層16(在此使 用的導電層是ZnO:B)的電阻率是1.9x10-3Ω-cm,半導體材料層的厚度是250nm,且第二孔洞24(在此半徑為20μm)的截面積是1256μm2,故導電度是270.2S。但本發明不限制於上述具體實施例,本發明可以更進一步地改變第一導電層12和第二導電層16的材料或厚度、改變半導體材料層14的厚度或改變第二孔洞24的尺寸。但需注意的是:藉由第二孔洞24所形成的電路通道之導電度必須為至少50S,以避免影響導電性。同時,由於每一個第二孔洞24可以是與相鄰第二孔洞24不互相重疊且彼此間具有間隔,所以第二孔洞24數量為減少,使得雷射刻劃的速度提高,藉此改善了製造速度。
但需注意的是:雖然本發明可以藉由縮小第二孔洞24而拉進第一劃線13和第二劃線15之間的水平中點距離x’、x’’以及第三劃線17和第二劃線15之間的水平中點距離y’、y’’,但是卻無法藉由縮小第一孔洞22或第三孔洞26而拉進第一劃線13和第二劃線15之間的水平中點距離x’、x’’以及第三劃線17和第二劃線15之間的水平中點距離y’、y’’。這是因為縮小第一孔洞22和第三孔洞26可能使其孔洞不互相重疊,而因此影響了複數個分開的第一導電層12部分和複數個分開的第二導電層16部分的絕緣性。
在本發明的上述具體實施例中,該基板11為玻璃、金屬、陶瓷或塑膠材料。第一導電層12或第二導電層16可以為氧化鋅、銦錫氧化物、二氧化錫等透明導電膜或銀、鋁、金、銅、鉬、鈦等金屬膜。該半導體材料層14可以 為非晶矽薄膜、奈米晶矽薄膜、微晶矽薄膜、多晶矽薄膜、銅銦二硒薄膜、銅銦鎵硒薄膜、銅銦鎵硫硒薄膜、碲化鎘薄膜、氮化鋁鎵薄膜、砷化鋁鎵薄膜、氮化鎵薄膜、磷化銦或磷化銦鎵薄膜,或是前述材料之組合。
雖然本發明的具體實施例是以矽薄膜太陽能電池模組為例,然而本發明並不限制於此。本發明的方法亦可應用於其他使用雷射來刻劃的半導體及光電領域。
10‧‧‧太陽能電池模組
11‧‧‧基板
12‧‧‧第一導電層
13‧‧‧第一劃線
14‧‧‧半導體材料層
15‧‧‧第二劃線
16‧‧‧第二導電層
17‧‧‧第三劃線
22‧‧‧第一孔洞
24‧‧‧第二孔洞
26‧‧‧第三孔洞
x‧‧‧未拉近的第一劃線和第二劃線之間的水平中點距離
y‧‧‧未拉近的第三劃線和第二劃線之間的水平中點距離
x’‧‧‧經拉近的第一劃線和第二劃線之間的水平中點距離
y’‧‧‧經拉近的第三劃線和第二劃線之間的水平中點距離
x’’‧‧‧經拉近的第三劃線和第二劃線之間的水平中點距離
y’’‧‧‧經拉近的第三劃線和第二劃線之間的水平中點距離
圖1A至圖1F是剖面圖,其說明了藉由雷射刻劃來形成薄膜太陽能電池模組10的方法。
圖2A至圖2C是平面圖,其解釋了使用雷射所刻劃出的第一劃線13、第二劃線15以及第三劃線17。
24‧‧‧第二孔洞
x’‧‧‧經拉近的第一劃線和第二劃線之間的水平中點距離
y’‧‧‧經拉近的第三劃線和第二劃線之間的水平中點距離

Claims (18)

  1. 一種增加半導體元件有效運作面積的方法,其包含以下步驟:沉積第一導電層在基板上;使用雷射在第一導電層中刻劃出複數個第一劃線,該複數個第一劃線係被刻劃至第一導電層的底層,藉此移除部分第一導電層但盡可能不傷害基板,每一個第一劃線是由複數個第一孔洞所組成,每一個第一孔洞是與相鄰第一孔洞部分重疊;沉積複數個半導體材料層在第一導電層上以及複數個第一劃線中;使用雷射在半導體材料層中刻劃出複數個第二劃線,該複數個第二劃線係被刻劃至半導體材料層的底層,藉此移除部分半導體材料層但盡可能不傷害第一導電層,每一個第二劃線是由複數個第二孔洞所組成;沉積第二導電層在半導體材料層上以及複數個第一劃線和複數個第二劃線中;使用雷射在第二導電層中刻劃出複數個第三劃線,該複數個第三劃線係被刻劃至半導體材料層的底層,藉此移除部分半導體材料層和部分第二導電層但盡可能不傷害第一導電層,每一個第三劃線是由複數個第三孔洞所組成,每一個第三孔洞是與相鄰第三孔洞部分重疊;其中第二孔洞係經縮小,以縮小第一劃線和第二劃線之間的水平距離以及第三劃線和第二劃線之間的水平距離,藉此增加半導體元件有效運作面積。
  2. 根據申請專利範圍第1項所述之方法,其中每一個第二孔洞是與相鄰第二孔洞部分重疊。
  3. 根據申請專利範圍第1項所述之方法,其中每一個第二孔洞是與相鄰第二孔洞分隔一段距離。
  4. 根據申請專利範圍第3項所述之方法,其中該每一個第二孔洞的中心點和相鄰第二孔洞的中心點之最短距離為至少20μm。
  5. 根據申請專利範圍第1項所述之方法,其中第二孔洞的中心點至該孔洞的邊際界線之最短距離是小於20μm。
  6. 根據申請專利範圍第1項所述之方法,其中第一孔洞的中心點至該孔洞的邊際界線之最短距離是5至20μm。
  7. 根據申請專利範圍第1項所述之方法,其中第三孔洞的中心點至該孔洞的邊際界線之最短距離是15至40μm。
  8. 根據申請專利範圍第1項所述之方法,其中第一劃線和第二劃線之間的水平距離及/或第三劃線和第二劃線之間的水平距離是小於80μm。
  9. 根據申請專利範圍第1項所述之方法,其中藉由第二孔洞所形成的電路通道之導電度必須為至少50S,該電路通道讓第一導電層與第二導電層接觸。
  10. 一種半導體元件,其有效運作面積係增加,該半導體元件包含:基板;第一導電層,其形成在基板上且經受雷射刻劃,該雷射刻劃係刻劃至第一導電層的底層,藉此移除部分第一導電層但盡可能不傷害基板,以形成複數個第一劃線,每一個第一劃線是由複數個第一孔洞所組成,每一個第一孔洞是與相鄰第一孔洞部分重疊;複數個半導體材料層,其形成在第一導電層上且經受雷射刻劃,該雷射刻劃係刻劃至半導體材料層的底層,藉此移除部分半導體材料層但盡可能不傷害第一導電層,以形成複數個第二劃線,每一個第二劃線是由複數個第二孔洞所組成;第二導電層,其形成在半導體材料層上經受雷射刻劃,該雷射 刻劃係刻劃至半導體材料層的底層,藉此移除部分半導體材料層和部分第二導電層但盡可能不傷害第一導電層,以形成複數個第三劃線,每一個第三劃線是由複數個第三孔洞所組成,每一個第三孔洞是與相鄰第三孔洞部分重疊,其中第二孔洞係經縮小,以縮小第一劃線和第二劃線之間的水平距離以及第三劃線和第二劃線之間的水平距離,藉此增加半導體元件有效運作面積。
  11. 根據申請專利範圍第10項所述之半導體元件,其中每一個第二孔洞是與相鄰第二孔洞部分重疊。
  12. 根據申請專利範圍第10項所述之半導體元件,其中每一個第二孔洞是與相鄰第二孔洞分隔一段距離。
  13. 根據申請專利範圍第12項所述之半導體元件,其中每一個第二孔洞的中心點和相鄰第二孔洞的中心點之最短距離為至少20μm。
  14. 根據申請專利範圍第10項所述之半導體元件,其中第二孔洞的中心點至該孔洞的邊際界線之最短距離是小於20μm。
  15. 根據申請專利範圍第10項所述之半導體元件,其中第一孔洞的中心點至該孔洞的邊際界線之最短距離是5至20μm。
  16. 根據申請專利範圍第10項所述之半導體元件,其中第三孔洞的中心點至該孔洞的邊際界線之最短距離是15至40μm。
  17. 根據申請專利範圍第10項所述之半導體元件,其中第一劃線和第二劃線之間的水平距離及/或第三劃線和第二劃線之間的水平距離是小於80μm。
  18. 根據申請專利範圍第10項所述之半導體元件,其中藉由第二孔洞所形成的電路通道之導電度必須為至少50S,該電路通道讓第一導電層與第二導電層接觸。
TW099130004A 2010-09-06 2010-09-06 半導體元件以及增加半導體元件有效運作面積的方法 TWI433340B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099130004A TWI433340B (zh) 2010-09-06 2010-09-06 半導體元件以及增加半導體元件有效運作面積的方法
US13/223,280 US8324080B2 (en) 2010-09-06 2011-08-31 Semiconductor device and method for increasing semiconductor device effective operation area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099130004A TWI433340B (zh) 2010-09-06 2010-09-06 半導體元件以及增加半導體元件有效運作面積的方法

Publications (2)

Publication Number Publication Date
TW201212263A TW201212263A (en) 2012-03-16
TWI433340B true TWI433340B (zh) 2014-04-01

Family

ID=45770099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130004A TWI433340B (zh) 2010-09-06 2010-09-06 半導體元件以及增加半導體元件有效運作面積的方法

Country Status (2)

Country Link
US (1) US8324080B2 (zh)
TW (1) TWI433340B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8312033B1 (en) 2008-06-26 2012-11-13 Experian Marketing Solutions, Inc. Systems and methods for providing an integrated identifier
US9654541B1 (en) 2012-11-12 2017-05-16 Consumerinfo.Com, Inc. Aggregating user web browsing data
US9916621B1 (en) 2012-11-30 2018-03-13 Consumerinfo.Com, Inc. Presentation of credit score factors
US10102570B1 (en) 2013-03-14 2018-10-16 Consumerinfo.Com, Inc. Account vulnerability alerts
US9477737B1 (en) 2013-11-20 2016-10-25 Consumerinfo.Com, Inc. Systems and user interfaces for dynamic access of multiple remote databases and synchronization of data based on user rules
JP7119103B2 (ja) * 2018-02-15 2022-08-16 中建材硝子新材料研究院集団有限公司 薄膜ソーラーモジュールの製造方法
US20200074541A1 (en) 2018-09-05 2020-03-05 Consumerinfo.Com, Inc. Generation of data structures based on categories of matched data items
US11238656B1 (en) 2019-02-22 2022-02-01 Consumerinfo.Com, Inc. System and method for an augmented reality experience via an artificial intelligence bot
US11941065B1 (en) 2019-09-13 2024-03-26 Experian Information Solutions, Inc. Single identifier platform for storing entity data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981525A (en) * 1988-02-19 1991-01-01 Sanyo Electric Co., Ltd. Photovoltaic device
WO2002005352A2 (en) 2000-07-06 2002-01-17 Bp Corporation North America Inc. Partially transparent photovoltaic modules
US7119444B2 (en) * 2004-08-13 2006-10-10 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures
CN101567303B (zh) 2008-04-24 2011-07-20 福建钧石能源有限公司 激光刻膜设备和划线方法

Also Published As

Publication number Publication date
TW201212263A (en) 2012-03-16
US20120056310A1 (en) 2012-03-08
US8324080B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
TWI433340B (zh) 半導體元件以及增加半導體元件有效運作面積的方法
EP2740157B1 (en) Interdigitated electrode formation
JP2012501249A (ja) レーザー材料除去方法および装置
US8778723B2 (en) Serial connection of thin-layer solar cells
JP4648105B2 (ja) 太陽電池モジュール及び太陽電池モジュールの製造方法
US8779282B2 (en) Solar cell apparatus and method for manufacturing the same
US20110226748A1 (en) Method for manufacturing photoelectric-conversion-device, device for photoelectric-conversion-device manufacturing device, and photoelectric conversion device
KR20140117472A (ko) 불연속적 레이저 스크라이브 라인들을 사용하기 위한 방법 및 구조
WO2019114599A1 (zh) 一种薄膜太阳能电池透光组件的制备方法
KR20220130250A (ko) 개선된 션트 저항(shunt resistance)을 갖는 박막 태양광 모듈
CN102456769B (zh) 半导体元件以及增加半导体元件有效运作面积的方法
US20130032205A1 (en) Solar photovoltaic device and a production method therefor
US20130145918A1 (en) Trench scribing apparatus and trench scribing method
US20130025650A1 (en) Photovoltaic power generation device and manufacturing method thereof
US8648250B2 (en) Multi-stack semiconductor device
JP2014135486A (ja) 太陽電池の製造方法
US9455361B2 (en) Segmented thin film solar cells
US9954122B2 (en) Solar cell apparatus and method of fabricating the same
EP4059060A1 (en) Method for creating shunt free translucent flexible thin-film photovoltaic module
US20130306146A1 (en) Solar cell and method of manufacturing the same
US20120024340A1 (en) Solar Cells With Localized Silicon/Metal Contact For Hot Spot Mitigation and Methods of Manufacture
US11444217B2 (en) Method for producing a thin-film solar module
US20150125988A1 (en) Scribing apparatus for manufacturing solar cells
KR101777453B1 (ko) P2 패터닝과 p3 패터닝을 동시에 수행하는 박막 태양전지의 제조방법 및 이에 사용되는 장치
KR20110036376A (ko) 태양전지 및 이의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees