TWI431489B - 多處理器電腦之三維相互連接裝置 - Google Patents

Description

多處理器電腦之三維相互連接裝置

本發明係有關於一種電腦系統之實體相互連接架構，尤指一種多處理器電腦之三維相互連接架構。

在可擴充式多處理器電腦之傳統實體設計，需要許多短距離之相互連接以滿足性能及架構的要求。相互連接信號的需求數量在對稱式多處理器系統內係呈指數增加，其中各處理器需要連接至其他每一個處理器。通常來說，當信號接線的數目及長度超過某實體限制的要求、也就是可以被緊鄰安置的最大接線數量及元件數量時，就必需付出性能補償(performance penalties)。性能補償也會發生在較長的接線長度，因其增加了信號到達目標元件時所花費的時間。

一個例子是在傳統背板設計上，會很多處理器(CPU)板直接插在其上。隨著處理器板數量的增加，從一疊處理器板一端到另一端的總空間及總接線長度都增加了。這點在特定系統性能及最大接線長度的要求下，限制了處理器板的數量。另一限制是，處理器板邊緣所需為連接器預留的長度，必須符合內部線路信號(internal routed signals)之數量的要求。這迫使處理器板的尺寸增長，並限制了原本可被精簡建置之電腦的尺寸及可擴充性。這些要求導致現有的設計朝向許多昂貴的方法以避免此問題。

形成信號連接的方法之一，是在信號到達預定的處理器之前，安排信號通過另一個處理器或裝置。另一種方法是在系統架構加入中繼器(repeater)或轉接晶片(switching chips)，其增加了系統之成本、複雜性及性能補償(performance penalty)。所有的這幾種方法，增加了系統之成本、元件及複雜性。這些可替代的方案也增加了加工及散熱上之複雜性設計，同時也限制商業上可行之高性能多處理器電腦之量產的可能性。

為解決上述之先前技術之問題，本發明在相同空間內提供更多的相互連接。本發明也克服處理器板的數量增加時，接線長度之瓶頸問題。同時，傳統尺寸的電路板及連接器可應用於本發明，而毋需特別訂作或特殊規格的零件/技術。這種設計易於實現裝配及維修，而無複雜之機械框架(mechanical framework)。

本發明之一實施例中，提供多處理器電腦之三維相互連接架構。相互連接架構包含多個處理器板、一或多個互連板、及一或多個邊板。處理器板係彼此平行設置，其上各設置複數個處理器。互連板連接於各處理器板之一側，使位於其中一個處理器板上之其中一個處理器有效連接位於另一個處理器板上之另一個處理器。邊板連接於各處理器板之另一邊，使位於其中一個處理器板上之其中一個處理器有效連接於位於另一個處理器板上之另一個處理器。

本發明之另一個實施例中，邊板包含多個邊連接器，用以連接多個處理器板。邊板更包含複數個接線鏈結，用以連接這些邊連接器中的一個與另一個。

以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可以為基礎不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。以下之實施例係進一步詳細說明本發明之觀點，但非以任一觀點限制本發明之範疇。

請參照第1圖，在本實施例中，多處理器電腦100包含三種類型的板：多個(五個)處理器板110，120，130，140，150、一(或多)個互連板170及一(或多)個邊板160；全部連結在一起形成一個三維的相互連接架構。本發明之多處理器電腦用以促成高性能計算(HPC，High Performance Calculation)，例如：對稱式多處理(SMP)、叢集式及平行計算能力。

處理器板110、120、130、140、150均具有相似架構。以處理器板110為例。處理器板110主要包含多個(兩個)處理器111、112(或所謂的CPU/中央處理器)，以及分別與處理器111、112相連接之系統記憶體113、114。在同一處理器板上，每一處理器連接至少另一個處理器。如第1圖所示之多個“第一側連接器”115係設置於處理器板110之第一側(底側)以連接至互連板170。位於處理器板110上之第一側連接器115係有效連接(圖中未示)至處理器111、112，其他處理器板120、130、140、150也是相似的。位於其他處理器板120(130、140或150)上之第一側連接器(圖中未示)係有效連接至互連板170及位於相同處理器板120(130、140或150)上之處理器。在第1圖，全部處理器板110、120、130、140、150係彼此平行設置，並正交地、垂直地設置於互連板170上。

互連板170係用以實現所謂傳統的背板(backplane)或底板(bottom－plane)的配置。為將處理器板連接在一起，互連板170包含多個互連連接器(如互連連接器171，其他於圖中未示)，設置於互連板170的頂面，用以連接處理器板的側連接器。互連板170可為被動式的相互連接板或嵌入(populated)主動裝置，例如：輸入輸出(I/O)裝置或其他的裝置。

邊板160係為一長板，具有多個邊連接器161、162、163、164，連接各處理器板110、120、130、140、150之第二側(如第1圖中的左側)。在各處理器板110、120、130、140、150上，第二側連接器116(126、136、146)，係設置於各處理器板110、120、130、140、150之第二側(如第1圖中的左側)，用以連接位於各處理器板110、120、130、140，150上之至少一處理器與邊板160的邊連接器161(162、163、164)。

在第1圖中，各類型的板代表著一個相互連接的維度：處理器板110、120、130、140、150係第一維度；互連板170係第二維度；而邊板160係第三維度。考量在處理器之間的接線鏈結(trace connections)，還有三個維度：(1)在相同的處理器板上之接線鏈結；(2)在互連板上之接線鏈結；(3)在邊板上之接線鏈結。

通常，處理器板110、120、130、140、150其中之一可作為一個主節點(head node)，其餘的處理器板可作為計算節點(computation node)。以本發明三維的相互連接架構，多處理器電腦100實現可擴充式及彈性HPC(高性能計算)能力。同時，因為並非全部的連接皆透過同一互連板而設置，本發明克服了板子數量增加時接線長度的瓶頸問題。而且，在本發明中，全部的側連接器、互連連接器、及邊連接器可使用市場上可買到的連接器，例如：FCI Airmax連接器。

在實際的實施例中，保持全部的連接器接近於處理器板之轉角，將在對面轉角(亦即邊板依第三維度結合之處)取得最大的彈性。接近轉角的配置，允許正交維度內之最大機械公差，以適當配合邊板。而且，我們能使用一個或更多個邊板來連接各處理器板之第三側(如第1圖中的頂側)或第四側(如第1圖中的右側)的任一個。

在第1圖中的邊板160可提供多類型的相互連接方式，視其接線鏈結(trace connections，或簡言之“匯流排”)之方式而定。

請參照第2圖為第一種類型。各成對的處理器111－112，121－122，131－132，141－142，151－152具有接線鏈結以與在各處理器板110、120、130、140、150上其他的處理器溝通。在第1圖中的互連板170提供接線鏈結171、172、173、174、175、176、177、178，形成在處理器111及121、121及131、131及141、141及151、112及122、122及132、132及142、142及152之間分別相互連接。在第2圖中接線鏈結160A及160B在第1圖中由邊板160提供。接線鏈結160A係在邊連接器161及163之間形成。與此類似，接線鏈結160B係在邊連接器162及164之間形成。四個處理器連接成兩對：處理器112－132及122－142。

請參照第3圖，接線鏈結160C及160D也由第1圖邊板160提供。只是具有不同的接線鏈結類型。接線鏈結160C係在邊連接器161及164之間形成。與此類似，接線鏈結160D在邊連接器162及163之間形成。四個處理器連接成兩對：處理器112－142及122－132。除了第3圖及第4圖之接線鏈結方式可適用在第1圖中之邊板160外，其他的接線鏈結類型，係熟習本項技藝者可因而輕易實現的，故於此省略之。

請參照第4圖，增設另一邊板180以連接至處理器板110、120、130、140、150之第三側(頂側)。因此，在第5圖中，接線鏈結160A、160B可在處理器板110、120、130、140、150的第二側(如第4圖中的左側)由邊板160提供；接線鏈結180A、180B可來自位於處理器板110、120、130、140、150之第三側(如第4圖中的頂側)的邊板180。

第6圖中揭露另一種接線鏈結的類型。接線鏈結160E及160F分別用來連接兩對處理器111－122，121－132。且接線鏈結180C及180D分別用來連接兩對處理器131－142，141－152。在第6圖中，各接線鏈結容許位於對角位置的處理器得以連接。如上所述的接線鏈結可藉由邊板160或180中的任意排列來提供，且不應僅侷限於上述說明及圖式中所揭露。

請參照第7圖，增設另一邊板190以與各處理器板110、120、130、140、150之第四側(右側)連接。因此，在第8圖中，其接線鏈結160A、160B可由位於處理器板110、120、130、140、150之第二側(於第7圖中的左側)的邊板160提供；接線鏈結180A、180B可由位於處理器板110、120、130、140、150之第三側(如第7圖中的頂側)的邊板180提供；接線鏈結190A、190B可由位於處理器板110、120、130、140、150之第四側(在第7圖中的右側)的邊板190提供。

第9圖中揭露另一種接線鏈結的類型。接線鏈結160E及160F分別用來連接兩對處理器111－122，121－132。且接線鏈結180C及180D分別用來連接兩對處理器131－142，141－152。接線鏈結190A及190B分別用來連接兩對處理器111－151，112－152。在第9圖中，部分的接線鏈結使位於對角位置的處理器得以連接。如上所述的接線鏈結可藉由邊板160、180或190中的任意排列來提供，且不應僅侷限於上述說明及圖式中所揭露。

明顯地，邊板增加了處理器之間的直接連接(direct connection)。亦即，藉由本發明之互連架構，處理器之間的傳輸延遲(latency)將顯著地減少。除了設置於處理器板的第二側、第三側及第四側外，一個或多個邊板可設置在處理器板的相同側上。而且，互連板及邊板可被分別連接到各處理器板的相鄰正交側。

惟以上所述之具體實施例，僅係用以例釋本發明之特點及功效，而非用以限定本發明之可實施範疇，因此在未脫離本發明上揭之精神與技術範疇下，任一運用本發明所揭示內容而完成之等效改變及修飾，均仍應為下述之申請專利範圍所涵蓋。

100．．．多處理器電腦

110、120、130、140、150．．．處理器板

111、121、131、141、151．．．處理器

112、122、132、142、152．．．處理器

113、114．．．系統記憶體

115．．．第一側連接器

116、126、136、146．．．第二側連接器

160、180、190．．．邊板

160A、160B、160C、160D．．．接線鏈結

160E、160F．．．接線鏈結

161、162、163、164．．．邊連接器

170．．．互連板

171、172、173、174．．．接線鏈結

175、176、177、178．．．接線鏈結

180A、180B、180C、180D．．．接線鏈結

190A、190B．．．接線鏈結

第1圖為本發明多處理器電腦之三維相互連接架構之一實施例示意圖。

第2圖為第1圖相互連接架構之方塊圖。

第3圖為第1圖相互連接架構之另一方塊圖。

第4圖為本發明多處理器電腦之三維相互連接架構之另一實施例示意圖。

第5圖為第4圖相互連接架構之方塊圖。

第6圖為第4圖相互連接架構之另一方塊圖。

第7圖為本發明多處理器電腦之三維相互連接架構之另一實施例示意圖。

第8圖為第7圖相互連接架構之方塊圖。

第9圖為第7圖相互連接架構之另一方塊圖。

100．．．多處理器電腦

110、120、130、140、150．．．處理器板

111、112．．．處理器

113、114．．．系統記憶體

115．．．第一側連接器

116、126、136、146．．．另一側連接器

160．．．邊板

161、162、163、164．．．邊連接器

170．．．互連板

171．．．接線鏈結

Claims (10)

1. 一種多處理器電腦之相互連接裝置，包含：複數個處理器板，係彼此平行設置，各具有複數個處理器設置其上；一互連板，以其板面連接於各該處理器板之一側，使位於其中一個該處理器板上之至少一個該處理器、與位於另一個該處理器板上之至少另一個該處理器有效連接；及至少一邊板，連接於各該處理器板的其它側，使位於其中一個該處理器板上之至少一個該處理器、與位於另一個該處理器板上之至少另一個該處理器有效連接。
2. 如請求項1之相互連接裝置，其中該互連板及該邊板分別連接至各該處理器板之兩相對邊。
3. 如請求項1之相互連接裝置，其中該互連板及該邊板分別連接至各該處理器板之兩相鄰的正交邊。
4. 如請求項1之相互連接裝置，其中該相互連接包含二個該邊板，連接於各該處理器板之兩相鄰的正交邊，或連接於各該處理器板之兩相對邊。
5. 如請求項1之相互連接裝置，其中該相互連接包含三個該邊板，連接於各該處理器板之三個側邊。
6. 如請求項1之相互連接裝置，其中該邊板設置於鄰近各該處理器板之至少一轉角。
7. 如請求項1之相互連接裝置，其中該邊板包含複數個邊連接器，用以連接該些處理器板。
8. 如請求項1之相互連接裝置，其中該邊板更包含複數個接線鏈結，用以連接該複數邊連接器中的一個與另一個。
9. 如請求項1之相互連接裝置，其中該互連板包含複數個互連連接器，用以連接該些處理器板，該互連板亦包含複數個接線鏈結，用以連接該些互連連接器中的至少一個與另一個。
10. 如請求項1之相互連接裝置，其中各該處理器板包含複數個側連接器，用以連接該互連板之複數互連連接器與該邊板之複數邊連接器。