TWI429208B - 射頻前端電路 - Google Patents

射頻前端電路 Download PDF

Info

Publication number
TWI429208B
TWI429208B TW99128106A TW99128106A TWI429208B TW I429208 B TWI429208 B TW I429208B TW 99128106 A TW99128106 A TW 99128106A TW 99128106 A TW99128106 A TW 99128106A TW I429208 B TWI429208 B TW I429208B
Authority
TW
Taiwan
Prior art keywords
channel
correction
end circuit
signal
digital
Prior art date
Application number
TW99128106A
Other languages
English (en)
Other versions
TW201210209A (en
Inventor
Mao Chang Chuang
Chi Hsin Wu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW99128106A priority Critical patent/TWI429208B/zh
Publication of TW201210209A publication Critical patent/TW201210209A/zh
Application granted granted Critical
Publication of TWI429208B publication Critical patent/TWI429208B/zh

Links

Landscapes

  • Noise Elimination (AREA)
  • Transceivers (AREA)

Description

射頻前端電路
本發明涉及一種多輸入多輸出系統,特別涉及一種多輸入多輸出系統的射頻前端電路。
多輸入多輸出系統(Multiple-Input Multiple-Out-put,MIMO)已經被廣泛應用於無線通信系統。在多輸入多輸出系統接收的信號中,除了通信信號本身,通常還包括存在於環境中的干擾信號,例如窄帶干擾和雜訊等。這些干擾信號如果不被抑制,就會影響通信品質,造成資料錯誤、資料冗餘、甚至會阻塞前端放大器而造成通信中斷。
現有的雜訊抑制設計是通過給多輸入多輸出系統的每一個接收通道加上一條雜訊抑制電路,該雜訊抑制電路包括檢波器、濾波器,用於檢出和阻擋雜訊,然而,這需要額外增加電路和元件,從而增加了成本。而且,上述雜訊抑制電路處理的是類比信號,處理能力受到限制,當雜訊變化後,雜訊抑制電路往往不能處理。
有鑒於此,有必要提供一種射頻前端電路,其可以通過簡單結構抑制雜訊,且不會增加成本。
本發明的射頻前端電路,包括處理器、主接收通道、校正通道、和耦合模組,所述主接收通道和校正通道分別連接於一外部天線和處理器之間,所述校正通道包括校正發射通道、校正接收通道和數位信號處理模組,所述校正發射通道包括一開關,所述耦合模組耦合到所述主接收通道,並通過所述開關與所述校正發射通道連接;所述射頻前端電路包括一正常模式和一校正模式,其中,在所述正常模式下,所述主接收通道和所述校正接收通道彼此獨立的接收並處理信號;在校正模式下,所述處理器控制所述開關連通所述耦合模組和所述校正發射通道,所述數位信號處理模組對所述校正接收通道接收並解擴的信號做模數轉換、削峰處理和數模轉換,所述數位信號處理模組處理後的信號經過所述校正發射通道擴頻並反相後通過所述耦合模組耦合到所述主接收通道以消除所述主接收通道接收的信號中的雜訊。
本發明通過設置耦合電路和校正模式,從而可將現有的通道作為雜訊抑制電路,不需要增加專門的雜訊抑制電路,從而簡化了結構,節約了成本。進一步,本發明通過數位信號處理模組處理校正信號,從而可適應雜訊的變化,達到更好的雜訊抑制效果。
10‧‧‧射頻前端電路
110‧‧‧處理器
120‧‧‧主通道
121‧‧‧主開關
122‧‧‧主數位信號處理模組
123‧‧‧主模/數轉換器
130‧‧‧主接收通道
131‧‧‧主低噪放大器
132‧‧‧主接收衰減器
133‧‧‧主中頻放大器
134‧‧‧主合成器
140‧‧‧耦合模組
150‧‧‧校正通道
151‧‧‧副開關
152‧‧‧副數位信號處理模組
153‧‧‧副數/模轉換器
154‧‧‧副模/數轉換器
160‧‧‧校正發射通道
161‧‧‧第二合成器
162‧‧‧移相器
163‧‧‧發射衰減器
164‧‧‧線性放大器
165‧‧‧耦合開關
166‧‧‧功率放大器
167‧‧‧濾波器
170‧‧‧校正接收通道
171‧‧‧副低噪放大器
172‧‧‧副接收衰減器
173‧‧‧副中頻放大器
174‧‧‧第一合成器
190‧‧‧天線
圖1為本發明實施方式的射頻前端電路的系統架構圖。
圖2為圖1所示的射頻前端電路的電路圖。
圖3為應用圖1所示的射頻前端電路對信號進行處理以獲得雜訊的示意圖。
下面將結合附圖,對本發明作進一步的詳細說明。
請參閱圖1至圖2所示,本發明實施方式提供的射頻前端電路10應用於多輸入多輸出系統中,與天線190連接,用於通過天線190發射或接收通信信號。其中,天線190可以是陣列天線或組合天線,也可以是多個不同類型的天線。本實施方式中,天線190為陣列天線。
射頻前端電路10包括處理器110、至少一主通道120、至少一校正通道150、和至少一耦合模組140。主通道120、校正通道150並聯連接於處理器110和天線190之間,每一通道既可以同時包括發射和接收通道,也可以只包括發射通道或接收通道。本實施方式中,主通道120包括一主接收通道130;校正通道150包括一校正發射通道160及一校正接收通道170。
處理器110用於對要發送或接收到的信號進行處理,還用於切換該射頻前端電路10的工作模式。其中,在正常模式下,和其他多輸入多輸出系統相同,所有的主通道120、校正通道150均用於分別獨立的發射和接收信號;在校正模式下,主通道120被用於正常發射和接收信號,校正通道150被用於對接收的信號進行校正。耦合模組140通過一耦合開關165和校正通道150連接,並耦合至主通道120。在正常模式下,處理器110控制耦合開關165斷開校正通道150與耦合模組140的連接,耦合模組140不起作用;在校正模式下,處理器110控制耦合開關165連通校正通道150與耦合模組140,耦合模組140將校正通道150得出的校正信號耦合至主通道120,以消除主通道120接收的信號中包含的雜訊。
在正常模式下,多通道信號具有更高的傳輸速率但抗雜訊能力差;在校正模式下,由於具有低訊噪比,在雜訊干擾下具有更好的傳輸品質。處理器110可根據用戶輸入的指令切換到正常模式或校正模式,也可根據通訊參數自主的進行切換。例如,如果正在進行的是正常模式通信應用,當由於存在較強干擾訊號而導致傳輸速率降低,此時處理器110控制射頻前端電路10切換到校正模式;待干擾源消失或訊號源增強後處理器110控制射頻前端電路10切換到正常模式。
下面以一條主通道120和一條校正通道150為例,對校正模式做出說明,在說明中,只列出本實施方式涉及到的元件。然而,必須指出的是,射頻前端電路10並非只可以有一條主通道和一條校正通道,也並非只包含下面列出的元件。
主通道120包括上述主接收通道130,主接收通道130包括自天線190端順序連接的主低噪放大器131、主接收衰減器132、主中頻放大器133、和主合成器134。
主低噪放大器131用於對天線190接收的信號進行放大,主接收衰減器132用於衰減信號中過大的成分,主中頻放大器133用於對信號進行中頻放大。主合成器134用於根據輸入的解擴信號inv PN(t)(即擴頻信號PN(t)的逆信號)解調信號,該inv PN(t)信號可以從處理器110輸入,也可以從處理器110控制的硬體電路輸入。
主通道120還包括一個連接於主低噪放大器131和天線190之間的 主開關121、和一個連接于主合成器134和處理器110之間的主數位信號處理模組(DSP)122。主開關121由處理器110控制,用於切換天線190與主接收通道130連接,或與一主發射通道(圖未示)連接。主數位信號處理模組(DSP)122包括一個和主合成器134連接的主模/數轉換器(A/D)123,主模/數轉換器(A/D)123用於將信號由類比信號轉換成數位信號,主數位信號處理模組(DSP)122對數位信號進行初步處理後,將其送到處理器110進行進一步處理。
校正通道150包括一副開關151、一副數位信號處理模組(DSP)152、和連接於副開關151和副數位信號處理模組152之間的上述校正發射通道160及上述校正接收通道170。副開關151用於根據處理器110的控制信號,使天線190和校正發射通道160連通,或者使天線190和校正接收通道170連通。副數位信號處理模組(DSP)152包括與校正發射通道160連接的副數/模轉換器(D/A)153和與校正接收通道170連接的副模/數轉換器154。
校正接收通道170包括自天線190端順序連接的副低噪放大器171、副接收衰減器172、副中頻放大器173、和第一合成器174。校正發射通道160包括自副數位信號處理模組(DSP)152端順序連接的第二合成器161、移相器162、發射衰減器163、線性放大器164、耦合開關165、功率放大器166、和濾波器167。
其中,校正接收通道170中元件的功能和主接收通道130中相應元件的功能相同。校正發射通道160中的第二合成器161用於根據輸入的擴頻信號PN(t)對信號進行擴頻處理,該PN(t)信號可以從 處理器110輸入,也可以從受處理器110控制的硬體電路輸入。移相器162用於調整信號的相位,發射衰減器163用於調整信號的振幅,線性放大器164用於對信號進行線性放大,功率放大器166用於對信號進行功率放大,濾波器167用於濾去信號功率放大時產生的失真。上述元件及其功能同樣屬於現有技術,在此對其不多作介紹。
在本實施方式中,耦合模組140耦合至主低噪放大器131和主接收衰減器132之間的線路,包括串接的耦合器和對應的負載阻抗。耦合模組140連接至耦合開關165。耦合開關165用於根據處理器110的控制信號,使線性放大器164和功率放大器166連通,或者使線性放大器164和耦合模組140連通。其中,當射頻前端電路10處於正常工作模式時,耦合開關165連通線性放大器164和功率放大器166;當射頻前端電路10處於校正模式時,耦合開關165連通線性放大器164和耦合模組140。
請一併參考圖3,主接收通道130和校正接收通道170從天線190接收的信號中包括由通信信號St(t)和擴頻信號PN(t)合成的有用信號St(t)*PN(t)和雜訊Ni(t),其中,雜訊Ni(t)必須被除去以提高通信品質。
信號St(t)*PN(t)+Ni(t)在校正接收通道170中經過副低噪放大器171、副接收衰減器172、和副中頻放大器173處理後,第一合成器174接收該信號St(t)*PN(t)+Ni(t)和inv PN(t)信號,並對之進行合成,從而得到信號St(t)+Ni(t)* InvPN(t),其中,信號St(t)具有遠高於信號Ni(t)* InvPN(t)的振幅,從而信號St(t) +Ni(t)* InvPN(t)的峰均功率比(PAPR)遠大於1,在此記信號St(t)+Ni(t)* InvPN(t)的峰均功率比的值為α。
信號St(t)+Ni(t)* InvPN(t)通過副模/數轉換器154轉換成數位信號,副數位信號處理模組(DSP)152對該數位信號進行削峰處理。可根據實際需要選擇不同的削峰方法,例如,其中一種削峰方法可以是:先經過傅立葉變換(FFT)將信號分解成幅值分量和頻率分量後,再對幅值分量進行限幅運算,將限幅門檻值以上的幅值調整為限幅門檻值,最後經過逆傅立葉變換(IFFT)將信號還原。其中,限幅門檻值可以根據信號的峰均功率比值α加以調整,從而,隨著雜訊Ni(t)的變化,限幅門檻值可做相應的調整以適應不同的環境。進過削峰處理後,信號Ni(t)* InvPN(t)得以保留,而信號St(t)的幅值被大大削弱了,變成了St(t)/α。
經過削峰處理的信號St(t)/α+Ni(t)* InvPN(t)經過副數/模轉換器(D/A)153轉換成類比信號。第二合成器接收該信號St(t)/α+Ni(t)* InvPN(t)和PN(t)信號,並對之進行合成,從而得到信號St(t)* PN(t)/α+Ni(t),此時,有用信號St(t)* PN(t)已經被削弱到幾乎可忽略不計,而雜訊Ni(t)得以保留。移相器162對信號St(t)* PN(t)/α+Ni(t)進行反相處理,從而得到信號-St(t)* PN(t)/α-Ni(t)。信號-St(t)* PN(t)/α-Ni(t)經發射衰減器163調整振幅和線性放大器164線性放大後,從耦合模組140耦合到主接收通道130,此時,信號-Ni(t)即和主接收通道130接收到的信號St(t)*PN(t)+Ni(t)中的雜訊Ni(t)抵消,從 而消除了雜訊。
另外,本領域技術人員可在本發明精神內做其他變化,然,凡依據本發明精神實質所做的變化,都應包含在本發明所要求保護的範圍之內。
110‧‧‧處理器
120‧‧‧主通道
121‧‧‧主開關
122‧‧‧主數位信號處理模組
123‧‧‧主模/數轉換器
130‧‧‧主接收通道
131‧‧‧主低噪放大器
132‧‧‧主接收衰減器
133‧‧‧主中頻放大器
134‧‧‧主合成器
140‧‧‧耦合模組
150‧‧‧校正通道
151‧‧‧副開關
152‧‧‧副數位信號處理模組
153‧‧‧副數/模轉換器
154‧‧‧副模/數轉換器
160‧‧‧校正發射通道
161‧‧‧第二合成器
162‧‧‧移相器
163‧‧‧發射衰減器
164‧‧‧線性放大器
165‧‧‧耦合開關
166‧‧‧功率放大器
167‧‧‧濾波器
170‧‧‧校正接收通道
171‧‧‧副低噪放大器
172‧‧‧副接收衰減器
173‧‧‧副中頻放大器
174‧‧‧第一合成器
190‧‧‧天線

Claims (9)

  1. 一種射頻前端電路,包括:處理器、主接收通道、校正通道、和耦合模組,所述主接收通道和所述校正通道分別連接於一外部天線和所述處理器之間,所述校正通道包括校正發射通道、校正接收通道、副開關和數位信號處理模組,所述校正發射通道包括一耦合開關,所述耦合模組耦合到所述主接收通道,並通過所述耦合開關與所述校正發射通道連接;所述射頻前端電路包括一正常模式和一校正模式,當所述射頻前端電路在所述正常模式時,所述副開關使所述天線和所述校正發射通道連通,所述主接收通道和所述校正接收通道彼此獨立的接收並處理信號;當所述射頻前端電路在所述校正模式下,所述副開關使所述天線和所述校正接收通道連通,所述處理器控制所述耦合開關連通所述耦合模組和所述校正發射通道,所述數位信號處理模組對所述校正接收通道接收並解擴的信號做模數轉換、削峰處理、和數模轉換,所述數位信號處理模組處理後的信號經過所述校正發射通道擴頻並反相後通過所述耦合模組耦合到所述主接收通道以消除所述主接收通道接收的信號中的雜訊。
  2. 如申請專利範圍第1項所述的射頻前端電路,其中,所述數位信號處理模組將所述模數轉換後的信號經過傅立葉變換分解成幅值分量和頻率分量,再對幅值分量進行限幅運算,將限幅門檻值以上的幅值調整為限幅門檻值,最後經過逆傅立葉變換將所述信號還原,從而獲得所述雜訊。
  3. 如申請專利範圍第1項所述的射頻前端電路,其中,所述數位信號處理模組包括和所述校正接收通道連接的模/數轉換器以及和所述校正發射通道連接的數/模轉換器。
  4. 如申請專利範圍第1項所述的射頻前端電路,其中,所述校正接收通道包括第一合成器,用於對所述校正接收通道接收的信號進行解擴處理。
  5. 如申請專利範圍第1項所述的射頻前端電路,其中,所述校正發射通道包括第二合成器,用於對所述削峰處理後的信號進行擴頻處理。
  6. 如申請專利範圍第1項所述的射頻前端電路,其中,所述校正發射通道包括移相器,用於對所述削峰處理後的信號進行反相處理。
  7. 如申請專利範圍第1項所述的射頻前端電路,其中,所述校正發射通道包括發射衰減器,用於調整所述削峰處理後的信號的振幅。
  8. 如申請專利範圍第1項所述的射頻前端電路,其中,所述耦合模組包括串接的耦合器和負載阻抗。
  9. 如申請專利範圍第1項所述的射頻前端電路,其中,所述處理器根據用戶輸入或通訊參數控制所述射頻前端電路切換到所述正常模式或所述校正模式。
TW99128106A 2010-08-23 2010-08-23 射頻前端電路 TWI429208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99128106A TWI429208B (zh) 2010-08-23 2010-08-23 射頻前端電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99128106A TWI429208B (zh) 2010-08-23 2010-08-23 射頻前端電路

Publications (2)

Publication Number Publication Date
TW201210209A TW201210209A (en) 2012-03-01
TWI429208B true TWI429208B (zh) 2014-03-01

Family

ID=46763916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99128106A TWI429208B (zh) 2010-08-23 2010-08-23 射頻前端電路

Country Status (1)

Country Link
TW (1) TWI429208B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569590B (zh) * 2013-03-25 2017-02-01 Airoha Tech Corp Radio front end module

Also Published As

Publication number Publication date
TW201210209A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR101564079B1 (ko) 다중 안테나 송신기들에서의 송신기 왜곡 교정을 위한 적응적 간섭 제거
US8036606B2 (en) Method and apparatus for interference cancellation
EP2941827B1 (en) Interference cancellation for division free duplexing or full duplex operation
US8050201B2 (en) LMS adaptive filter for digital cancellation of second order inter-modulation due to transmitter leakage
EP3531565B1 (en) Tower top device and passive intermodulation cancellation method
JP6197104B2 (ja) 無線通信システムの信号相殺方法および装置
US9553712B2 (en) Feed-forward canceller
KR20180030120A (ko) 트랜시버 및 트랜시버의 자체-간섭을 감소시키기 위한 방법
CN107005266A (zh) 全双工无线电设备
US20160156375A1 (en) Wireless Transceiver
US9520908B2 (en) Full-duplex radio communication device, method and system
US20130016634A1 (en) Electronic duplexer
US10637525B2 (en) Wireless device and wireless communication method
US8855029B2 (en) LMS adaptive filter for digital cancellation of second order inter-modulation due to transmitter leakage
WO2019005101A1 (en) WIRELESS ARCHITECTURES AND DIGITAL PRE-DISTORTION (DPD) TECHNIQUES USING CLOSED LOOP FEEDBACK FOR PHASE CONTROLLED NETWORK TRANSMITTERS
US8175540B2 (en) Intermodulation distortion control
CN102377440B (zh) 射频前端电路
US20170346537A1 (en) Wireless communication device and calibration method
WO2014210518A1 (en) All-analog and hybrid radio interference cancelation using cables, attenuators and power splitters
CA2953002C (en) Transmitter and interference cancellation method
TWI429208B (zh) 射頻前端電路
WO2012073405A1 (ja) 無線送受信機及びその制御方法
KR20100066327A (ko) 자동 이득 제어 장치와 방법
JP2022137593A (ja) 無線機
KR20160033600A (ko) 동일대역 전이중 송수신기 및 동일대역 전이중 mimo 송수신기