TWI425337B - 具超／降頻控制功能之電腦系統及其相關控制方法 - Google Patents

具超／降頻控制功能之電腦系統及其相關控制方法 Download PDF

Info

Publication number
TWI425337B
TWI425337B TW098145338A TW98145338A TWI425337B TW I425337 B TWI425337 B TW I425337B TW 098145338 A TW098145338 A TW 098145338A TW 98145338 A TW98145338 A TW 98145338A TW I425337 B TWI425337 B TW I425337B
Authority
TW
Taiwan
Prior art keywords
computer system
operating voltage
adjusted
clock frequency
clock
Prior art date
Application number
TW098145338A
Other languages
English (en)
Other versions
TW201122759A (en
Inventor
Ren Jiun Huang
Ben Jeng Lu
Original Assignee
Asustek Comp Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Comp Inc filed Critical Asustek Comp Inc
Priority to TW098145338A priority Critical patent/TWI425337B/zh
Priority to US12/978,829 priority patent/US8656150B2/en
Publication of TW201122759A publication Critical patent/TW201122759A/zh
Application granted granted Critical
Publication of TWI425337B publication Critical patent/TWI425337B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

具超/降頻控制功能之電腦系統及其相關控制方法
本案係為一種具超/降頻控制功能之電腦系統，尤指一種在超/降頻控制的過程中，採取電腦系統之睡眠(S3，sleep)與回復(resume)之歩驟的電腦系統。
一般來說，現今玩家級使用者(power user)可以利用基本輸出入系統(BIOS)來控制電腦系統的操作電壓(Vocre)或者時脈(Clock)頻率，此即為靜態超頻控制。或者，電腦系統的廠商會自行設計使用者介面讓玩家級使用者經由使用者介面的應用程式來控制電腦系統的操作電壓(Vcore)或者時脈(Clock)頻率，此即為動態超頻控制。一般來說，升高操作電壓與時脈頻率可以增強電腦系統的整體效能，但是會比較耗電；反之，降低操作電壓與時脈頻率會降低電腦系統的效能，但是會比較省電。因此，玩家級使用者可以根據電腦系統的負載大小來控制電腦系統維持在最佳效率。
習知的電腦系統中，使用者在進行靜態超頻控制時必須於基本輸出入系統(BIOS)上設定電腦系統的操作電壓(Vocre)或者時脈(Clock)頻率。並且於設定完成後重新啟動(reboot)電腦系統。當啟動程序完成且電腦系統成功開機時，即代表操作電壓與時脈頻率控制完成。然而， 重新啟動電腦系統必須耗費許多時間。
再者，習知動態超頻控制可以在不重新啟動電腦系統的情況之下進行電腦系統的操作電壓(Vocre)或者時脈(Clock)頻率的調整。因此，可解決習知靜態超頻控制過程中使用者耗費過多時間的缺點。然而，動態超頻控制所調整的時脈(Clock)頻率實際上僅是可使用的時脈頻率，並非為最佳化的時脈頻率。所以當電腦系統操作時間過久造成系統溫度升高時，很容易造成電腦的不穩定或者當機的情形發生。
由上述可知，習知的靜態超頻控制過程中電腦系統必須重新啟動，而此歩驟將產生使用者等待時間過長的問題。再者，習知的動態超頻控制常會造成電腦系統穩定性不佳等問題。
本案的目的在於提出一種具超/降頻控制功能之電腦系統及其相關控制方法，其可快速地完成靜態超頻控制；以及，在動態超頻控制後維持電腦系統的穩定度。
本案提出一種電腦系統中超/降頻控制方法，該電腦系統係載入一進階組態與電源介面作業系統，該方法包含下列步驟：設定一第一操作電壓與一第一時脈頻率；根據設定的該第一操作電壓與該第一時脈頻率，產生相對應的一第一控制信號至一電源供應器與一第二控制信號至一時脈產生器；控制該電腦系統進入一睡眠狀態；於一預定時間 後回復該電腦系統；於該電源供應器與該時脈產生器重新啟動時，該電源供應器根據該第一控制信號產生該第一操作電壓，該時脈產生器根據該第二控制信號產生該第一時脈頻率；以及，利用該第一時脈頻率與該第一操作電壓，調校該電腦系統中一北橋晶片內一記憶體控制器的參數。
本案另提出一種電腦系統中超/降頻控制方法，該電腦系統係載入一進階組態與電源介面作業系統，該方法包含下列步驟：設定一調整的操作電壓與一調整的時脈頻率；利用一信號線路即時設定一電源供應器輸出該調整的操作電壓與並且設定一時脈產生器輸出該調整的時脈頻率；於確認該調整的操作電壓與該調整的時脈頻率後，控制該電腦係進入一睡眠狀態；於一預定時間後回復該電腦系統；以及，利用該調整的時脈頻率與該調整的操作電壓，調校該電腦系統中一北橋晶片內一記憶體控制器的參數。
請參見第一圖，其所繪示為具超/降頻控制功能的電腦系統。此電腦系統可對中央處理器與北橋晶片組(NB，north-bridge chipset)作升降操作電壓(Vcore)與時脈(Clock)頻率的控制。電腦系統主要包括中央處理器10、北橋晶片組12、南橋晶片組(SB，south-bridge chipset)14、電源供應器(power supply)16、時脈產生器(clock generator)18、基本輸入輸出系統與嵌入式控制器(BIOS/EC)20、鍵盤22、超降頻控制單元24與記憶體 (memory)26。再者，北橋晶片組12另包括記憶體控制器(memory controller)120，用以控制北橋晶片組12與記憶體26間資料的存取；其中，中央處理器10與北橋晶片組12可整合至單一晶片。再者，電源供應器16可根據所接收之第一控制信號(CS_1)來調整輸出至中央處理器10之操作電壓(Vcore)；時脈產生器18可根據所接收之第二控制信號(CS_2)來調整輸出至中央處理器10與北橋晶片組12的時脈(Clock)頻率。再者，基本輸入輸出系統與嵌入式控制器(BIOS/EC)20亦可以利用通用輸入輸出埠(GPIO)或者系統管理匯流排(SMbus)來動態的調整輸出至中央處理器10與北橋晶片組12之操作電壓(Vcore)與時脈(Clock)頻率。而鍵盤22可作為動態超頻控制或靜態超頻控制的啟動機制，例如，按下特定熱鍵(hot-key)即可開始啟動動態超頻控制或靜態超頻控制的流程。當然，利用電腦系統中的特定按鈕(button)或者利用特定的應用軟體(application)也可以作為動態超頻控制或靜態超頻控制的啟動機制。
一般來說，在靜態超頻控制中，第一控制信號(CS_1)與第二控制信號(CS_2)由基本輸入輸出系統與嵌入式控制器(BIOS/EC)20經由控制超降頻控制單元24所輸出。
如第一圖所示，當使用者欲對電腦系統實施靜態超頻控制時，使用者利用鍵盤22的特定熱鍵來啟動電壓與時脈的控制流程。並且，利用鍵盤22來設定基本輸出入系統(BIOS)內的設定值，而嵌入式控制器(EC)則根據BIOS內的設定值來切換電壓(Vcore)與時脈(Clock)控制設 定，亦即設定所欲調整的操作電壓與時脈頻率。當基本輸入輸出系統與嵌入式控制器(BIOS/EC)20之設定完成後，基本輸入輸出系統與嵌入式控制器(BIOS/EC)20即經由超降頻控制單元24輸出第一控制信號(CS_1)與第二控制信號(CS_2)至電源供應器16與時脈產生器18。
在習知靜態超頻控制中，使用者需要重新啟動(reboot)電腦系統，而重新啟動電腦系統時，時脈產生器18即可根據第二控制信號(CS_2)產生新的時脈(Clock)頻率，而電源供應器16即可根據第一控制信號(CS_1)產生新的操作電壓(Vcore)。而重新啟動電腦系統最主要的目的在於電腦系統所執行的初始化程序(startup procedure)。電腦系統進行初始化程序時，電腦系統會根據新的操作電壓(Vcore)及新的時脈(Clock)頻率來重新調校(training)記憶體控制器120，使得北橋晶片組12與記憶體26間資料的存取可達到最佳化。而記憶體控制器120調校時脈的目的係調整時脈的延遲時間參數(delay time parameter)達成最佳的資料正確率。而當啟動程序完成且電腦系統成功開機時，即代表操作電壓與時脈頻率控制完成。
反之，如果電腦系統無法成功的調校記憶體控制器120，則北橋晶片組12將無法與記憶體26間進行資料存取，因此，將造成電腦系統開機失敗，亦即代表操作電壓與時脈頻率控制失敗。
在習知動態超頻控制中，使用者可利用鍵盤22的特定熱鍵來啟動動態超頻控制，或者電腦系統中的特定按鈕(button)或者利用特定的應用軟體(application)也可以 作為動態超頻控制的啟動機制。接著，使用者直接進行操作電壓(Vcore)與時脈(Clock)頻率的調整，此時，基本輸出入系統(BIOS)內的設定值會改變，而嵌入式控制器(EC)則根據BIOS內的設定值經由通用輸入輸出埠(GPIO)來直接設定時脈產生器18，並達成即時改變時脈(Clock)頻率的目的；同理，經由通用輸入輸出埠(GPIO)來直接設定電源供應器16，並達成即時改變操作電壓(Vcore)的目的。因此，中央處理器10與北橋晶片組12即可根據調整後的操作電壓(Vcore)與調整後的時脈(Clock)工作。再者，基本輸入輸出系統與嵌入式控制器(BIOS/EC)20也可以利用系統管理匯流排(SMbus)來取代通用輸入輸出埠(GPIO)達成動態超頻控制的目的。
習知動態超頻控制的過程中避免了電腦系統重新開機的歩驟，因此可解決習知靜態超頻控制過程中使用者耗費過多時間的缺點。然而，由於免去了重新啟動電腦系統的歩驟，新的時脈(Clock)頻率雖然可以使北橋晶片組12正常的存取記憶體26內的資料，但是此時的時脈(Clock)頻率並未經過記憶體控制器120的調校，因此並未到達最佳化。亦即，並非最佳的延遲時間參數。所以當電腦系統操作時間過久造成系統溫度升高時，很容易造成電腦的不穩定或者當機的情形發生。
根據電腦系統之BIOS韌體(Firmware)規格，電腦系統重新調校(training)記憶體控制器120之延遲時間參數不僅發生在電腦系統重新開機後，亦發生在電腦系統自睡眠(S3，sleep)中回復(resume)後；其中，電腦系統 在睡眠(S3)狀態下，僅有記憶體(RAM)被供電。由於電腦系統自睡眠(S3)中回復所需的時間遠較電腦系統重新開機所需的時間短，因此，本發明之電腦系統在對中央處理器10與北橋晶片組12實施靜態超頻控制的過程中，將以電腦系統自睡眠(S3)中回復來取代習用之電腦系統重新開機的歩驟。
由於本發明之電腦系統在對中央處理器10與北橋晶片組12實施靜態超頻控制的過程中，以電腦系統自睡眠(S3)中回復來取代習用之電腦系統重新開機的歩驟，且由於符合進階組態與電源介面(ACPI，Advance Configuration and Power Interface)之規格的作業系統(OS)具備有睡眠(S3)功能，因此本發明之電腦系統所載入(load)的作業系統(OS)必須為具進階組態與電源介面作業系統(ACPI OS)。
也就是說，由於電源供應器16與時脈產生器18於回復後會再次根據第一控制信號(CS_1)與第二控制信號(CS_2)來產生新的操作電壓(Vcore)與時脈(Clock)頻率。而此時，記憶體控制器120又可自動根據新的操作電壓及新的時脈重新調校(training)記憶體控制器120之時間延遲參數。因此即可利用控制電腦系統進入睡眠(S3)狀態來達成調整操作電壓與時脈頻率的目的。
再者，本發明之電腦系統在對中央處理器10與北橋晶片組12實施靜態超頻控制時，必須同時設定讓電腦系統在自睡眠(S3)中回復的時間，使得在一預定時間後，電腦系統可自睡眠(S3)中自動回復，其中電腦系統在自睡眠 (S3)中回復的預定時間可於嵌入式控制器(EC)中設定一計時器(timer)，並於預定時間之後回復電腦系統。
請參見第二圖，其所繪示為本發明電腦系統實施靜態超頻控制之流程圖。啟動電壓與時脈的控制流程，亦即利用特定熱鍵、應用軟體、或特定按鈕來啟動(步驟S60)。於基本輸入輸出系統與嵌入式控制器(BIOS/EC)20設定所欲達成的操作電壓和時脈頻率(步驟S62)。超降頻控制單元24根據基本輸入輸出系統與嵌入式控制器(BIOS/EC)20的設定產生第一控制信號(CS_1)至電源供應器16以及第二控制信號(CS_2)至時脈產生器18(步驟S64)。之後，利用具備ACPI之作業系統控制電腦系統進入睡眠(S3)狀態(步驟S66)，並且於一預定時間，例如1秒鐘，後回復電腦系統(步驟S68)。此時，電源供應器16與時脈產生器18重新啟動，並根據第一控制信號(CS_1)產生操作電壓(Vcore)以及根據第二控制信號(CS_2)產生時脈(Clock)(步驟S70)。電腦系統根據調整後的操作電壓及調整後的時脈重新調校(training)記憶體控制器120之參數(步驟S72)。最終，完成電腦系統之靜態超頻控制流程(步驟S74)。
如第二圖之流程圖所示，本發明的靜態超頻控制的主要優點在於使用者於基本輸出入系統中設定完成後，僅須進入睡眠(S3)狀態一預定時間後再次回復電腦系統，即可快速地達成操作電壓與時脈頻率的調整。
同理，本發明之電腦系統在實施動態超頻控制的過程中，加入控制電腦系統進入睡眠(S3)狀態以及回復的歩 驟，如此電腦系統在自睡眠(S3)狀態回復後，電腦系統將隨之根據調整後的操作電壓及調整後的時脈自動重新調校(training)記憶體控制器120之參數，如此將可解決習知電腦系統對中央處理器10與北橋晶片組12實施動態超頻控制後常有穩定性不佳之問題。
請參見第三圖，其所繪示為本發明電腦系統的動態超頻控制之流程圖。首先，啟動電壓與時脈的控制流程(利用應用軟體，按鈕或熱鍵來啟動)(歩驟S80)。使用者於基本輸入輸出系統與嵌入式控制器(BIOS/EC)中設定新的操作電壓與時脈頻率(步驟S82)。即時利用GPIO設定電源供應器16和利用GPIO或SMbus設定時脈產生器18來輸出調整後的操作電壓與時脈(步驟S84)。當新的操作電壓(Vcore)與時脈頻率符合使用者的要求時，使用者不再繼續調整(步驟S86)。之後，利用具備ACPI之作業系統控制電腦系統進入睡眠(S3)狀態(步驟S88)，並且於一預定時間，例如1秒鐘，後回復電腦系統(步驟S90)。而電腦系統利用調整後的操作電壓(Vcore)與時脈來重新調校記憶體控制器之參數(步驟S92)。最後，完成電壓與時脈的控制流程(步驟S94)。當新的操作電壓(Vcore)與時脈頻率不符合使用者的要求時，使用者將繼續進行操作電壓與時脈頻率的調整(步驟S82)。
如第三圖之流程圖所示，本發明動態超頻控制的過程中由於進入睡眠(S3)狀態，因此電腦系統回復之後電腦系統即可根據調整後的操作電壓及調整後的時脈重新調校(training)記憶體控制器120之延遲時間參數，達到記憶 體控制器120與記憶體26間資料的存取最佳化。因此可以防止電腦系統的不穩定情況發生。
綜上所述，由於本發明之電腦系統在對中央處理器10與北橋晶片組12實施靜態超頻控制的過程中，係控制電腦系統進入睡眠(S3)狀態並自動回復來取代習用靜態超頻控制中之重新啟動(reboot)的歩驟，如此將可節省使用者的等待時間。再者，由於本發明之電腦系統在對中央處理器10與北橋晶片組12實施動態超頻控制的過程中，加入了使電腦系統進入睡眠(S3)狀態並自動回復的歩驟，雖然此歩驟增加了動態超頻控制所需的時間，但是電腦系統自睡眠(S3)中回復後將使得本發明之電腦系統可根據調整後的操作電壓及調整後的時脈重新調校(training)記憶體控制器120之延遲時間參數，如此將可解決習知電腦系統穩定性不佳之問題。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本案圖式中所包含之各元件列示如下：
10‧‧‧中央處理器
12‧‧‧北橋晶片組
14‧‧‧南橋晶片組
16‧‧‧電源供應器
18‧‧‧時脈產生器
20‧‧‧基本輸入輸出系統與嵌入式控制器
22‧‧‧鍵盤
24‧‧‧超降頻控制單元
26‧‧‧記憶體
120‧‧‧記憶體控制器
本案得藉由下列圖式及說明，俾得一更深入之了解：
第一圖所繪示為具超/降頻控制功能的電腦系統。
第二圖所繪示為本發明之電腦系統實施靜態超頻控制流程圖。
第三圖所繪示為本發明之電腦系統實施動態超頻控制流程圖。

Claims (8)

  1. 一種電腦系統中超/降頻控制方法，該電腦系統係載入一進階組態與電源介面作業系統，該方法包含下列步驟：設定一第一操作電壓與一第一時脈頻率；根據設定的該第一操作電壓與該第一時脈頻率，產生相對應的一第一控制信號至一電源供應器與一第二控制信號至一時脈產生器；控制該電腦系統進入一睡眠狀態；於一預定時間後回復該電腦系統；於該電源供應器與該時脈產生器重新啟動時，該電源供應器根據該第一控制信號產生該第一操作電壓，該時脈產生器根據該第二控制信號產生該第一時脈頻率；以及利用該第一時脈頻率與該第一操作電壓，調校該電腦系統中一北橋晶片內一記憶體控制器的延遲時間參數。
  2. 如申請專利範圍第1項所述之方法，其中，該第一操作電壓與該第一時脈頻率係設定於一基本輸入輸出系統中。
  3. 如申請專利範圍第1項所述之方法，其中，該第一控制信號與該第二控制信號係由一超降頻控制單元所產生。
  4. 如申請專利範圍第1項所述之方法，其中，該電腦系統中的一嵌入式控制器內包括一計數器用以計數該預定時間。
  5. 一種電腦系統中超/降頻控制方法，該電腦系統係載入一進階組態與電源介面作業系統，該方法包含下列步驟：設定一調整的操作電壓與一調整的時脈頻率； 利用一信號線路即時設定一電源供應器輸出該調整的操作電壓並且設定一時脈產生器輸出該調整的時脈頻率；於確認該調整的操作電壓與該調整的時脈頻率後，控制該電腦系統進入一睡眠狀態；於一預定時間後回復該電腦系統；以及利用該調整的時脈頻率與該調整的操作電壓，調校該電腦系統中一北橋晶片內一記憶體控制器的延遲時間參數。
  6. 如申請專利範圍第5項所述之方法，其中，該調整的操作電壓與該調整的時脈頻率係設定於一基本輸入輸出系統中。
  7. 如申請專利範圍第5項所述之方法，其中，該信號線路係為一系統管理匯流排或者一通用輸入輸出埠。
  8. 如申請專利範圍第5項所述之方法，其中，該電腦系統中的一嵌入式控制器內包括一計數器用以計數該預定時間。
TW098145338A 2009-12-28 2009-12-28 具超／降頻控制功能之電腦系統及其相關控制方法 TWI425337B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098145338A TWI425337B (zh) 2009-12-28 2009-12-28 具超／降頻控制功能之電腦系統及其相關控制方法
US12/978,829 US8656150B2 (en) 2009-12-28 2010-12-27 Computer system with overclocking function involves setting time parameter of memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098145338A TWI425337B (zh) 2009-12-28 2009-12-28 具超／降頻控制功能之電腦系統及其相關控制方法

Publications (2)

Publication Number Publication Date
TW201122759A TW201122759A (en) 2011-07-01
TWI425337B true TWI425337B (zh) 2014-02-01

Family

ID=44188936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145338A TWI425337B (zh) 2009-12-28 2009-12-28 具超／降頻控制功能之電腦系統及其相關控制方法

Country Status (2)

Country Link
US (1) US8656150B2 (zh)
TW (1) TWI425337B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102830751A (zh) * 2011-06-15 2012-12-19 鸿富锦精密工业（深圳）有限公司 主机板
KR101885857B1 (ko) * 2012-01-04 2018-08-06 삼성전자주식회사 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법
US9360909B2 (en) * 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
TWI494744B (zh) * 2013-07-05 2015-08-01 Giga Byte Tech Co Ltd 電源控制系統及其方法
TWI515550B (zh) * 2014-08-27 2016-01-01 緯創資通股份有限公司 晶片裝置及其電子系統
US9678529B2 (en) * 2014-09-02 2017-06-13 Nvidia Corporation Efficiency-based clock frequency adjustment
US10394343B2 (en) * 2015-07-08 2019-08-27 Asustek Computer Inc. Keyboard control circuit
WO2020117270A1 (en) * 2018-12-07 2020-06-11 Hewlett-Packard Development Company, L.P. Automated overclocking using a prediction model
US10852761B2 (en) 2018-12-13 2020-12-01 Ati Technologies Ulc Computing system with automated video memory overclocking
US11320885B2 (en) * 2020-05-26 2022-05-03 Dell Products L.P. Wide range power mechanism for over-speed memory design
CN112130658A (zh) * 2020-09-29 2020-12-25 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 程控智能电源与时钟控制方法及系统
TWI764648B (zh) * 2021-03-25 2022-05-11 微星科技股份有限公司 主機板、主機板的外接裝置以及主機板的開機方法
US11734151B2 (en) 2021-06-24 2023-08-22 Advanced Micro Devices, Inc. Precise shadowing and adjustment of on-die timers in low power states

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220723A1 (en) * 2005-03-31 2006-10-05 Tseng-Wen Chen Controlling circuit for controlling operating clock and/or driving voltage of logic circuit, and method thereof
TWI313806B (en) * 2006-05-12 2009-08-21 Asustek Comp Inc Virtual sleep method
TW200943044A (en) * 2008-04-14 2009-10-16 Asustek Comp Inc Motherboard with functions of overclocking and overvolting
TW200944996A (en) * 2008-04-18 2009-11-01 Asustek Comp Inc Overclocking module and computer system and method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382366B1 (en) * 2003-10-21 2008-06-03 Nvidia Corporation Method, apparatus, system, and graphical user interface for selecting overclocking parameters of a graphics system
TWI277858B (en) * 2005-09-29 2007-04-01 Via Tech Inc Circuit of dynamically adjusting the basic clock signal for the front-side bus and its method
US7500122B2 (en) * 2006-01-20 2009-03-03 Micro-Star Int'l Co., Ltd. Efficiency optimization method for hardware devices with adjustable clock frequencies
US20090235108A1 (en) * 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220723A1 (en) * 2005-03-31 2006-10-05 Tseng-Wen Chen Controlling circuit for controlling operating clock and/or driving voltage of logic circuit, and method thereof
TWI313806B (en) * 2006-05-12 2009-08-21 Asustek Comp Inc Virtual sleep method
TW200943044A (en) * 2008-04-14 2009-10-16 Asustek Comp Inc Motherboard with functions of overclocking and overvolting
TW200944996A (en) * 2008-04-18 2009-11-01 Asustek Comp Inc Overclocking module and computer system and method thereof

Also Published As

Publication number Publication date
TW201122759A (en) 2011-07-01
US20110161706A1 (en) 2011-06-30
US8656150B2 (en) 2014-02-18

Similar Documents

Publication Publication Date Title
TWI425337B (zh) 具超／降頻控制功能之電腦系統及其相關控制方法
EP2239647B1 (en) Motherboard with electronic device for reducing power consumption during sleep mode of computer motherboard
KR101518323B1 (ko) 하이브리드-셧다운 및 고속 시동 프로세스를 제공하기 위한 방법 및 시스템
TWI558161B (zh) 成像裝置以及控制該成像裝置的方法
JPH11161385A (ja) コンピュータシステムおよびそのシステムステート制御方法
WO2022121475A1 (zh) 运行状态切换方法、装置、电子设备及存储介质
TW201602791A (zh) 具有重組態系統單晶片並支援儘記憶體通訊模式之常開處理器之系統單晶片
JP2011008748A (ja) マザーボード用節電電子装置及びそのマザーボード
TW201421223A (zh) 電源控制系統及其方法
US8954800B1 (en) Recovery button for automatically entering recovery mode
TW515995B (en) Method allowing to configure computer system as wake on LAN
TWI693513B (zh) 伺服器系統及其省電方法
US9672048B2 (en) Electronic device and method for waking up operating system thereof
KR101978323B1 (ko) Gpio 포트를 활용한 효율적인 전력관리 장치 및 방법
US20170308154A1 (en) Fast system setting changes
JP2019207551A (ja) 情報処理装置、制御方法、及びプログラム
EP3598269A1 (en) Computer power saving method and computer waking method
TWI751501B (zh) 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置
CN102109877B (zh) 具有超/降频控制功能的计算机系统及其相关控制方法
TWI482090B (zh) 可經由通用序列匯流排裝置開機的系統及其方法
US9311172B2 (en) External electronic device
WO2018058717A1 (zh) 非易失性存储装置、方法、计算机系统及待机或休眠实现方法
TWI533215B (zh) 開機方法及相關伺服器裝置
WO2012126345A1 (zh) 计算机的启动方法、启动装置、状态转换方法和状态转换装置
TW201327172A (zh) 電源時序控制裝置及電源時序的延遲時間調整方法