TWI423442B - 一種具有虛擬汲極之金氧半導體電晶體 - Google Patents

Description

一種具有虛擬汲極之金氧半導體電晶體

本發明是關於一種金氧半導體電晶體，尤指一種具有虛擬汲極之金氧半導體電晶體。

今日的電力系統所供給的電大多是頻率為50Hz或60Hz、電壓從100V到240V不等的交流電壓源，由於機電設備所需的電壓、頻率不一，因此在機電設備內常利用電子元件的開關動作，配合電感、電容、電阻、變壓器等被動元件，以達到電源轉換及控制的目的，進而供給機電設備所需的電壓及頻率。例如，新型的空調系統採用主導低壓輸出給內部電子設備的供電系統，此一供電系統係由一個內部的電源開關調控欲輸出的電壓大小，將來自外部的電壓降至內部機電設備的運作所需之電壓值，以供機電設備利用電壓，同時該理想的電源開關必須具備效率高、重量輕、尺寸小、待機功耗低等多個重要特性。

由於高壓金氧半導體(high-voltage metal-oxide semiconductor，以下簡稱HV MOS)電晶體具有開關的特性，故已被廣地應用在中央處理器電源供應(CPU power supply)、電管理系統(power management system)、直流/交流轉換器(AC/DC converter)、LCD與電漿電視驅動器、車 用電子、電腦週邊、小尺寸直流馬達控制器、以及高頻的射頻(radio-frequency)晶片等消費性電子產品等領域。

目前使用的高壓金氧半導體主要包含有橫向擴散型(lateral diffusion)及汲極延伸型(drain-extended)等具有較厚閘極絕緣層且得以承受高電壓等型態的電晶體。請參照第1圖，第1圖為習知一汲極延伸型電晶體之結構示意圖。如圖中所示，典型的高壓N型電晶體結構主要包含一半導體基底12、一N型井14與一P型井16設於半導體基底12中、一閘極結構18設於半導體基底12上並橫跨部分的N型井14與P型井16、一輕摻雜源極104與一源極20設於P型井16中、一汲極22設於N型井14中以及複數個淺溝隔離24設於半導體基底12中。其中，閘極結構18可包含一閘極電極26與一閘極絕緣層28設於閘極電極26與半導體基底12之間，閘極結構18的側壁設有一側壁子30，且閘極結構18的頂部與源極20及汲極22表面也設有一矽化金屬層32。

需注意的是，電晶體的N型井14是包覆整個淺溝隔離24並延伸至部份閘極結構18下方的半導體基底12中，且同時佔據整個通道區域的大部分面積，使閘極電極26下方的通道區域僅有一小部分被P型井16覆蓋。由於一般電子在通過閘極電極26下的通道區域時僅會受控於閘極電極 26與P型井16之間所形成的反轉層，在習知的設計下，反轉層的面積明顯受限於N型井14所佔據的位置，使電晶體的通道區域僅有一小部分能有效的被閘極控制，進而嚴重影響電子的傳輸與整個電晶體的開關速度。

然由於目前高頻的操作，例如電源放大器(power amplifier)等應用上必需能達到高的頻率響應及較高的開關速度，上述習知的汲極延伸型電晶體基於N型井的設計顯然使閘極的控制能力嚴重受到影響而無法製作出效能良好且能適用於高頻的產品。因此，如何改良目前的電晶體設計以製作出在高頻環境下具有競爭力的產品即為現今一重要課題。

因此本發明之主要目的是提供一種具有虛擬汲極的電晶體結構，以改善目前汲極延伸型電晶體因N型井過度延伸至閘極下方而嚴重影響元件開關速度等問題。

本發明是揭露一種具有虛擬汲極之金氧半導體電晶體，包含有：一半導體基底；一閘極結構設於半導體基底上；一源極、一虛擬汲極(pseudo-drain)、一汲極以及一淺溝隔離設於半導體基底中；一P型井設於半導體基底中及源極與閘極結構下方；以及一N型井設於淺溝隔離及汲極 下方。其中，淺溝隔離是設於虛擬汲極與汲極之間，且N型井可延伸至虛擬汲極下方但不延伸至閘極結構下方。

本發明之另一實施例是揭露一種具有虛擬汲極之金氧半導體電晶體，其包含有一半導體基底、一第一電晶體設於半導體基底中、一第二電晶體設於半導體基底中、一汲極設於第一電晶體及第二電晶體之間、一第一淺溝隔離設於第一電晶體與該汲極之間以及一第二淺溝隔離設於第二電晶體與汲極之間。其中，第一電晶體包含一第一閘極結構設於半導體基底上以及一第一源極與一第一虛擬汲極分別設於第一閘極結構兩側之半導體基底中，而第二電晶體則包含一第二閘極結構設於半導體基底上以及一第二源極與一第二虛擬汲極分別設於第二閘極結構兩側之半導體基底中。

本發明的電晶體結構主要在閘極結構與淺溝隔離之間設置一虛擬汲極，且N型井是由汲極下方的半導體基底朝虛擬汲極的方向延伸直到閘極結構相對邊緣的半導體基底中。由於N型井並不延伸至閘極結構下方的區域，且閘極結構下的通道區域是完全覆蓋於P型井中，本發明可大幅提昇通道區域的反轉層面積，使電子在經過通道區域時完全受控於閘極而不至產生飄移(drift)的現象。在整個通道區域均可藉由閘極來控制的情況下，本發明可大幅提昇閘極 開關的反應速度(response rate)及元件的崩潰電壓(breakdown voltage)，使電晶體應用於高頻的射頻產品時提升整個元件的整體效能。

請參照第2圖，第2圖為本發明較佳實施例製作具有虛擬汲極之金氧半導體電晶體之示意圖。如圖中所示，首先提供一半導體基底62，例如一矽晶圓或矽覆絕緣(SOI)基底，然後進行複數個離子佈植製程及淺溝隔離(STI)製程，以於半導體基底62中形成複數個第一導電類型井、至少一第二導電類型井及複數個淺溝隔離70、72、74。本發明較佳實施例之第一導電類型井係為P型井66、68而第二導電類型井係為N型井64，但不侷限於此，第一導電類型井又可為N型井而第二導電類型井可為P型井，此作法也屬本發明所涵蓋的範圍。另外，本實施例的金氧半導體電晶體是以兩個P型井66、68夾設一N型井64的方式配置，但不侷限於此設計，本發明又可依產品需求於P型井66、68周圍增設複數個N型井與P型井，此皆屬本發明所涵蓋的範圍。

接著分別形成一閘極結構於P型井66、68上。舉例來說，可先形成一由氧化矽或氮化矽所構成的閘極絕緣層(圖未示)並覆蓋P型井66、68表面。其中，閘極絕緣層的厚 度可依據產品的需求來調整。舉例來說，當所完成的電晶體是應用在一高頻之射頻通訊晶片時，所沈積的閘極絕緣層厚度較佳低於50埃。而當電晶體是應用於一輸出/輸入(I/O)元件時，所沈積的閘極絕緣層的厚度可至數百埃。

然後以N型離子佈植形成一摻雜或未摻雜之多晶矽層(圖未示)在閘極絕緣層上，並對此多晶矽層及閘極絕緣層進行一微影暨蝕刻製程，例如先形成一圖案化光阻層(圖未示)於多晶矽層表面，然後進行一蝕刻製程，利用圖案化光阻層當作遮罩去除部分的多晶矽層及閘極絕緣層，以於半導體基底62上形成複數個由圖案化之多晶矽層所構成的閘極電極78與閘極絕緣層76，最後再去除圖案化光阻層。。至此即於P型井66、68上分別形成一由閘極絕緣層76與閘極電極78所構成的閘極結構102。

然後於N型閘極電極78完成後進行一偏位側壁子製程，例如可先沈積一氧化矽層或氮化矽層並以蝕刻方式於各N型閘極電極78側壁分別形成一偏位側壁子80。接著利用閘極電極78與偏位側壁子80當作遮罩進行一輕摻雜離子佈植製程，以於偏位側壁子80兩側的半導體基底62中分別形成一N型輕摻雜源極/汲極82。隨後進行一主側壁子製程，例如先沈積一氮化矽層或氧化矽層並搭配回蝕刻製程，以於偏位側壁子80周圍形成一主側壁子84。

然後利用閘極電極78以及主側壁子84當作遮罩進行一N型重摻雜離子佈植製程，以於P型井66、68上主側壁子84兩側的半導體基底62中分別形成一源極86、88與虛擬汲極(pseudo-drain)90、92，並同時在兩個淺溝隔離72、74之間的N型井64中形成一汲極94。

需注意的是，本實施例雖依序形成偏位側壁子80、輕摻雜源極/汲極82、主側壁子84以及源極86、88、虛擬汲極90、92與汲極94，但不侷限於這個順序，本發明又可依製程需求隨時改變或調整上述側壁子與各摻雜區的形成順序及側壁子的數量，此皆屬本發明所涵蓋的範圍。

接著於源極86、88、虛擬汲極90、92以及汲極94形成後進行一自行對準矽化金屬(self-aligned silicide, silicide)製程。例如先形成一由鈷、鈦、鎳、鉑、鈀或鉬等所構成的金屬層(圖未式)於半導體基底62表面，並進行一快速升溫退火製程，利用高溫使金屬層與閘極電極78頂部及側壁子84兩側的半導體基底62表面反應以形成一矽化金屬層96。最後再去除未反應的金屬層。至此即完成本發明較佳實施例具有虛擬汲極之MOS電晶體的製作。另需注意的是，本實施例雖以並聯方式於半導體基底62上製作出兩個電晶體98、100夾設一汲極94的結構，但不侷限於此設計， 本發明又可於汲極94旁僅設置一具有源極86與虛擬汲極90的電晶體98，如第3圖所示，此設計也屬本發明所涵蓋的範圍。

又如第2圖所示，本發明所揭露的MOS電晶體結構主要包含有一半導體基底62、兩個例如P型井66、68之第一型式井設於半導體基底62中、一例如N型井64之第二型式井設於P型井66、68之間、複數個淺溝隔離70、72、74用來分隔P型井66、68與N型井64、兩個電晶體98、100分別設於P型井66、68上以及一汲極94設於兩個電晶體98、100之間的N型井64中。其中，電晶體98、100分別設有一閘極結構102、複數個側壁子80、84設於閘極結構102的側壁以及一源極86、88與一虛擬汲極90、92分別設於閘極結構102兩側的半導體基底62中。本發明較佳實施例中的第一導電類型井係為P型井66、68，第二導電類型井係為N型井64，電晶體98、100係為NMOS電晶體，其分別設置於P型井66、68上，且兩個P型井66、68之間夾設一N型井64。但不侷限於此，第一導電類型井又可為N型井，第二導電類型井可為P型井，兩個電晶體98、100可分別為PMOS電晶體並設於兩個N型井中。且兩個N型井之間夾設一P型井，而呈現如第2圖中相反的結構，此設計也屬本發明所涵蓋的範圍。

依據本發明之較佳實施例，電晶體98、100的閘極結構102與淺溝隔離72、74之間分別設有一虛擬汲極90、92，且N型井64是由汲極94下方的半導體基底62朝兩個電晶體98、100的虛擬汲極90、92方向延伸直到閘極結構102相對邊緣的半導體基底62中。換句話說，N型井64會延伸至虛擬汲極90、92下方並僅與部份虛擬汲極90、92重疊，且其並不延伸至閘極結構102下方的半導體基底62中，且依照本發明的設計，電子在傳輸時會先由源極86、88經過通道區域的反轉層，然後再沿著虛擬汲極90、92與N型井64鄰近淺溝隔離72、74側壁的區域(如圖中箭頭所示)飄移至汲極94。

值得注意的是，由於N型井64並不延伸至閘極結構102下方的區域，且閘極結構102下的通道區域是完全覆蓋於P型井66、68中，因此本發明可大幅提昇通道區域的反轉層面積，使電子在經過通道區域時完全受控於閘極而不至產生飄移(drift)的現象。此外，在整個通道區域均可藉由閘極來控制的情況下，本發明更可有效提昇閘極開關的反應速度(response rate)及元件的崩潰電壓(breakdown voltage)，使電晶體應用於高頻的射頻產品時提升整個元件的整體效能。

以上所述僅為本發明之較佳實施例，凡依本發明申請 專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

12‧‧‧半導體基底

14‧‧‧N型井

16‧‧‧P型井

18‧‧‧閘極結構

20‧‧‧源極

22‧‧‧汲極

24‧‧‧淺溝隔離

26‧‧‧閘極電極

28‧‧‧閘極絕緣層

30‧‧‧側壁子

32‧‧‧矽化金屬層

62‧‧‧半導體基底

64‧‧‧N型井

66‧‧‧P型井

68‧‧‧P型井

70‧‧‧淺溝隔離

72‧‧‧淺溝隔離

74‧‧‧淺溝隔離

76‧‧‧閘極絕緣層

78‧‧‧閘極電極

80‧‧‧偏位側壁子

82‧‧‧輕摻雜源極/汲極

84‧‧‧側壁子

86‧‧‧源極

88‧‧‧源極

90‧‧‧虛擬汲極

92‧‧‧虛擬汲極

94‧‧‧汲極

96‧‧‧矽化金屬層

98‧‧‧電晶體

100‧‧‧電晶體

102‧‧‧閘極結構

104‧‧‧輕摻雜源極/汲極

第1圖為習知一汲極延伸型電晶體之結構示意圖。

第2圖為本發明較佳實施例製作具有虛擬汲極之金氧半導體電晶體之示意圖。

第3圖為本發明另一實施例之一具有虛擬汲極之金氧半導體電晶體之示意圖。

62‧‧‧半導體基底

64‧‧‧N型井

66‧‧‧P型井

68‧‧‧P型井

70‧‧‧淺溝隔離

72‧‧‧淺溝隔離

74‧‧‧淺溝隔離

76‧‧‧閘極絕緣層

78‧‧‧閘極電極

80‧‧‧偏位側壁子

82‧‧‧輕摻雜源極/汲極

84‧‧‧側壁子

86‧‧‧源極

88‧‧‧源極

90‧‧‧虛擬汲極

92‧‧‧虛擬汲極

94‧‧‧汲極

96‧‧‧矽化金屬層

98‧‧‧電晶體

100‧‧‧電晶體

102‧‧‧閘極結構

Claims (14)

1. 一種具有虛擬汲極之金氧半導體電晶體，包含有：一半導體基底；一閘極結構設於該半導體基底上；一源極、一虛擬汲極(pseudo-drain)、一汲極以及一淺溝隔離設於該半導體基底中，且該源極與該虛擬汲極是設於該閘極結構的兩側而該淺溝隔離是設於該虛擬汲極及該汲極之間；一第一導電類型井設於該半導體基底中及該源極與該閘極結構下方；以及一第二導電類型井設於該淺溝隔離及該汲極下方，該第二導電類型井是延伸至該虛擬汲極下方並僅與部份該虛擬汲極重疊，但不延伸至該閘極結構下方。
2. 如申請專利範圍第1項所述之金氧半導體，其中該閘極結構包含一閘極電極以及一閘極絕緣層設於該閘極電極與該半導體基底之間。
3. 如申請專利範圍第2項所述之金氧半導體，其中該閘極絕緣層之厚度是低於50埃。
4. 如申請專利範圍第1項所述之金氧半導體，另包含一側壁子設於該閘極結構之側壁。
5. 一種具有虛擬汲極之金氧半導體電晶體，包含有：一半導體基底；一第一電晶體設於該半導體基底中，包含：一第一閘極結構設於該半導體基底上；以及一第一源極與一第一虛擬汲極分別設於該第一閘極結構兩側之該半導體基底中；一第二電晶體設於該半導體基底中，包含：一第二閘極結構設於該半導體基底上；以及一第二源極與一第二虛擬汲極分別設於該第二閘極結構兩側之該半導體基底中；一汲極設於該第一電晶體及該第二電晶體之間；一第二導電類型井延伸至該第一虛擬汲極下方以及該第二虛擬汲極下方，並僅與部份該第一虛擬汲極以及部份該第二虛擬汲極重疊，且該第二導電類型井不延伸至該第一閘極結構與該第二閘極結構下方；一第一淺溝隔離設於該第一電晶體與該汲極之間；以及一第二淺溝隔離設於該第二電晶體與該汲極之間。
6. 如申請專利範圍第5項所述之金氧半導體，其中該汲極之兩端是分別延伸至該第一淺溝隔離與該第二淺溝隔離之側壁。
7. 如申請專利範圍第5項所述之金氧半導體，另包含一第一導電類型井設於該第一電晶體之該第一閘極結構、第一源極及該第一虛擬汲極下方。
8. 如申請專利範圍第5項所述之金氧半導體，另包含一第一導電類型井設於該第二電晶體之該第二閘極結構、第二源極及該第二虛擬汲極下方。
9. 如申請專利範圍第5項所述之金氧半導體，其中該第一閘極結構另包含一第一閘極電極以及一第一閘極絕緣層設於該第一閘極電極與該半導體基底之間。
10. 如申請專利範圍第5項所述之金氧半導體，另包含一第一側壁子設於該第一閘極結構之側壁。
11. 如申請專利範圍第5項所述之金氧半導體，其中該第二閘極結構另包含一第二閘極電極以及一第二閘極絕緣層設於該第二閘極電極與該半導體基底之間。
12. 如申請專利範圍第5項所述之金氧半導體，另包含一第二側壁子設於該第二閘極結構之側壁。
13. 如申請專利範圍第5項所述之金氧半導體，其中該第一淺溝隔離是設於該第一虛擬汲極與該汲極之間。
14. 如申請專利範圍第5項所述之金氧半導體，其中該第二淺溝隔離是設於該第二虛擬汲極與該汲極之間。