TWI420877B - 用於產生時鐘信號之裝置及系統、以及調整壓控震盪器的頻率之方法 - Google Patents

用於產生時鐘信號之裝置及系統、以及調整壓控震盪器的頻率之方法 Download PDF

Info

Publication number
TWI420877B
TWI420877B TW098104065A TW98104065A TWI420877B TW I420877 B TWI420877 B TW I420877B TW 098104065 A TW098104065 A TW 098104065A TW 98104065 A TW98104065 A TW 98104065A TW I420877 B TWI420877 B TW I420877B
Authority
TW
Taiwan
Prior art keywords
signal
current
vco
frequency
control
Prior art date
Application number
TW098104065A
Other languages
English (en)
Other versions
TW200941991A (en
Inventor
Miaobin Gao
Yu Li Hsueh
Chien Chang Liu
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200941991A publication Critical patent/TW200941991A/zh
Application granted granted Critical
Publication of TWI420877B publication Critical patent/TWI420877B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1271—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the frequency being controlled by a control current, i.e. current controlled oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1293—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having means for achieving a desired tuning characteristic, e.g. linearising the frequency characteristic across the tuning voltage range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

用於產生時鐘信號之裝置及系統、以及調整壓控震盪器的頻率之方法
本發明係有關於一種砰砰架構。
 發明背景
時鐘與資料回復(CDR)被廣泛用於數位通訊中。多數單石CDR實施使用一鎖相迴路(PLL)，該鎖相迴路(PLL)典型地包括一相位檢測器(PD)、一電荷泵(CP)、某一類型的環路濾波器及一壓控振盪器(VCO)。許多CDR還需要一頻率獲取機制來協助相位鎖定，此相位鎖定需要一外部的參考時鐘源，像一晶體振盪器。
砰砰CDR架構使用一砰砰VCO，該砰砰VCO具有直接連接到一相位及/或頻率檢測器的一砰砰數位輸入。該數位砰砰輸入可瞬時改變該VCO頻率一小的數量，其被稱為一砰砰頻率fbb。該類型架構可穩定PLL，使環路濾波器更易於設計，且允許CDR抖動轉移及抖動容忍度角頻率更易於控制。然而，典型的砰砰VCO是基於環的振盪器。隨著資料率移動越來越高，特別地大於每秒幾百億位元(Gb/s)時，一基於電感器-電容器(LC)振盪電路的VCO具有超越一基於環的VCO的優點，諸如較低的相位雜訊，使其更易於操作在高頻率。
依據本發明之一實施例，係特地提出一種裝置，其包含：包括一第一振盪電路的一壓控振盪器(VCO)，其中，該第一振盪電路係用以產生具有受提供給該第一振盪電路的一第一偏壓電流與一第二偏壓電流的一偏壓電流耦合比控制的一第一頻率的一第一時鐘信號；及耦接到該VCO的一控制電路，用以產生一第一對控制信號來調整該偏壓電流耦合比。
圖式簡單說明
第1圖是根據本發明之一實施例的光收發器的方塊圖。
第2圖是根據本發明之一實施例的壓控振盪器(VCO)及控制電路的方塊圖。
第3圖根據本發明之一實施例顯示了一VCO操作的時序圖。
第4圖根據本發明之一實施例顯示了一砰砰架構。
第5圖是根據本發明之一實施例的正交VCO時鐘輸出的時序圖。
第6圖是根據本發明之一實施例的一砰砰控制VCO的控制電壓對頻率的圖解說明。
第7圖是根據本發明之一實施例的砰砰頻率控制值處的調諧曲線的圖解說明。
第8圖是根據本發明之一實施例的一系統的方塊圖。
 較佳實施例之詳細說明
在各種實施例中，一砰砰控制器可被提供來控制一基於LC-振盪電路的正交VCO。以此方式，可在不需要大量相關的電路下，對該VCO提供靈敏的頻率調整。另外，減小環路濾波器的複雜度，以及減小環形電路對製程、電壓及溫度(PVT)變化的依賴性可被實現。
現在參見第1圖，顯示的是根據本發明之一實施例的光收發器的方塊圖。收發器10可作為一資料通訊系統的實體層與資料連接層之間的一介面。如第1圖中所顯示，收發器10可被用以接收及傳送光資訊自/到一光纖50。接著，遭接收資料可被轉換成電能，且作為遭接收資料(RX Data)，經由一系統介面被提供給一系統的其他部分。同樣地，與要遭傳送的資料(TX Data)相對應的進入的電能自該系統可被接收，且被轉換成光能以經由光纖50傳輸。
因此，如第1圖中所顯示，收發器10在傳輸的方向上包括一時鐘與資料回復(CDR)電路15，該時鐘與資料回復(CDR)電路15接收資料且提供該資料給一雷射驅動器20，該雷射驅動器20接著驅動一雷射器/調變器25以將電資料轉換成光資料以經由光纖50傳輸。因此，由於沒有參考時鐘提供給CDR 15，所以它作為一無參考CDR，且可以是一砰砰架構，如以下所進一步描述。一偏壓產生器24可被耦接到雷射器/調變器25以給其提供一偏壓電流。收發器10在接收的方向上包括一光/電(O/E)轉換器30，該光/電(O/E)轉換器30在一實施例中可以是一正本質負(PIN)二極體或一崩潰光檢測器(APD)。已轉換電能可被提供給將電流轉換成一電壓的一轉換阻抗式放大器(TIA)35。此遭放大信號可被提供給CDR 15以用一相關聯時鐘將類比輸入信號轉換成一數位位元流。接著，該資料作為RX Data可被提供給一系統的其他部分。
要進一步注意，第1圖的該收發器10還可包括一處理器40，用以處理控制操作，以及提供關於管理及/或診斷資訊的一介面。在一實施例中，收發器10可作為一單一基材上的一積體電路(IC)被形成，雖然本發明的範圍不限於這方面。雖然以第1圖的實施例中的特定實施來顯示，但是本發明的範圍不限於這方面。
一正交VCO產生兩個時鐘輸出：I及Q，這兩個時鐘輸出I及Q具有90°的一相位差。第2圖是根據本發明之一實施例的VCO及控制電路的方塊圖。如第2圖中所顯示，一電路100(其可以是一CDR的一部分)包括一VCO 110，該VCO 110可以是利用一砰砰電路120被部分地控制的一正交LC VCO。以此方式，電路100可提供一所謂的砰砰正交LC VCO。
如第2圖中所顯示，VCO 100包括一第一振盪電路112及一第二振盪電路114，即一同相(或1)振盪電路112及一正交(或Q)振盪電路114。如第2圖中所顯示，每一振盪電路包括一對電感器及一可控制電容。特別地，振盪電路112包括一對電感器L1與L2及一可控制電容C1，而振盪電路114包括一對電感器L3與L4及一可控制電容C2。該等振盪電路其每一個具有耦接於振盪電路LC元件與一對電流源Icore 及Icoup 之間的金氧半導體場效電晶體(MOSFET)差動對。如第2圖中所顯示，振盪電路112包括一第一差動對113a ，該第一差動對113a 可包括n-通道MOSFET(nMOSFET)M1及M5，其等具有耦接到一節點I<1>的汲極及分別耦接到節點A(對於MOSFET M1而言)及B(對於MOSFET M5而言)的源極。同樣地，一第二差動對113b 可包括nMOSFET M2及M6，其等具有耦接到一節點I<0>的汲極及分別耦接到節點A(對於MOSFET M2而言)及B(對於MOSFET M6而言)的源極。
接著，節點A及B被分別耦接到為一可調整電流源的一電流源Icore 及一電流源Icoup 。如以下將進一步所描述，該等節點分別被進一步耦接以分別接收來自砰砰電路120的控制電流I1及I2。
同樣地，在節點Q<1>與Q<0>及節點C與D之間，差動對115a 及115b 被採用。振盪電路112及114的組態係反相耦接，其強迫I及Q輸出具有一正交相位關係(即90°)。此反相耦接係藉由提供存在於節點A及B的該等偏壓電流其每一個給第一及第二差動對113a及113b的各該MOSFET來實現。該等偏壓電流係形成於由電流源Icore 及Icoup 所提供的電流以及自砰砰電路120所提供的該等控制電流I1及I2。對振盪電路114的相似控制係由存在於節點C及D處的偏壓電流(藉由由電流源Icore 及Icoup 所提供的電流及控制電流I3及I4來實現)來提供。經由控制電流源Icoup ，時鐘頻率可藉由改變偏壓電流耦合比Icoup /Icore 來調諧。
為了將砰砰功能併入一正交VCO，砰砰電路120可被耦接到VCO 110以控制它的頻率。如第2圖中所顯示，砰砰電路120的一個實施例可包括MOSFET差動對，其每一個具有耦接的輸出終端以提供輸出電流，即控制信號I1-I4給VCO 110。特別地，砰砰電路120包含一包括MOSFET M10及M11的第一差動對121，該MOSFET M10及M11具有耦接到一電流源Ibb (在此稱為一砰砰電流)的源極，且其等受一差動控制信號“up”閘控，從而自它們的汲極提供輸出。同樣地，第二差動對122包括MOSFET M12及M13，其具有耦接到電流源Ibb 的源極，且具有耦接以接收一第二差動控制信號“dn”的閘極，且具有與第一差動對121的該等汲極共同耦接的汲極。因此，差動對121及122聯合產生輸出電流I1及12。同樣地，一第三差動對123包括MOSFET M14及M15，其等受該差動控制信號“up”閘控以自它們的汲極提供輸出。一第四差動對124包括MOSFET M16及M17，其具有耦接到電流源Ibb 的源極，且具有耦接以接收該差動控制信號“dn”的閘極，且具有與第三差動對123的該等汲極共同耦接的汲極，從而提供控制信號I3及14給振盪電路114的節點C及D。要注意，雖然第2圖中以一差動實施來顯示，但是本發明的範圍不限於這方面，且其他實施例可在單端VCO中被使用。另外，對於一基於單相振盪電路的VCO，實施例可提供砰砰控制。要注意，在各種實施例中，Ibb 、Icore 與Icoup 之比可被固定，藉此藉由改變該等控制電流I1-I4來致能頻率調整，而不取決於諸如製程、電壓及溫度的變化。
在各種實施例中，該等控制信號“up”及“dn”可自一CDR的一相位檢測器或相頻檢測器接收，雖然本發明的範圍不限於這方面。該等控制信號可以以高速率被接收以直接驅動差動對121-124以產生電流I1-I4。
如第2圖中所顯示，控制電路I1及I2被分別結合到節點“A”及“B”，其將該耦合比設定為(Icoup+I2)/(Icore+I1)，及因此相應地產生VCO頻率。在正交端，控制電流I3及I4被結合到節點“C”及“D”，其導致對相對應的比及VCO頻率的相似改變。要注意，當該VCO頻率實質上等於進入資料的頻率時，該“up”信號與“dn”信號相等(或者主動或者非主動)，及從而，控制電流I1與I2等值，且控制電流I3與I4等值。
第3圖根據本發明之一實施例顯示了一VCO操作的時序圖。當該VCO頻率與該資料率相比太慢時，該“up”信號被致動為邏輯高，其使I2=2*Ibb，且I1=0(對於I4及I3，分別為與I2及I1相同的值)。這將該耦合比增加至(Icoup+2*Ibb)/Icore，且此瞬時比變化將該VCO頻率從f0變化到f0+fbb。因此，該砰砰頻率fbb使該VCO更快以與該資料率相對應，且試圖對準時鐘轉態邊緣與資料轉態邊緣。同樣地，當該VCO頻率與該資料率相比太快時，該“dn”信號被致動為邏輯高，其使I2=0，且I1=2*Ibb(對於I4及I3，分別為與I2及I1相同的值)。這將該耦合比減小至Icoup/(Icore+2*Ibb)，且該瞬時比變化將該VCO頻率從f0變化到f0-fbb，從而致使該VCO頻率降低。在可調整電流I3及I4的控制下，對振盪電路114的頻率發生相同的變化。
第4圖根據本發明之一實施例顯示了一砰砰架構。如第4圖中所顯示，CDR 200被耦接以接收例如自一收發器進入的資料，包括該CDR的一接收器被耦接到該收發器。較特別地，CDR 200在一相位/頻率檢測器(PFD)210接收進入的資料，該相位/頻率檢測器(PFD)210被進一步耦接以接收該等正交VCO輸出信號I及Q。PFD 210根據該等VCO時鐘信號操作以回復該資料，從而產生遭重定時資料，遭重定時資料可被提供給該接收器的其他電路。另外，PFD 210被耦接到一電荷泵220。此外，PFD 210產生控制信號，即直接提供給VCO 230的該等“up/dn”控制信號。電荷泵220產生一控制電流，該控制電流透過一環路濾波器提供一控制電壓Vctrl 給VCO 230及一VCO粗調控制器240。要注意，CDR 200的環路濾波器可以是一單一電容器C1，該單一電容器C1在某些實施例中可以是一單一晶片外電容器。在該等實施例中，C1可以在大約5-15nF之間，且在一實施例中可以為10nF，其中，控制電流可以在大約50μA的等級。回應於控制電壓、來自粗調控制器240的一粗調控制信號及該等“up/dn”控制信號，VCO產生被提供給PFD 210的正交VCO時鐘信號。
在第4圖的該實施例中，不需要一參考時鐘，因為PFD 210使用該正交I及Q時鐘。CP 220驅動控制該VCO中心頻率f0的VCO控制線(Vctrl)。在各種實施例中，該控制電壓可控制由電流源Icoup 所產生的電流(第2圖中所顯示)。此控制路徑被稱為一慢調諧路徑，因為該I及Q時鐘信號的頻率的變化非常慢(例如在100皮秒(ps)之內15赫茲(Hz))。同時，該等PFD“up/dn”信號直接驅動VCO 230的砰砰輸入。此控制路徑被稱為一快調諧路徑。在各種實施例中，此快調諧路徑引起該中心頻率的變化，且可致能例如100ps之內5MHz的變化。該VCO粗調控制器240協助迴路頻率鎖定方式以使該VCO頻率穩定在正確的調諧帶，當控制器240接收該控制電壓，且引起對可控制電容C1及C2(第2圖的振盪電路112及114的)的調整。
因為該砰砰正交LC VCO被用於此砰砰迴路架構中，所以該CDR環路濾波器可被簡化成只為一個單一外部電容器C1。這大大減小了在電壓控制線上的晶片接合線阻尼效應，且使環路濾波器設計及迴路控制更加容易。抖動產生、抖動轉移頻寬及抖動容忍度都被一個參數fbb控制，這可大大減小環形電路對製程、溫度及供應電壓變化的相依性。因為CDR迴路鎖定範圍受慢調諧路徑控制，所以這可自抖動容忍度及抖動產生減小鎖定範圍，從而提供更多的設計自由。
第5圖是根據本發明之一實施例的正交VCO時鐘輸出的一時序圖。如第5圖中所顯示，VCO輸出可以是間隔90度的正弦波，藉此正交相位輸出落後於同相輸出90度。現在參見第6圖，顯示的是根據本發明之一實施例的一砰砰控制VCO的控制電壓對頻率的圖解說明。第6圖顯示了在兩個不同的數位帶碼(11110及11111)處的VCO調諧曲線。如第6圖中所顯示，在一大於10GHz的頻率處，一實質上線性的調諧曲線被實現。現在參見第7圖，顯示的是在砰砰頻率控制值處的一調諧曲線的圖解說明。特別地，第7圖顯示了在一中心頻率f0的調諧曲線，以及自該中心頻率藉由加上或減去該砰砰頻率fbb而得的頻率的一相似的調諧曲線。此單調砰砰頻率曲線因而致能該砰砰CDR迴路的高速率功能。雖然以上所描述的該實施例在一無參考砰砰CDR架構中被描述，但是實施例可被任一類型的基於一砰砰迴路機制的CDR/PLL使用。
隨著資料率發展的越來越高，一LC VCO比一基於環的VCO具有更好的性能。因此，實施例在一高的資料率(例如10Gb/s)或更大的資料率致能一砰砰迴路CDR架構。另外，利用一砰砰迴路CDR架構中的一砰砰正交LC VCO，I及Q時鐘可被用以控制一PFD，且可避免一外部參考時鐘，這使得系統級設計更容易且更節約成本。實施例使用電流引導，其可以比驅動可變電容來控制一VCO更快，特別地在較高的資料率。而且，藉由使Ibb、及Icore、Icoup處於一固定比，砰砰頻率fbb可不會相依於溫度、製程及供應電壓變化。
因此，實施例使高資料率CDR設計能夠更容易及更靈活，從而移除外部參考時鐘(諸如一晶體)，節省用於一光纖收發器、主動電纜及光纖鏈路的費用，且使系統級設計更容易。
現在參見第8圖，顯示的是根據本發明之一實施例的一系統的方塊圖。如第8圖中所顯示，系統300可包括在例如，諸如一都市區域網路(MAN)、一區域網路(LAN)或一廣域網路(WAN)之一高速光纖網路中使用的一線卡或其他切換裝置。如第8圖中所顯示，系統300可被用以沿著例如一光纖傳送光信號資訊。要被傳送的資料可在一電腦系統375中產生。數位資料可被提供給諸如一媒體接取控制(MAC)模組之一特定應用積體電路(ASIC)360。ASIC 360可相應地將該資料編碼，且提供它連同一時鐘信號給一多工器350，該多工器350可將在一第一頻率處所接收的並列資料轉換成例如一更高頻率的一串列高速資料流。在一實施例中，多工器350可採取四個或更多個並列資料流，且將該資料變換成一串列資料信號。接著，該串列資料流可被提供給一CDR 340，該CDR 340可以是根據本發明之一實施例的一無參考CDR，用以以一相關聯時鐘率將數位位元流變換成包括嵌入時鐘信號的一類比輸入信號。自CDR 340，該類比信號可被提供給一驅動器320。因此，可包括已調變信號資訊以及一偏壓電流源的一驅動信號可被提供給一電-至-光(E/O)轉換器310，其可與一雷射器或其他光源相對應。E/O轉換器310可將進入的電能轉換成光能以沿一光纖傳輸。
要注意，第8圖中所顯示的各種元件可形成用作光纖線與系統375之間的一介面的一線卡。這樣的一線卡還可包括用以接收及處理自諸如一光檢測器、放大器、多工解訊器等之光纖所接收的光信號的元件。雖然在第8圖的實施例中以該特定實施來顯示，但是要理解的是，本發明的範圍不限於這方面。
實施例可以以碼的形式被實施，且可被儲存在有指令儲存於其上的一儲存媒體，該儲存媒體可被用以程式化一系統去執行這些指令。該儲存媒體可包括(但不限於)包括軟碟、光碟、光碟唯讀記憶體(CD-ROM)、可重寫光碟(CD-RW)及磁光碟之任一類型磁碟，諸如唯讀記憶體、諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)之隨機存取記憶體(RAM)、可抹除可規劃唯讀記憶體(EPROM)、快閃記憶體、電氣可抹除可規劃唯讀記憶體(EEPROM)、磁或光卡之半導體裝置，或任一其他類型的適於儲存電子指令的媒體。
雖然本發明已經關於一限定數目的實施例被描述，但是該技藝中具有通常知識者將理解自其而得的多個修改及變化。想要的是，所附上的申請專利範圍涵蓋落在本發明之真正精神及範圍之內的所有該等修改及變化。
10‧‧‧收發器
15‧‧‧時鐘與資料回復(CDR)電路
20‧‧‧雷射驅動器
24‧‧‧偏壓產生器
25‧‧‧雷射器/調變器
30‧‧‧光/電(O/E)轉換器
35‧‧‧轉換阻抗式放大器
40‧‧‧處理器
50‧‧‧光纖
100‧‧‧電路
110‧‧‧壓控振盪器(VCO)
112‧‧‧第一振盪電路/同相(或I)振盪電路
113a‧‧‧第一差動對
113b‧‧‧第二差動對
114‧‧‧第二振盪電路/正交(或Q)振盪電路
115a-115b‧‧‧差動對
120‧‧‧砰砰電路
121‧‧‧第一差動對
122‧‧‧第二差動對
123‧‧‧第三差動對
124‧‧‧第四差動對
200‧‧‧CDR
210‧‧‧相位/頻率檢測器(PDF)
220‧‧‧電荷泵/CP
230‧‧‧VCO
240‧‧‧VCO粗調控制器
300‧‧‧系統
310‧‧‧電-至-光(E/O)轉換器
320‧‧‧驅動器
340‧‧‧CDR
350‧‧‧多工器
360‧‧‧特定應用積體電路(ASIC)
375‧‧‧電腦系統
第1圖是根據本發明之一實施例的光收發器的方塊圖。
第2圖是根據本發明之一實施例的壓控振盪器(VCO)及控制電路的方塊圖。
第3圖根據本發明之一實施例顯示了一VCO操作的時序圖。
第4圖根據本發明之一實施例顯示了一砰砰架構。
第5圖是根據本發明之一實施例的正交VCO時鐘輸出的時序圖。
第6圖是根據本發明之一實施例的一砰砰控制VCO的控制電壓對頻率的圖解說明。
第7圖是根據本發明之一實施例的砰砰頻率控制值處的調諧曲線的圖解說明。
第8圖是根據本發明之一實施例的一系統的方塊圖。
100．．．電路
110．．．壓控振盪器(VCO)
112．．．第一振盪電路/同相(或I)振盪電路
113a．．．第一差動對
113b．．．第二差動對
114．．．第二振盪電路/正交(或Q)振盪電路
115a-115b．．．差動對
120．．．砰砰電路
121．．．第一差動對
122．．．第二差動對
123．．．第三差動對
124．．．第四差動對

Claims (22)

  1. 一種用於產生時鐘信號之裝置，其包含：包括一第一振盪電路的一壓控振盪器(VCO)，其中，該第一振盪電路係用以產生一第一時鐘信號，該第一時鐘信號具有受提供給該第一振盪電路的一第一偏壓電流與一第二偏壓電流的一偏壓電流耦合比控制的一第一頻率；及耦接到該VCO的一控制電路，用以產生一第一對控制信號來調整該偏壓電流耦合比。
  2. 如申請專利範圍第1項所述之裝置，其中，該控制電路係用以回應於一第一信號產生具有第一及第二值的該第一對控制信號，該第一信號係自被耦接以接收該第一時鐘信號的一相頻檢測器(PFD)接收，當該第一時鐘信號小於進入該PFD的資料的一資料率時，該PFD產生該第一信號。
  3. 如申請專利範圍第2項所述之裝置，其中，該控制電路係用以回應於一第二信號產生具有第三及第四值的該第一對控制信號，該第二信號係在該第一時鐘信號大於該資料率時自該PFD接收，其中，該第三值等於該第二值，且該第四值等於該第一值。
  4. 如申請專利範圍第2項所述之裝置，其進一步包含一電荷泵，其被耦接到該PFD的一輸出，且用以致使一控制電壓被提供給該VCO以回應於其而產生該第一時鐘信號的一中心頻率。
  5. 如申請專利範圍第4項所述之裝置，其中，該裝置包含一包括該PFD及該電荷泵的時鐘與資料回復(CDR)電路，該CDR電路具有由一單一外部電容器形成的一環路濾波器，其係用以從由該PFD輸出的一信號產生該控制電壓。
  6. 如申請專利範圍第5項所述之裝置，其中，該CDR電路包含一無參考CDR電路。
  7. 如申請專利範圍第4項所述之裝置，其中，該控制電路包括：一第一金氧半導體場效電晶體(MOSFET)差動對，其包括受該第一信號閘控以提供一第一砰砰電流給一第一輸出節點的一第一MOSFET，及受該第一信號閘控以提供一第二砰砰電流給一第二輸出節點的一第二MOSFET；及一第二MOSFET差動對，其包括受該第二信號閘控以提供一第三砰砰電流給該第二輸出節點的一第三MOSFET，及受該第二信號閘控以提供一第四砰砰電流給該第一輸出節點的一第四MOSFET。
  8. 如申請專利範圍第7項所述之裝置，其中，該第一輸出節點被耦接到該VCO以合併該第一及第四砰砰電流及一第一電流源的一輸出。
  9. 如申請專利範圍第8項所述之裝置，其中，該第二輸出節點被耦接到該VCO以合併該第二及第三砰砰電流及一第二電流源的一輸出，且其中，該第一電流源回應於該控制電壓而受控制。
  10. 一種調整壓控震盪器(VCO)的頻率之方法，其包含以下步驟：回應於該VCO的一頻率不同於進入包括該VCO的一接收器的資料的一頻率的一指示，而在一控制電路中接收一第一信號；回應於該第一信號產生具有一電流值的一第一控制信號；及根據一第一偏壓電流與一第二偏壓電流之間的一偏壓電流耦合比的變化，提供該第一控制信號給該VCO的一第一偏壓節點以調整該VCO頻率，該第一偏壓電流包括該第一控制信號。
  11. 如申請專利範圍第10項所述之方法，其進一步包含如果該VCO頻率實質上等於該進入的資料頻率，即分別提供各具有相等值的第一及第二控制信號給該VCO的第一及第二偏壓節點。
  12. 如申請專利範圍第10項所述之方法，其進一步包含：產生具有等於一砰砰值兩倍的電流值的該第一控制信號；及根據該偏壓電流耦合比的變化，提供該第一控制信號給該第一偏壓節點來增加該VCO頻率。
  13. 如申請專利範圍第12項所述之方法，其進一步包含自一相頻檢測器(PFD)接收該第一信號，該相頻檢測器(PFD)被耦接以接收該VCO頻率及該進入的資料。
  14. 如申請專利範圍第12項所述之方法，其進一步包含利用 耦接到該接收器的一單一電容器，產生一控制電壓以回應於該第一及第二控制信號產生該VCO的一中心頻率。
  15. 如申請專利範圍第12項所述之方法，其中，如果該VCO頻率高於該進入的資料頻率，則該第一控制信號沒有電流值。
  16. 如申請專利範圍第11項所述之方法，其中，該VCO包含一基於正交振盪電路的VCO。
  17. 一種用於產生時鐘信號之系統，其包含：一時鐘與資料回復(CDR)電路，其包括：用以接收進入的資料及來自一振盪電路振盪器的一時鐘信號的一檢測器，該檢測器係用以產生指出該進入的資料與該時鐘信號之間的一頻率關係的第一及第二信號；一控制器，其被耦接以接收來自該檢測器的該第一及第二信號，及用以回應於該第一及第二信號產生一第一可調整電流及一第二可調整電流；及該振盪電路振盪器，用以接收該第一及第二可調整電流，及根據包括該第一可調整電流的一第一偏壓電流與包括該第二可調整電流的一第二偏壓電流之比來產生具有一頻率的該時鐘信號；及耦接到該CDR電路的一光-至-電轉換器，用以提供該進入的資料給該CDR電路。
  18. 如申請專利範圍第17項所述之系統，其進一步包含一電荷泵，該電荷泵被耦接到該檢測器的一輸出，且用以產 生一充電信號來致使一控制電壓被提供給該振盪電路振盪器以產生該時鐘信號的一中心頻率。
  19. 如申請專利範圍第18項所述之系統，其進一步包含耦接於該電荷泵與該振盪電路振盪器之間的一環路濾波器，其具有一單一外部電容器以產生該控制電壓。
  20. 如申請專利範圍第17項所述之系統，其中，該控制器包括：一第一金氧半導體場效電晶體(MOSFET)差動對，其包括當該第一信號作動時遭閘控以提供一第一電流給一第一輸出節點的一第一MOSFET，及當該第一信號不作動時遭閘控以提供該第一電流給一第二輸出節點的一第二MOSFET；及一第二MOSFET差動對，其包括當該第二信號作動時遭閘控以提供一第二電流給該第二輸出節點的一第三MOSFET，及當該第二信號不作動時遭閘控以提供該第二電流給該第一輸出節點的一第四MOSFET。
  21. 如申請專利範圍第17項所述之系統，其中，該控制器係用以在該進入的資料的一資料率實質上等於該時鐘信號時，產生具有一第一電流值的該第一可調整電流，及在該資料率小於該時鐘信號時，產生具有實質上為該第一電流值兩倍的一第二電流值的該第一可調整電流。
  22. 如申請專利範圍第21項所述之系統，其中，該控制器係用以在該資料率高於該時鐘信號時，產生實質上無電流值的該第一可調整電流。
TW098104065A 2008-02-19 2009-02-09 用於產生時鐘信號之裝置及系統、以及調整壓控震盪器的頻率之方法 TWI420877B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/070,440 US7612625B2 (en) 2008-02-19 2008-02-19 Bang-bang architecture

Publications (2)

Publication Number Publication Date
TW200941991A TW200941991A (en) 2009-10-01
TWI420877B true TWI420877B (zh) 2013-12-21

Family

ID=40955236

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104065A TWI420877B (zh) 2008-02-19 2009-02-09 用於產生時鐘信號之裝置及系統、以及調整壓控震盪器的頻率之方法

Country Status (3)

Country Link
US (1) US7612625B2 (zh)
TW (1) TWI420877B (zh)
WO (1) WO2009108465A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8015537B1 (en) * 2009-05-19 2011-09-06 Xilinx, Inc. Automated rate realization for circuit designs within high level circuit implementation tools
US8042079B1 (en) 2009-05-19 2011-10-18 Xilinx, Inc. Synchronization for a modeling system
US8660440B2 (en) * 2010-05-20 2014-02-25 Oclaro (North America), Inc. Self-adaptive receivers not requiring FEC feedback
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
WO2016066227A1 (en) * 2014-10-31 2016-05-06 Telefonaktiebolaget L M Ericsson (Publ) An electrically tunable oscillator
CN106452364B (zh) * 2016-09-08 2019-05-21 东南大学 一种宽调谐范围八相位压控振荡器
US10236824B2 (en) * 2016-10-19 2019-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low power voltage controlled oscillator
JP6904069B2 (ja) * 2017-06-01 2021-07-14 富士通株式会社 ４相発振器及びｃｄｒ回路
US10491224B2 (en) * 2018-02-27 2019-11-26 Stichting Imec Nederland Wakeup timer using bang-bang digital-intensive frequency locked-loop
US11303283B2 (en) 2020-01-13 2022-04-12 Artilux, Inc. Clock and data recovery circuitry with asymmetrical charge pump
JP7060116B2 (ja) * 2021-01-08 2022-04-26 富士通株式会社 Ｃｄｒ回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229173A1 (en) * 2006-03-31 2007-10-04 Ram Kelkar Improved current controlled oscillation device and method having wide frequency range

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187450A (en) * 1992-03-13 1993-02-16 Trimble Navigation Limited Voltage controlled oscillator suitable for complete implementation within a semiconductor integrated circuit
US5872488A (en) * 1996-11-15 1999-02-16 Hewlett-Packard Company Dual input voltage controlled oscillator with compensated bang/bang frequency
US5973573A (en) * 1997-11-18 1999-10-26 Vlsi Technology, Inc. VCO circuit having low gain variation over different processes and operating temperatures and having low power supply noise sensitivity
KR100498490B1 (ko) 2003-02-28 2005-07-01 삼성전자주식회사 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기
US6919769B2 (en) * 2003-09-24 2005-07-19 Intel Corporation Method and apparatus for fast lock acquisition in self-biased phase locked loops
US7493053B2 (en) * 2004-09-30 2009-02-17 Intel Corporation Mechanism to select bandwidth in an optical receiver circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229173A1 (en) * 2006-03-31 2007-10-04 Ram Kelkar Improved current controlled oscillation device and method having wide frequency range

Also Published As

Publication number Publication date
US20090208226A1 (en) 2009-08-20
TW200941991A (en) 2009-10-01
US7612625B2 (en) 2009-11-03
WO2009108465A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
TWI420877B (zh) 用於產生時鐘信號之裝置及系統、以及調整壓控震盪器的頻率之方法
US7142624B2 (en) Analog unidirectional serial link architecture
US7542533B2 (en) Apparatus and method for calibrating the frequency of a clock and data recovery circuit
US8391343B1 (en) PMA RX in coarse loop for high speed sampling
US6977959B2 (en) Clock and data recovery phase-locked loop
JP5600237B2 (ja) 集積回路
CA2512241C (en) Clock and data recovery phase-locked loop and high-speed phase detector architecture
Hossain et al. 7.4 Gb/s 6.8 mW source synchronous receiver in 65 nm CMOS
US7386085B2 (en) Method and apparatus for high speed signal recovery
Enam et al. NMOS IC's for clock and data regeneration in gigabit-per-second optical-fiber receivers
JP2006025417A (ja) クロック信号復元のための回路及び方法
Nedovic et al. A 3 Watt 39.8–44.6 Gb/s dual-mode SFI5. 2 SerDes chip set in 65 nm CMOS
US6249159B1 (en) Frequency control circuit having increased control bandwidth at lower device operating speed
EP1421689B8 (en) Differential ring oscillator stage
EP1304805A2 (en) Methods and circuitry for reducing intermodulation in integrated transceivers
US6542043B1 (en) All PMOS fully differential voltage controlled oscillator
Prete et al. A 100mW 9.6 Gb/s transceiver in 90nm CMOS for next-generation memory interfaces
Kanda et al. A single-40 Gb/s dual-20 Gb/s serializer IC with SFI-5.2 interface in 65 nm CMOS
US7515668B1 (en) Data and/or clock recovery circuits with sampling offset correction
US6995618B1 (en) VCO feedback loop to reduce phase noise
EP1420512B1 (en) Phase detector with delay elements for improved data regeneration
US8258887B1 (en) Delay-coupled LCVCO
US20120032745A1 (en) Frequency-Coupled LCVCO
EP1025645B1 (en) Modified third order phase-locked loop
US10090992B2 (en) Injection locked clock receiver

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees