TWI414905B - 以多次曝光印刷光刻影像的方法及系統 - Google Patents

以多次曝光印刷光刻影像的方法及系統 Download PDF

Info

Publication number
TWI414905B
TWI414905B TW095116980A TW95116980A TWI414905B TW I414905 B TWI414905 B TW I414905B TW 095116980 A TW095116980 A TW 095116980A TW 95116980 A TW95116980 A TW 95116980A TW I414905 B TWI414905 B TW I414905B
Authority
TW
Taiwan
Prior art keywords
features
exposure
feature
critical
key
Prior art date
Application number
TW095116980A
Other languages
English (en)
Other versions
TW200710605A (en
Inventor
Judy Huckabay
Original Assignee
Cadence Design Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cadence Design Systems Inc filed Critical Cadence Design Systems Inc
Publication of TW200710605A publication Critical patent/TW200710605A/zh
Application granted granted Critical
Publication of TWI414905B publication Critical patent/TWI414905B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Color Electrophotography (AREA)

Description

以多次曝光印刷光刻影像的方法及系統 [相關申請案]
本申請案主張西元2005年5月13日申請的美國臨時申請案第60/681,229號之優先權，其全部揭露內容係併入於此做為參考。
本發明係有關積體電路的設計與製造，尤指有關改善製造積體電路的光刻製程之系統與方法。
用於積體電路(IC)的電子設計程序涉及描述IC或電子系統之行為的、架構的、功能的、結構的屬性。設計術語通常開始於非常抽象的所想要產品之行為的模型且結束於在IC晶片上之許多的結構、裝置、以及互連的物理描述。半導體鑄造廠使用物理描述來產生製造ICs所需的遮罩與測試程式。在整個設計、驗證、以及製造電子設計的過程中，EDA工具廣泛地被設計者所使用。
微影技術是一種光學的印刷與製造程序，藉由該微影技術，可將光罩上的特徵成像且界定於塗覆在基板上的感光層。可使用光罩來產生相同的主要圖案於給定基板(以及許多基板)上的許多位置上。對於積體電路(ICs)的有效製造以及IC產業的發展，微影技術與光罩是相當關鍵的。
對於IC製造應用而言，光罩特徵相當於各種基礎物理IC元件，該等元件包括功能性的電路組件(例如，電晶體及互連配線、接點和通孔)以及非功能性的電路元件(但被使用來促進、提升、或追蹤各種製造程序)之其他元件。
透過對應於IC製造程序中給定IC之各種光罩的依序使用，可構成許多之具有各種形狀與厚度且具有各種導電與絕緣性質的材料層，以形成整個積體電路。微影製程通常接著IC設計與光罩製造之後。
如第1圖所示，晶圓上之光/光學的各個組合具有某種最大的空間頻率。於傳統的IC製程中，能被產生於晶圓上之任何特徵的最小尺寸係由處理系統的間距(pitch)來予以嚴格地限制。間距為特徵的寬度加上特徵間的間隔之組合。如第2圖所示，微影製程能藉由調整臨界值或劑量(但並非較小的間距)來製作窄的線路。
當現代的IC設計之複雜度隨著時間而增加時，於IC設計上之形狀的量與密度亦以相對應的方式而增加。但是，隨著明顯地受間距尺寸所限制之現有微影處理工具的間距限制製造更密集且更小的特徵尺寸之IC晶片的目標而處於非常緊張的狀態。
因此，對積體電路設計者與製造者而言，具有用以實施允許在積體電路上以更小的特徵尺寸來製造特徵的微影製程之改良系統與方法的途徑係相當令人期望的。
在一些實施例中，本發明的系統與方法突破於兩次或多次曝光印刷的設計，各曝光具有至少最小的間距。同時，這些多次曝光印刷無法單獨於一次曝光印刷的設計。此方法允許較小的遮罩特徵能夠被印刷在晶圓上而不需要新的製造設備，且對於現有的製程僅有較輕微的改變。此方法也不需要晶圓的設計上之限制。
本發明進一步的詳細態樣、目的、與優點係詳細描述於以下的實施方式、圖示、以及申請專利範圍中。前述的一般描述與接下來的詳細描述皆為例示性與說明性的，並非用以限制本發明之範疇。
在一些實施例中，本發明的系統與方法突破於兩次或多次曝光印刷的設計，各曝光具有至少最小的間距。同時，這些多次曝光印刷無法單獨於一次曝光印刷的設計。此方法允許較小的遮罩特徵能夠被印刷在晶圓上而不需要新的製造設備，且對於現有的製程僅有較輕微的改變。此方法也不需要晶圓的設計上之限制。
第3圖顯示依據本發明一些實施例來實施多次曝光印刷的程序之高階流程圖。於步驟302，辨識因例如處理設備的間距尺寸限制而無法被適當印刷的特徵。
於步驟304，此程序決定印刷從步驟302所辨識的特徵之多次曝光組態。此動作辨識哪個經辨識的特徵應與其他特徵分開，以避免在製程的曝光部分期間之間距問題。在一些實施例中，該程序以自動的方式來實施步驟304的動作，例如以下有關第5圖的更加詳細說明所描述的方法。在其他實施例中，步驟304的動作可依手動方式(例如使用佈局編輯工具)或以自動的動作與手動的動作之組合來予以實施。
即將在製程期間被使用的資料係產生於步驟306。此動作包括例如產生將在此設計的多次曝光期間被使用的兩個或多個光罩用的遮罩參數。
在該製程期間，接著能夠使用多次曝光來印刷經辨識的特徵(步驟308)。使用習知的對準技術來確保多次曝光之間的適當對準。
考慮是否希望印刷顯示於第4圖中之範例組的特徵402a－c。假設用於該正被使用來製造具有此組態之特徵402a－c的IC產品之處理設備的最小間距為如同顯示於第4圖底部之介於虛線間的間距404。由圖可知，介於特徵402a－c之間的寬度/距離小於最小間距404，使得特徵402a－c之組態無法藉由習知的技術來印刷。特別是，當特徵402b係置於太靠近特徵402a與402c時，無法以習知的方式來印刷特徵402b。
第5圖顯示依據本發明一些實施例來印刷402a－c之組態的方法。初始動作在於決定哪些特徵應被分開成不同的曝光。如同先前所提到的，特徵402b的距離太靠近特徵402a與402c而無法以習知方式來予以印刷。因此，在此示例中，使用第一不同的曝光來製造特徵402a與402c。使用第二不同的曝光來製造特徵402b。第一與第二曝光的組合將會導致製造如第5圖底部所示之特徵402a－c。
可在本發明的範疇內使用不同的曝光組態，即使用於相同組的形狀。舉例來說，考慮顯示於第6A圖中的特徵600之集合。特徵600包括第一形狀602、第二形狀604、以及第三形狀606。假設介於形狀604與形狀606之間的距離無法使用習知的光刻設備來予以印刷。進一步假設形狀602夠寬而使其能夠使用習知的處理設備來適度地印刷。在此情況下，能使用本發明之多次曝光方法來印刷特徵600於習知的製程設備上。
第6B圖顯示用以組構多次曝光於特徵600之集合的第一示例方法。在此組態中，使用第一曝光來印刷形狀602與604，而使用第二曝光來印刷形狀606。
第6C圖顯示用以組構多次曝光於特徵600之集合的第二示例方法。在此組態中，使用第一曝光來印刷形狀604，而使用第二曝光來印刷形狀602與606。
第6D圖顯示用以組構多次曝光於特徵600之集合的第三示例方法。在此組態中，形狀602係分裂成兩個形狀602a與602b。使用第一曝光來印刷形狀602a與604，而使用第二曝光來印刷形狀602b與606。
雖然一些所揭露的例示實施例僅顯示使用兩次曝光，應注意到可在本發明之一些實施例的範疇內使用兩次以上的曝光。曝光的次數係由本發明所針對的特定應用來予以指導。
因此，本發明之範疇並非限制於任何特定次數的曝光，且可包含任何次數的曝光。
參照第7A圖，能使用三次曝光來印刷該組的形狀，且左側的形狀係使用第一曝光來予以印刷，中間形狀係使用第二曝光來予以印刷，而右側形狀係使用第三曝光來予以印刷的。注意，如第7B圖所示，藉由分裂頂部形狀及使用第一曝光來印刷一組的形狀與使用第二曝光來印刷第二組的形狀，亦能僅使用兩次曝光來印刷此組的特徵。在一個實施例中，根據四色定理，其中，任何平面圖像以相鄰的區域具有不同的顏色如此之方式而最多能以四種顏色來予以著色，故最多使用四次曝光來印刷設計。
曝光的次數能影響處理系統的效率。若引進額外的曝光會很明顯地更昂貴，則使用具有較少的曝光的組態會比具有較多曝光的組態更有效率。因此，第7B圖的方法在某些環境中會比第7A圖的方法更有效率。
本發明的一些實施例係結合在處理系統內的非線性抵抗回應(resist response)來使用。這將避免如下之問題：兩個正弦波的總和為另一具有相位偏移之正弦波，造成一條較寬的線而非兩條小的線。
第8圖顯示用以實施本發明之一些實施例的程序之詳細流程圖。下列的參數值被用來實施本發明之一些實施例的程序：MIN_CRIT_WIDTH
MAX_CRIT_WIDTH
MIN_CRIT_SPACE
MAX_CRIT_SPACE
SPLIT_OVERLAP
MIN_CRIT_WIDTH參數係指可使用給定組的光刻處理設備來印刷的最小寬度。具有小於MIN_CRIT_WIDTH
之寬度的形狀會由於太小而無法印刷。MAX_CRIT_WIDTH參數係指習知上可使用一組的光刻處理設備來印刷形狀的最小寬度。具有大於MAX_CRIT_WIDTH之寬度的形狀不需要被交插(interleaved)來予以印刷。
該程序辨識具有介於MIN_CRIT_WIDTH與MAX_CRIT_WIDTH間之寬度的多邊形，並使用兩次(或更多次)不同的曝光來交插這些多邊形。這些形狀被稱為關鍵形狀，且為無法使用習知的光刻設備來予以正常地印刷之形狀。
較此範圍之形狀更寬的形狀能被置於諸分裂層的其中之一層上，此乃基於他們相鄰於關鍵形狀。這些形狀被稱為非關鍵形狀，且能使用現有的光刻設備來予以正常地印刷。
在設計上可能存在不同的間隔之組合。MIN_CRIT_WIDTH參數與MIN_CRIT_SPACE參數之組合的值為最小間距。MAX_CRIT_WIDTH參數與MAX_CRIT_SPACE參數之組合的值為最大間距。在一些 實施例中，該程序尋找介於關鍵形狀之間的間隔且所有的形狀<=CRIT_SPACE。這些形狀被稱為相鄰於關鍵形狀。
在第8圖之步驟802，根據上述的標準來將佈局上的多邊形分成關鍵部分與非關鍵部分。經辨識為"關鍵"的形狀為可能需要以多次曝光來予以交插而得以印刷的那些形狀。經辨識為"非關鍵"的形狀為可能不需要以多次曝光來予以印刷的那些形狀。關鍵形狀能藉由辨識所有具有寬度小於MAX_CRIT_WIDTH但大於MIN_CRIT_WIDTH的形狀來予以決定。非關鍵形狀能藉由辨識所有具有寬度大於MAX_CRIT_WIDTH的形狀來予以決定。
在一些實施例中，採取一動作來辨識具有寬度小於MAX_CRIT_WIDTH但緊鄰非關鍵形狀之形狀。能做出額外的形狀(被稱為"凸塊(bump)")是否夠小的決定。若夠小，則將凸塊考慮為線內的凸出部(jog)，且能夠被認為是如第9圖所例示的非關鍵形狀之部分。
在一實施例中，能將經辨識的關鍵形狀置於一或多個暫時層的第一組上，且將非關鍵形狀置於該設計的另一個暫時層上。
在步驟804，該程序分裂非關鍵形狀。此動作係選項性的，因為能將即將被分裂的形狀保持為單一形狀並使其全體與單一曝光相關聯。但是，分裂形狀的一個理由是為了減少製程的曝光次數，如同由第7A圖的三次曝光方法(沒有分裂形狀)與第7B圖的兩次曝光方法(有分裂形狀)的差異所例示者。
步驟804能藉由辨識緊鄰或足夠相鄰於多於一個關鍵形狀之非關鍵形狀來予以實施。該程序接著能夠尋找理想的分裂位置。這提供了決定哪個分裂層要放置關鍵形狀，而不會違反寬度、間隔、以及鄰近之要求的自由度。
該程序接著放置分裂位置於形狀的非關鍵部分中。能遵從光刻考慮而進行此動作。
此動作係藉由偵測具有多於一個緊鄰或足夠相鄰於關鍵形狀的關鍵形狀之非關鍵形狀來予以實施。然後，決定緊鄰/相鄰於關鍵形狀的關鍵形狀之數目，並根據此數目以及非關鍵形狀的寬度來將這些形狀做分類。
為了舉例說明，考慮分別顯示於第10A、10B、10C圖中的形狀之集合1001、1003、1005。顯示於第10A圖的集合1001包括緊鄰三個關鍵形狀1002、1006、1008的非關鍵形狀1004。顯示於第10B圖的集合1003包括緊鄰四個關鍵形狀1010、1012、1016、1018的非關鍵形狀1014。顯示於第10C圖的集合1005包括緊鄰六個關鍵形狀1020、1022、1024、1028、1030及1032的非關鍵形狀1026。
對於每個分類，使用單獨的切割線或切割線集合來分裂形狀。非關鍵部分與分類之種類的測量被用來決定由於分裂動作所產生的形狀的組態之數目。
舉例來說，在第10C圖中，對於具有緊鄰非關鍵形狀1026之六個關鍵形狀的分類，決定關鍵形狀的定界框(bounding box)<3*MIN_CRIT_WIDTH＋(2*MIN_CRIT_SPACE)。此係藉由以平行其沒有相鄰於關鍵形狀的定界框之邊緣的軸切掉非關鍵形狀1026MAX_CRIT_WIDTH來予以完成。這此使得此形狀1026被分成三部分，兩個為MAX_CRIT_WIDTH寬的部分在外面，而"剩餘(leftover)"中間部分。此分裂動作的結果係顯示於第11C圖中，其中，形狀1026已被分裂成形狀1026a、1026b、1026c。
以同樣的方式，將第10A圖的非關鍵形狀1004分裂成如第11A圖所示的形狀1004a與1004b。同樣地，將第10B圖的非關鍵形狀1014分裂成如第11B圖所示的形狀1014a與1014b。
於每一個小於MIN_CRIT_SPACE的形狀之間產生間隙。一層被產生(稱之為"分裂(Split)")，其代表這些間隙之間的空間。舉例來說，於第10C圖中的非關鍵多邊形1026現在具有三個關鍵部分，如第12C圖所示，且這些關鍵部分係與關鍵形狀相結合。第12C圖中顏色較深的形狀係在一分裂層上，而顏色較淺的形狀係在不同的分裂層上。該等分裂的位置具有>MAX_CRIT_WIDTH的寬度，且係以任何適合的標準光刻工具來予以寫入。與顏色較深與較淺的形狀鄰接之邊緣係分開的，而在形狀之間產生間隙。此間隙被稱為"分裂間隙(split gap)"。
以同樣的方式，分別為第11A與11B圖中的形狀1001與1003產生間隙。顏色較深的形狀係在其中一分裂層上，且顏色較淺的形狀係置於另一分裂層上，並且如第12A與12B圖所示，在形狀之間產生間隙。
回到第8圖，多邊形係產生在關鍵形狀之間以及關鍵形狀與非關鍵形狀之間(步驟806)。該等多邊形係使用MIN_CRIT_SPACE至MAX_CRIT_SPACE的範圍來予以產生。這些多邊形鄰接彼此相鄰的形狀兩者之邊緣，而形成多邊形。這些多邊形於此處被稱為"Crit_Region"，且係如第13圖的點狀部分所例示者。
對該設計中的形狀實施遮罩分配(步驟808)。此動作決定每一個形狀應放置哪一個遮罩。能使用任何適合的EDA工具來實施此動作，包括例如可供使用自美國加州San Jose的Cadence Design Systems公司之Virtuoso Phase Designer(VPD)工具。VPD命令geomColor係用以傳入關鍵形狀與Crit_Region形狀，且獲得分裂成兩個不同遮罩層的形狀。實施此動作的一個方法在於：決定任何僅僅鄰接兩個關鍵形狀之Crit_Region形狀，其表示關鍵形狀將被交插於不同層之環境°這些形狀係以"交插"關係來予以標示。第二VPD命令getColor係用以輸出經交插的形狀成為兩個分開的多邊形層以供輸出。第14圖舉例說明對第13圖中之形狀實施此操作的示例結果。
以使用者定義的重疊(SPLIT_OVERLAP)來添加回間隙於正確的分裂層上。第15圖舉例說明對第14圖中之形狀實施此操作的示例結果。
做出有關在設計中的非關鍵形狀之放置決定。通常，能將任何非關鍵寬度形狀放置而緊鄰在佈局中的任何其他 之非關鍵寬度形狀。在一些情況中，非關鍵形狀應置於特定的遮罩上。舉例來說，在一些實施例中，若非關鍵寬度形狀係在關鍵形狀的Max_Crit_Space內，則非關鍵寬度形狀應具有與其他形狀相關之交插的特性。使示例係舉例說明於第16圖中。
能將接觸關鍵形狀的非關鍵形狀放置於匹配鄰接的關鍵形狀之分裂層上。能將任何沒有鄰接關鍵形狀的非關鍵形狀放置於第一關鍵層上°這些情況係舉例說明於第17圖中。
能夠藉由在非關鍵形狀與關鍵形狀之間產生較大的空間來修改過度限制的佈局，以便允許形狀之交插的更多彈性，如第18圖所例示者。
可對該等結果實施錯誤檢查以驗證遮罩分配操作的成功。以下係可實施之錯誤檢查操作的示例：
-檢查任何小於臨界值的形狀。
-檢查任何分裂較接近臨界值之多邊形形狀並回報這些做為錯誤。
-檢查任何較接近臨界值之關鍵多邊形形狀並確定他們係在不同的輸出層上。
-若他們相隔較遠，則回報這些做為"浮動(floating)"關鍵形狀。
-增加分裂層接觸之位置的檢查。這些對於非關鍵多邊形為有意的分裂位置，且應該對於分裂的光刻品質再檢查。
在某些情況下，將用於不同曝光的光罩組構而在不同曝光之間造成重疊。發生此情況的其中一個示例為改正用於光刻製程的光學效果。
為了舉例說明，考慮顯示於第19A圖中的形狀1902與1904。假設使用第一曝光來印刷形狀1902且使用第二曝光來印刷形狀1904。光刻製程的光學效果可造成形狀的末端變圓，如第19A圖之右側所示。這將導致並不匹配所想要的佈局形狀之形狀的印刷集合。舉例來說，形狀1902碰到形狀1904的部分可以夠圓，以造成兩個形狀集合間的不足夠之接觸，而可能導致最終IC的缺陷。
為了改正此類型的光學效果，能將形狀1902與1904朝彼此延伸，造成在佈局之部分上的重疊1906，其將藉由與各個形狀1902與1904的集合相關聯之遮罩來予以印刷，如第19B圖所示。兩個曝光都將印刷於重疊區域中。這導致如第19B圖之右側所示，在經印刷的形狀之間的重疊會更加匹配設計佈局上的所想要之形狀。
系統架構概觀
第20圖為適合用來實施本發明之實施例的例示計算系統1400之方塊圖。電腦系統1400包括匯流排1406或其他用來通訊資訊的通訊機構，其使子系統與裝置互連，例如處理器1407、系統記憶體1408(例如RAM)、靜態儲存裝置1409(例如ROM)、磁碟機1410(例如磁式或光學式)、通訊介面1414(例如數據機或乙太網路卡)、顯示器1411(例如CRT或LCD)、輸入裝置1412(例如鍵盤)、以及游標控制。
依據本發明的一實施例，電腦系統1400藉由處理器1407來實施特定的操作，而處理器執行包含於系統記憶體1408中的一或多個指令中之一或多個序列。如此之指令可從另一電腦可讀取/可使用媒體(例如靜態儲存裝置1409或磁碟機1410)讀入系統記憶體1408中。在另一替代實施例中，可使用硬連線電路(hard－wired circuitry)來代替或結合軟體指令，以實施本發明。因此，本發明的實施例並不限於任何特定的硬體電路與/或軟體之結合。在一實施例中，術語"邏輯"應意指任何被用來實施本發明之全部或部分之軟體或硬體的結合。
此處所使用的術語"電腦可讀取媒體"或"電腦可使用媒體"係指任何參與提供指令給處理器1407以供執行的媒體。如此之媒體可採取許多形式，包括但不限於：非揮發性媒體、揮發性媒體、以及傳輸媒體。非揮發性媒體包括例如光碟或磁碟，例如磁碟機1410。揮發性媒體包括動態記憶體，例如系統記憶體1408。傳輸媒體包括同軸電纜、銅線、以及光纖，其包括包含匯流排1406的配線。傳輸媒體亦能採取聲波或光波之形式，例如在無線電波與紅外線資料傳輸期間所產生者。
電腦可讀取媒體的一般形式包括例如軟碟、軟性磁碟、硬碟、磁帶、任何其他磁性媒體、CD－ROM、任何其他光學式媒體、紙帶、任何其他帶有孔的圖案之物質的媒體、RAM、PROM、EPROM、FLASH－EPROM、任何其他記憶體晶片或匣、載波、或任何其他電腦可讀取之媒體。
在本發明之一實施例中，實行本發明之指令的序列之執行係藉由單一電腦系統1400來予以實施。依據本發明之其他實施例，藉由通訊鏈路1415(例如LAN、PTSN、或無線網路)所耦接的二或多個電腦系統1400可彼此協調，以實施實行本發明所需的指令之序列。
透過通訊鏈路1415與通訊介面1414，電腦系統1400可傳輸與接收訊息、資料、以及指令，包括程式(亦即應用碼)。當電腦碼被接收到時，所接收到的電腦碼可藉由處理器1407來予以執行，與/或儲存於磁碟機1410中，或其他非揮發性儲存裝置中，以供稍後的執行。
在前述的說明中，本發明已參考特定實施例來加以描述。然而，很明顯的，在不超出本發明較廣的精神與範疇下，可做出各種修改與改變。舉例來說，前述流程圖係參考特定的製程動作之順序。然而，可改變許多所描述的製程動作的順序而不影響本發明之範疇與操作。因此，本說明書與圖示為例示性而非限制性的。
402a．．．特徵
402b．．．特徵
402c．．．特徵
404．．．間距
600．．．特徵
602．．．形狀
602a．．．形狀
602b．．．形狀
604．．．形狀
606．．．形狀
1001．．．形狀
1002．．．形狀
1003．．．形狀
1004．．．形狀
1004a．．．形狀
1004b．．．形狀
1005．．．形狀
1006．．．形狀
1008．．．形狀
1010．．．形狀
1012．．．形狀
1014．．．形狀
1014a．．．形狀
1014b．．．形狀
1016．．．形狀
1018．．．形狀
1020．．．形狀
1022．．．形狀
1024．．．形狀
1026．．．形狀
1026a．．．形狀
1026b．．．形狀
1026c．．．形狀
1028．．．形狀
1030．．．形狀
1400．．．電腦系統
1406．．．匯流排
1407．．．處理器
1408．．．系統記憶體
1409．．．靜態儲存裝置
1410．．．磁碟機
1411．．．顯示器
1412．．．輸入裝置
1414．．．通訊介面
1415．．．通訊鏈路
1432．．．DB
1433．．．資料介面
1902．．．形狀
1904．．．形狀
1906．．．重疊
隨附圖示係用以提供本發明更進一步的理解，且連同實施方式一起說明本發明之原理。
第1至2圖例舉用於光刻處理操作的光學效果。
第3圖顯示依據本發明一些實施例，用以製造積體電路的製程之流程圖。
第4圖例舉印刷於光刻處理設備的特徵集合之示例。
第5圖例舉依據本發明一些實施例，使用多次曝光來製造積體電路的方法。
第6A－D圖顯示不同的多次曝光組態。
第7A－B圖顯示具有不同的曝光數目之組態。
第8圖顯示依據本發明一些實施例，用以製造積體電路的製程之詳細流程圖。
第9圖顯示於佈局中之凸塊的處理。
第10A－C、11A－C、以及圖12A－C顯示具有不同數目的關鍵形狀之處理或組態。
第13圖例舉所產生的多邊形。
第14與15圖例舉間隙之處理。
第16圖顯示有關非關鍵形狀附近之關鍵形狀的情形。
第17圖例舉鄰接或未鄰接關鍵形狀之非關鍵形狀的組態。
第18圖例舉過度限制的佈局。
第19A－B圖顯示曝光之間的重疊區域。
第20圖例舉可實施本發明之範例計算架構。
402a．．．特徵
402b．．．特徵
402c．．．特徵

Claims (36)

  1. 一種使用光刻製造設備來印刷IC產品用的影像之方法，該方法包括：使用具有至少一處理器之至少一計算系統來執行一程序，該程序包括下列動作：辨識一或多個關鍵特徵，該一或多個關鍵特徵相當於在該IC產品上之由於間距尺寸要求或限制而無法使用該光刻製造設備於單次曝光中被印刷出的一或多個特徵；辨識一或多個非關鍵特徵，該一或多個非關鍵特徵相當於在該IC產品上之能夠使用該光刻製造設備於單次曝光中被印刷出的一或多個特徵；若有需要或要求則分裂該一或多個非關鍵特徵的任何一個非關鍵特徵；以及產生被用來使用第一曝光以製造該一或多個關鍵特徵的第一群組以及使用第二曝光以製造該一或多個關鍵特徵的第二群組之資料。
  2. 如申請專利範圍第1項之方法，其中，產生資料的該動作包括遮罩分配資訊之產生，其中，該第一群組相當於第一遮罩且該第二群組相當於第二遮罩。
  3. 如申請專利範圍第1項之方法，其中，辨識一或多個關鍵特徵的該動作包括使用單次曝光來辨識形狀，該形狀具有大於或等於可印刷之尺寸的最小寬度(MIN_CRIT_WIDTH)並且具有小於可印刷之尺寸的最大寬度(MAX_CRIT_WIDTH)。
  4. 如申請專利範圍第1項之方法，其中，分裂非關鍵特徵的該動作辨識鄰接或相鄰於關鍵特徵之非關鍵特徵。
  5. 如申請專利範圍第4項之方法，其中，邏輯的切割線係與即將根據鄰接或相鄰於該非關鍵特徵之關鍵特徵的數目與組態而被分裂的非關鍵特徵相關聯。
  6. 如申請專利範圍第1項之方法，另包含：放置間隙於兩個形狀之間；以及產生多邊形於該間隙中。
  7. 如申請專利範圍第1項之方法，其中，該一或多個非關鍵特徵係與該第一群組或該第二群組相關聯。
  8. 如申請專利範圍第7項之方法，其中，於非關鍵特徵與非關鍵特徵之間的距離決定哪一群組係與該非關鍵特徵相關聯。
  9. 如申請專利範圍第1項之方法，其中，於非關鍵特徵與關鍵特徵之間產生較大的空間，以滿足(address)過度限制的佈局。
  10. 如申請專利範圍第1項之方法，另包含錯誤檢查。
  11. 如申請專利範圍第1項之方法，其中，該一或多個關鍵或非關鍵特徵被修改，以滿足該光刻製造設備的光刻效果之所期望的物理性質。
  12. 如申請專利範圍第11項之方法，其中，用於該第一曝光之部分的印刷與用於該第二曝光之部分的印刷重 疊。
  13. 一種印刷IC產品用的影像之方法，該方法包括：使用具有一或多個處理器之至少一計算系統來執行一程序，該程序包括下列動作：將該IC產品用的佈局分成兩個或多個曝光，該兩個或多個曝光的至少一曝光具有任意細的線，但大於所需間距，其中該IC產品用的該佈局包含一間距，該間距小於單獨使用光刻製造設備而可印刷於單次曝光中的可印刷間距；以及將該兩個或多個曝光之資料儲存於非暫態電腦可讀取儲存媒體中，以供使用光刻製造設備來製造該IC產品用。
  14. 如申請專利範圍第13項之方法，該程序另包含將佈局分成兩個或多個曝光，該兩個或多個曝光的各個曝光具有多條任意細的線，其具有該任意細的線，但大於所需間距。
  15. 如申請專利範圍第13項之方法，該程序另包含：從一或多個第二特徵辨識該IC產品上之應受到分開的曝光之一或多個第一特徵；使用第一曝光來印刷該一或多個第一特徵；以及使用第二曝光來印刷該一或多個第二特徵。
  16. 如申請專利範圍第15項之方法，其中，用於第一遮罩之第一資料係相當於該一或多個第一特徵而被產生，而第二資料係相當於該一或多個第二特徵而被產生。
  17. 如申請專利範圍第15項之方法，其中，分裂特徵以放置該特徵之用於該第一曝光的一部分及放置該特徵之用於該第二曝光的另一部分。
  18. 如申請專利範圍第13項之方法，其中，該方法係藉由電子設計自動工具而被自動地實施。
  19. 一種使用光刻製造設備來印刷IC產品用的影像之方法，該方法包括：使用具有一或多個處理器之至少一計算系統來執行一程序，該程序包括下列動作：辨識一或多個特徵，該一或多個特徵相當於即將以該光刻製造設備的多次曝光來予以製造的幾何形狀；將不是該一或多個特徵之第二特徵分成兩個或多個子特徵，用以使用該光刻製造設備而以該多次曝光來製造該一或多個特徵的至少其中一個特徵；以及產生被使用來使用該多次曝光以製造該一或多個特徵的資料。
  20. 如申請專利範圍第19項之方法，其中，產生資料的該動作包括遮罩分配資訊之產生。
  21. 如申請專利範圍第19項之方法，另包含：辨識一或多個關鍵特徵，該一或多個關鍵特徵相當於由於間距大小要求或限制而無法使用該光刻製造設備於單 次曝光中被印刷出的特徵；辨識一或多個非關鍵特徵；以及將該一或多個非關鍵特徵分裂成多個子特徵。
  22. 如申請專利範圍第21項之方法，其中，辨識該一或多個關鍵特徵的該動作包括使用單次曝光來辨識形狀，該形狀具有大於或等於可印刷之可印刷尺寸的最小寬度(MIN_CRIT_WIDTH)並且具有小於可印刷之可印刷尺寸的最大寬度(MAX_CRIT_WIDTH)。
  23. 如申請專利範圍第21項之方法，其中，分裂該等非關鍵特徵的該動作包括辨識鄰接或相鄰於關鍵特徵之一或多個非關鍵特徵。
  24. 如申請專利範圍第19項之方法，另包含下列步驟：放置間隙於兩個形狀之間；以及產生多邊形於該間隙中。
  25. 如申請專利範圍第19項之方法，其中，修改該一或多個特徵，以滿足該光刻製造設備的光刻效果之所期望的物理性質。
  26. 如申請專利範圍第25項之方法，其中，用於第一曝光之部分的印刷與用於第二曝光之部分的印刷重疊。
  27. 如申請專利範圍第19項之方法，另包含將佈局分成兩個或多個曝光，該兩個或多個曝光的至少一曝光具有一或多條大於所需間距之任意細的線。
  28. 如申請專利範圍第19項之方法，另包含： 從一或多個第二特徵辨識該IC產品上之應受到分開的曝光之一或多個第一特徵；使用第一曝光來印刷該一或多個第一特徵；使用第二曝光來印刷該一或多個第二特徵。
  29. 如申請專利範圍第28項之方法，其中，用於第一遮罩之第一資料係相當於該一或多個第一特徵而被產生而第二資料係相當於該一或多個第二特徵而被產生。
  30. 如申請專利範圍第28項之方法，其中，分裂特徵以放置該特徵之用於該第一曝光的一部分及放置該特徵之用於該第二曝光的另一部分。
  31. 如申請專利範圍第19項之方法，其中，該方法係藉由電子設計自動工具而被自動地實施。
  32. 一種IC產品，其係至少部分根據如申請專利範圍第19項之方法來予以製造的。
  33. 一種使用光刻製造設備來印刷IC產品用的影像之系統，該系統包括：計算系統之至少一處理器，其係要執行一序列的指令以：辨識一或多個關鍵特徵，該一或多個關鍵特徵相當於在該IC產品上之由於間距尺寸要求或限制而無法單獨使用該光刻製造設備於單次曝光中被印刷出的一或多個第一特徵；辨識一或多個非關鍵特徵，該一或多個非關鍵特徵相當於在該IC產品上之能夠使用該光刻製造設備於該單次 曝光中被印刷出的一或多個第二特徵；若有需要或要求則分裂該一或多個非關鍵特徵的至少其中一個非關鍵特徵；以及產生被用來使用第一曝光以製造該一或多個關鍵特徵的第一群組以及使用第二曝光以製造該一或多個關鍵特徵的第二群組之資料。
  34. 一種電腦程式產品，其包括非暫態電腦可使用儲存媒體，該非暫態電腦可使用儲存媒體具有可執行碼儲存於其上，當該可執行碼被至少一處理器所執行時，其致使該至少一處理器執行用以使用光刻製造設備來印刷IC產品用的影像之程序，該程序包括：辨識一或多個關鍵特徵，該一或多個關鍵特徵相當於在該IC產品上之由於間距尺寸要求或限制而無法使用該光刻製造設備於單次曝光中被印刷出的一或多個第一特徵；辨識一或多個非關鍵特徵，該一或多個非關鍵特徵相當於在該IC產品上之能夠使用該光刻製造設備於該單次曝光中被印刷出的一或多個第二特徵；若有需要或要求則分裂該一或多個非關鍵特徵的至少其中一個非關鍵特徵；以及產生被用來使用第一曝光以製造該一或多個關鍵特徵的第一群組以及使用第二曝光以製造該一或多個關鍵特徵的第二群組之資料。
  35. 一種使用光刻製造設備來印刷IC產品用的影像 之系統，該系統包括：計算系統之至少一處理器，其係要執行一序列的指令以：辨識一或多個特徵之機構，該一或多個特徵相當於即將以該光刻製造設備的多次曝光來予以製造的幾何形狀；將不是該一或多個特徵之第二特徵分成兩個或多個子特徵，用以使用該光刻製造設備而以該多次曝光來製造該一或多個特徵的至少其中一個特徵；以及產生被用來使用該多次曝光以製造該一或多個特徵的資料。
  36. 一種電腦程式產品，其包括非暫態電腦可使用儲存媒體，該非暫態電腦可使用儲存媒體具有可執行碼儲存於其上，當該可執行碼被至少一處理器所執行時，其致使該至少一處理器執行用以使用光刻製造設備來印刷IC產品用的影像之程序，該程序包括：辨識一或多個特徵，該一或多個特徵相當於即將以該光刻製造設備的多次曝光來予以製造的幾何形狀；將不是該一或多個特徵之第二特徵分成兩個或多個子特徵，用以使用該光刻製造設備而以該多次曝光來製造該一或多個特徵的至少其中一個特徵；以及產生被用來使用該多次曝光以製造該一或多個特徵的資料。
TW095116980A 2005-05-13 2006-05-12 以多次曝光印刷光刻影像的方法及系統 TWI414905B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68122905P 2005-05-13 2005-05-13
US11/405,029 US7310797B2 (en) 2005-05-13 2006-04-14 Method and system for printing lithographic images with multiple exposures

Publications (2)

Publication Number Publication Date
TW200710605A TW200710605A (en) 2007-03-16
TWI414905B true TWI414905B (zh) 2013-11-11

Family

ID=37432025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095116980A TWI414905B (zh) 2005-05-13 2006-05-12 以多次曝光印刷光刻影像的方法及系統

Country Status (4)

Country Link
US (1) US7310797B2 (zh)
CN (1) CN101223527B (zh)
TW (1) TWI414905B (zh)
WO (1) WO2006124879A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
JP5032948B2 (ja) * 2006-11-14 2012-09-26 エーエスエムエル マスクツールズ ビー．ブイ． Ｄｐｔプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置
US7934177B2 (en) * 2007-02-06 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for a pattern layout split
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
US7862982B2 (en) * 2008-06-12 2011-01-04 International Business Machines Corporation Chemical trim of photoresist lines by means of a tuned overcoat material
US20100200996A1 (en) * 2009-02-12 2010-08-12 Arm Limited Structural feature formation within an integrated circuit
US8105901B2 (en) * 2009-07-27 2012-01-31 International Business Machines Corporation Method for double pattern density
US8875063B2 (en) * 2010-10-11 2014-10-28 International Business Machines Corporation Mask layout formation
US8298953B2 (en) 2010-12-20 2012-10-30 Infineon Technologies Ag Method for defining a separating structure within a semiconductor device
US8429574B2 (en) 2011-04-14 2013-04-23 Cadence Design Systems, Inc. Dual-pattern coloring technique for mask design
JP6141044B2 (ja) 2013-02-22 2017-06-07 キヤノン株式会社 生成方法、プログラム及び情報処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1152289A2 (en) * 2000-05-01 2001-11-07 ASML Masktools Netherlands B.V. Hybrid phase-shift mask
US20030162102A1 (en) * 2002-02-26 2003-08-28 Numerical Technologies, Inc. Critical dimension control using full phase and trim masks
US20040191650A1 (en) * 2000-07-05 2004-09-30 Numerical Technologies Phase shift masking for complex patterns with proximity adjustments
EP1467256A1 (en) * 2003-04-07 2004-10-13 ASML Netherlands B.V. Device manufacturing method and mask set for use in the method
TW200428163A (en) * 2003-04-24 2004-12-16 Asml Netherlands Bv Lithographic processing method, and device manufactured thereby

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855793A (en) * 1987-10-09 1989-08-08 Chesley F. Carlson Company Step and repeat system
US5652084A (en) * 1994-12-22 1997-07-29 Cypress Semiconductor Corporation Method for reduced pitch lithography
US6383697B1 (en) * 1999-08-31 2002-05-07 National University Of Singapore Ultra high resolution lithographic imaging and printing and defect reduction by exposure near the critical condition utilizing fresnel diffraction
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
US6839126B2 (en) * 2002-01-03 2005-01-04 United Microelectronics Corp. Photolithography process with multiple exposures
US7256873B2 (en) * 2004-01-28 2007-08-14 Asml Netherlands B.V. Enhanced lithographic resolution through double exposure
US7906270B2 (en) * 2005-03-23 2011-03-15 Asml Netherlands B.V. Reduced pitch multiple exposure process
US7981595B2 (en) * 2005-03-23 2011-07-19 Asml Netherlands B.V. Reduced pitch multiple exposure process
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1152289A2 (en) * 2000-05-01 2001-11-07 ASML Masktools Netherlands B.V. Hybrid phase-shift mask
US20040191650A1 (en) * 2000-07-05 2004-09-30 Numerical Technologies Phase shift masking for complex patterns with proximity adjustments
US20030162102A1 (en) * 2002-02-26 2003-08-28 Numerical Technologies, Inc. Critical dimension control using full phase and trim masks
EP1467256A1 (en) * 2003-04-07 2004-10-13 ASML Netherlands B.V. Device manufacturing method and mask set for use in the method
TW200428163A (en) * 2003-04-24 2004-12-16 Asml Netherlands Bv Lithographic processing method, and device manufactured thereby

Also Published As

Publication number Publication date
TW200710605A (en) 2007-03-16
CN101223527A (zh) 2008-07-16
US7310797B2 (en) 2007-12-18
US20070031738A1 (en) 2007-02-08
WO2006124879A3 (en) 2007-04-19
WO2006124879A2 (en) 2006-11-23
CN101223527B (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
TWI414905B (zh) 以多次曝光印刷光刻影像的方法及系統
US8802574B2 (en) Methods of making jogged layout routings double patterning compliant
US20200134119A1 (en) Pin access hydrid cell height design
JP5694463B2 (ja) ダブルパターニング技術のための物理的決定性境界インターコネクト・フィーチャを生成するシステム及び方法
JP2010506336A (ja) 電子設計自動化における特性
JP2010108484A (ja) パターンマッチングを有する改良されたデザインルール検査のための方法及びシステム
US11790151B2 (en) System for generating layout diagram including wiring arrangement
US8555215B2 (en) Methods for decomposing circuit design layouts and for fabricating semiconductor devices using decomposed patterns
US8103985B2 (en) Method and system for implementing controlled breaks between features using sub-resolution assist features
US20140337810A1 (en) Modular platform for integrated circuit design analysis and verification
WO2006138410A2 (en) Method and system for using pattern matching to process an integrated circuit design
US11232248B2 (en) Routing-resource-improving method of generating layout diagram and system for same
TW201539225A (zh) 產生一可多重曝光顯影（ｍｐｌ）積體電路布局的方法
US20230153514A1 (en) Integrated circuit device design method and system
US9465907B2 (en) Multi-polygon constraint decomposition techniques for use in double patterning applications
US10360331B2 (en) Scoped simulation for electrostatic discharge protection verification
US10908511B2 (en) Systems and methods for patterning color assignment
Kahng Key directions and a roadmap for electrical design for manufacturability
JP2009026045A (ja) 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
US11900041B2 (en) Via coloring methods and systems
US20230222278A1 (en) Method for generating routing structure of semiconductor device
US10546082B1 (en) Resistor network reduction for full-chip simulation of current density
Rittman Nanometer DFM–the tip of the ice
Kachwala et al. Integrating RET and mask manufacturability in designs for local interconnect for sub-100-nm trenches
Kachwala et al. Integrating RET and mask manufacturability in memory designs for local interconnect for sub-100nm trenches

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees