TWI412036B - 資料讀取的方法及資料儲存裝置 - Google Patents
資料讀取的方法及資料儲存裝置 Download PDFInfo
- Publication number
- TWI412036B TWI412036B TW098124692A TW98124692A TWI412036B TW I412036 B TWI412036 B TW I412036B TW 098124692 A TW098124692 A TW 098124692A TW 98124692 A TW98124692 A TW 98124692A TW I412036 B TWI412036 B TW I412036B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- training sequence
- memory
- sequence
- storage unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明係有關於記憶體,特別是有關於記憶體之資料讀取。
一記憶體包括多個儲存單元以供資料儲存。舉例來說,快閃記憶體包括多個區塊(block),每一區塊包括多個頁(page),該等頁或該等區塊均係快閃記憶體之儲存單元。當記憶體自控制器接收寫入命令時,便依控制器的指示將資料儲存至該等儲存單元。當記憶體自收到讀取命令時,再依控制器的指示自該等儲存單元讀出資料而回傳資料至控制器。一般的記憶體之資料讀取係以感測放大器進行。感測放大器的一端耦接至一感測電壓(sense voltage),一端耦接至被讀取之儲存單元的輸出端。當資料被讀取時,感測放大器比較被讀取之儲存單元的輸出端的電壓與感測電壓,以決定被讀取之資料位元之值為0或1。記憶體再將被讀取之資料位元之值傳送至控制器,而完成讀取動作。
當記憶體的多個儲存單元分別被讀取時,各儲存單元依據其內儲存的資料所輸出的電壓值可能隨儲存單元而有不同。舉例來說,在儲存相同資料的情況下,距離記憶體之電壓源較近的儲存單元所輸出的電壓可能較高,而距離記憶體之電壓源較遠的儲存單元所輸出的電壓可能較低。另外,即使同一儲存單元亦可能因鄰近的儲存單元受不同程度的讀取所影響而導致該儲存單元所輸出的電壓有所變動。當記憶體依據同一感測電壓比較記憶體的多個儲存單元所輸出的電壓而判斷該等儲存單元之資料值時,便可能誤判該等儲存單元之資料值,而導致讀取過程發生錯誤。
第1A圖係一多階細胞單元(multi-level cell,MLC)記憶體之一正常記憶單元所輸出的電壓之機率分布圖。假設該多階細胞單元記憶體之正常記憶單元可輸出4種電壓,分別對應其儲存位元值00、01、10、11,而該4種輸出電壓的機率分布分別為101、102、103、104。此時,記憶體利用一組正常感測電壓值Vth1
、Vth2
、Vth3
、Vth4
為基準(實際用來比較之感測電壓值可能為Vth1
、Vth2
、Vth3
、Vth4
平移Vshift
,以使各感測電壓值能區隔4種輸出電壓的機率分布分別為101、102、103、104)與此正常記憶單元所輸出的電壓之相對大小可判斷此正常記憶單元所儲存的資料位元值為00、01、10、或11。第1B圖係一多階細胞單元記憶體之一異常記憶單元所輸出的電壓之機率分布圖。該異常記憶單元可輸出4種電壓的機率分布分別為111、112、113、114,分別對應其儲存位元值00、01、10、11。
與第1A圖相比較,第1B圖的異常記憶單元所輸出的電壓值明顯較低。若記憶體於讀取此異常記憶單元之資料時,仍沿用該組正常感測電壓值Vth1
、Vth2
、Vth3
、Vth4
,以供與異常記憶單元所輸出的電壓比較從而判斷異常記憶單元所儲存的資料位元值,則會產生錯誤的輸出資料值。因此,需要一種方法,可在讀取記憶體時一併校正感測電壓之值,以保持讀出資料的正確性。
有鑑於此,本發明之目的在於提供一種資料讀取的方法,以解決習知技術存在之問題。首先,依據至少一感測電壓(sense voltage)判讀儲存在一記憶體之一儲存單元的一訓練序列(training sequence)。接著,決定是否該訓練序列之讀出資料正確無誤。當該訓練序列之讀出資料有錯誤時,調整該感測電壓。
本發明提供一種資料儲存裝置。於一實施例中,該資料儲存裝置包括一記憶體及一控制器。該記憶體包括多個儲存單元,每一該等儲存單元儲存一訓練序列(training sequence)。當該控制器被要求讀取該等儲存單元中之一目標儲存單元時,該控制器指示該記憶體依據至少一感測電壓(sense voltage)判讀儲存在該目標儲存單元的該訓練序列,決定是否該訓練序列之讀出資料正確無誤,以及當該訓練序列之讀出資料有錯誤時,指示該記憶體調整該感測電壓。
由於本發明有預先於記憶體的儲存單元中儲存訓練序列,當控制器自記憶體中讀取資料時,控制器便可依據所讀出的訓練序列之正確性,以供是否調整記憶體用以讀取資料的感測電壓。若讀出的訓練序列有誤,控制器便可持續調整感測電壓,直到讀出的訓練序列正確無誤為止。如此便可使感測電壓可隨記憶體之每一儲存單元之特性而調整,從而確保資料讀取的正確性。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉數較佳實施例,並配合所附圖示,作詳細說明如下:
第2圖為依據本發明之資料儲存裝置200的區塊圖。資料儲存裝置200耦接至一主機(未示於第2圖中),並為該主機儲存資料。於一實施例中,資料儲存裝置200包括一控制器202及一記憶體204。於一實施例中,記憶體204包括一感測電壓修正電路212及一記憶單元陣列214。記憶單元陣列214包括多個儲存單元221~22M以供儲存資料。於一實施例中,記憶體204為一快閃記憶體,而儲存單元221~22M可為快閃記憶體之區塊(block)或頁(page),但不以此為限。記憶體204係以區塊為抹除單位,以頁為寫入單位。當控制器202自主機收到寫入命令及資料時,便指示記憶體204將資料寫入儲存單元221~22M。當控制器202自主機收到讀取命令時,便指示記憶體204自儲存單元221~22M讀出資料,而控制器202再將資料回傳至主機,以完成讀取動作。
當控制器212儲存資料至記憶體204之儲存單元221~22M時,會先將一預定之訓練序列(training sequence)儲存於儲存單元221~22M之開頭,然後再儲存資料至該儲存單元。除此之外,控制器212還會在儲存資料時,一併穿插一至多個預定之導引序列(pilot sequence)於儲存單元中之預定位置。第3圖為依據本發明之記憶體的一儲存單元300所儲存之資料的示意圖。儲存單元300的開頭儲存了訓練序列301,而儲存單元300的其他部分則儲存了一般資料。此外,儲存單元300中尚儲存了多個導引序列311、312、…、31N穿插於一般資料之間。訓練序列301的資料量較導引序列311~31N的資料量為大。於一實施例中,訓練序列301包括兩位元組資料,而導引序列311、312、…、31N各包括一位元組資料。
訓練序列為一串具有固定格式(預定內容)的資料,係預先儲存於儲存單元中以供粗調整用以讀取該儲存單元之感測電壓,例如二位元組資料之0011001101010101,但不以此為限。同樣的,導引序列亦為一串具有固定格式(預定內容)的資料,係預先儲存於儲存單元中以供細調整用以讀取該儲存單元之感測電壓。於一實施例中,第3圖之儲存單元300為記憶體之一區塊,該區塊包括多個頁,儲存單元300之區塊開頭儲存訓練序列301以供設定用以讀取該區塊的感測電壓,而儲存單元300的每一頁之開頭分別儲存導引序列311~31N以供細調整用以讀取該頁的感測電壓。於另一實施例中,第3圖之儲存單元300為記憶體之一頁,該頁包括多個區段(sector),儲存單元300之頁開頭儲存訓練序列301以供設定用以讀取該頁的感測電壓,而儲存單元300的每一區段之開頭分別儲存導引序列311~31N以供細調整用以讀取該區段的感測電壓。請注意到,訓練序列301與導引序列311係由控制器202所附加,且可放置於任意儲存單元的特定位置。
當控制器202被主機要求自記憶體204讀取資料時,控制器202會指示記憶體自儲存單元221~22M讀出其內儲存的資料。記憶體204的記憶單元陣列214於是依據被讀取之儲存單元所儲存的資料值產生一輸出電壓。接著,記憶單元陣列214再將被讀取之儲存單元的輸出電壓與一感測電壓相比較,以決定所讀出之資料值。記憶體204接著將讀出之資料值傳送至控制器202,以供回傳至主機。當感測電壓值與儲存單元的特性不符合時,可能會造成記憶體204之記憶單元陣列誤判讀出資料值之結果,例如,當儲存單元在多次的抹除/寫入運作之後,其特性已經改變了,此時若仍以既定之感測電壓值為基準判讀資料值則容易發生誤判。然而,由於儲存單元221~22M中皆儲存有訓練序列及導引序列,當控制器212自儲存單元221~22M讀取資料時,便可依據所讀出的訓練序列及導引序列的正確性對資料讀取所依據之感測電壓進行調整,直到讀出的訓練序列及導引序列皆正確無誤為止。這樣便可確保感測電壓值可隨時調整至符合儲存單元的特性,進一步保證儲存單元之讀出資料值的正確性。於一實施例中,控制器202依據所讀出的訓練序列及導引序列產生一電壓調整信號,以使記憶體204的感測電壓修正電路212調整記憶體204的感測電壓。
第4圖為依據本發明之記憶體204的資料讀取方法400之流程圖。首先,控制器202指示記憶體204依據至少一感測電壓自記憶體204之一儲存單元讀取一訓練序列(步驟402)。於一實施例中,該訓練序列儲存於儲存單元之開頭。接著,控制器202決定訓練序列之讀出值是否正確無誤(步驟404)。由於訓練序列皆有原本的預定值,因此控制器202將訓練序列之讀出值與原本預定值相比較,以判斷訓練序列之讀出值的正確性。若訓練序列之讀出值與原本預定值不相符,則表示訓練序列之讀出值帶有錯誤。若訓練序列之讀出值帶有錯誤(步驟404),則控制器202依據錯誤態樣發出電壓調整信號以指示記憶體204調整感測電壓之值(步驟406)。例如,請一併參閱第1A、1B圖,若訓練序列原本的預定值為”0011001101010101”,然而訓練序列之讀出值為”0011001100000000”,可以發現錯誤態樣係由”01”誤讀為”00”,故應發出電壓調整信號以指示記憶體204調降感測電壓之值(例如自Vth2
改為Vth2
’)使記憶體204能正確分辨應為”00”狀態或應為”01”狀態之儲存單元。接著,控制器202再次指示記憶體204依據調整後的感測電壓自儲存單元讀取該訓練序列(步驟402)。對感測電壓之調整及對訓練序列之再讀取將反覆執行,直到讀出之訓練序列正確無誤為止(步驟404)。接著,記憶體204便可依據調整後之感測電壓自該儲存單元讀取後續資料(步驟408)。如此,便可使感測電壓之值保持與儲存單元之特性相符合,從而保證儲存單元之讀出資料正確無誤。
由於儲存單元可能儲存有龐大的資料量,而儲存單元的後續資料之讀取亦可能需要對感測電壓進行微調,因此控制器202會依據儲存單元中儲存的導引資料調整感測電壓,以保持資料的正確性。當記憶體204自儲存單元讀取後續資料時,控制器202檢查記憶體204是否讀取到導引序列(步驟410)。若記憶體204讀取到導引序列,則控制器202決定導引序列之讀出值是否正確無誤(步驟412)。由於導引序列皆有原本的預定值,因此控制器202將導引序列之讀出值與原本預定值相比較,以判斷導引序列之讀出值的正確性。若導引序列之讀出值與原本預定值不相符,則表示導引序列之讀出值帶有錯誤。若導引序列之讀出值帶有錯誤(步驟412),則控制器202發出電壓調整信號以指示記憶體204對感測電壓進行微調(步驟414),步驟414係類似於步驟406,詳細操作於此不再贅述。接著,控制器202指示記憶體204依據微調後的感測電壓再次自儲存單元讀取該導引序列(步驟416)。對感測電壓之調整及對導引序列之再讀取將反覆執行,直到讀出之導引序列正確無誤為止(步驟412)。接著,記憶體204便可依據調整後之感測電壓自該儲存單元讀取後續資料(步驟408),直到後續資料讀取完畢為止(步驟418)。如此,即使儲存單元所儲存的資料量龐大,感測電壓之值仍可隨時調整,從而保證儲存單元之讀出資料皆正確無誤。
請注意到本發明可應用之範圍並不因單一快閃記憶體細胞單元可儲存之位元數而有所限定,熟悉此項技藝者當得在本發明之教導之下將本發明所提供之實施例應用於單階細胞(Single Level Cell,SLC)或多階細胞(Multiple Level Cell,MLC)。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此項技術者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200...資料儲存裝置
202...控制器
204...記憶體
212...感測電壓修正電路
214...記憶單元陣列
221-22M...儲存單元
300...儲存單元儲存之資料
301...訓練序列
311、312、…、31N...導引序列
第1A圖為一多階細胞單元記憶體之一正常記憶單元所輸出的電壓之機率分布圖;
第1B圖為一多階細胞單元記憶體之一異常記憶單元所輸出的電壓之機率分布圖;
第2圖為依據本發明之資料儲存裝置的區塊圖;
第3圖為依據本發明之記憶體的一儲存單元所儲存之資料的示意圖;以及
第4圖為依據本發明之記憶體的資料讀取方法之流程圖。
Claims (20)
- 一種資料讀取的方法,包括下列步驟:依據至少一感測電壓(sense voltage)判讀儲存在一記憶體之一儲存單元的一訓練序列(training sequence);決定是否該訓練序列之讀出資料正確無誤;當該訓練序列之讀出資料有錯誤時,調整該感測電壓。
- 如申請專利範圍第1項所述之資料讀取的方法,其中當該訓練序列之讀出資料有錯誤時,調整該感測電壓之步驟更包含:依據該調整後之感測電壓再次自該儲存單元讀取該訓練序列,直到該訓練序列之讀出資料正確無誤為止;以及依據該調整後之感測電壓自該儲存單元讀取其他資料。
- 如申請專利範圍第1項所述之資料讀取的方法,其中當該訓練序列之讀出資料有錯誤時,調整該感測電壓之步驟更包含:依據該訓練序列之讀出資料之錯誤態樣調整該感測電壓。
- 如申請專利範圍第1項所述之資料讀取的方法,其中該訓練序列儲存於該儲存單元之開頭或一特定位置。
- 如申請專利範圍第1項所述之資料讀取的方法,其中該訓練序列之讀出資料是否正確之決定步驟包括比較該訓練序列之讀出資料與該訓練序列之原本預定資料。
- 如申請專利範圍第1項所述之資料讀取的方法,其中該儲存單元除了儲存該訓練序列外,更儲存一至多個導引序列(pilot sequence)。
- 如申請專利範圍第6項所述之資料讀取的方法,其中其他資料之讀取更包括下列步驟:當自該儲存單元讀取其他資料時,檢查是否讀取到該導引序列;當讀取到該導引序列時,決定是否該導引序列之讀出資料正確無誤;當該導引序列之讀出資料有錯誤時,調整該感測電壓,並依據該調整後之感測電壓再次自該儲存單元讀取該導引序列,直到該導引序列之讀出資料正確無誤為止;以及依據該調整後之感測電壓自該儲存單元讀取後續資料。
- 如申請專利範圍第6項所述之資料讀取的方法,其中該導引序列之資料量較該訓練序列之資料量為少。
- 如申請專利範圍第6項所述之資料讀取的方法,其中該儲存單元為該記憶體之一區塊(block),該區塊包括多個頁(page),該區塊之開頭儲存該訓練序列以供粗調整該感測電壓,而每一該等頁之開頭儲存該導引序列以供細調整該感測電壓。
- 如申請專利範圍第6項所述之資料讀取的方法,其中該儲存單元為該記憶體之一頁(page),該頁包括多個區段(sector),該頁之開頭儲存該訓練序列以供粗調整該感測電壓,而每一該等區段之開頭儲存該導引序列以供細調整該感測電壓。
- 一種資料儲存裝置,包括:一記憶體,包括多個儲存單元,每一該等儲存單元儲存一訓練序列(training sequence);以及一控制器,當被要求讀取該等儲存單元中之一目標儲存單元時,指示該記憶體依據至少一感測電壓(sense voltage)判讀儲存在該目標儲存單元的該訓練序列,決定是否該訓練序列之讀出資料正確無誤,以及當該訓練序列之讀出資料有錯誤時,指示該記憶體調整該感測電壓。
- 如申請專利範圍第11項所述之資料儲存裝置,其中當該訓練序列之讀出資料有錯誤時,該控制器指示該記憶體依據該調整後之感測電壓再次自該目標儲存單元讀取該訓練序列直到該訓練序列之讀出資料正確無誤為止,並指示該記憶體依據該調整後之感測電壓自該目標儲存單元讀取其他資料。
- 如申請專利範圍第11項所述之資料儲存裝置,其中當該訓練序列之讀出資料有錯誤時,該控制器指示該記憶體依據該訓練序列之讀出資料之錯誤態樣調整該感測電壓。
- 如申請專利範圍第11項所述之資料儲存裝置,其中該訓練序列儲存於該等儲存單元之開頭或一特定位置。
- 如申請專利範圍第11項所述之資料儲存裝置,其中該控制器比較該訓練序列之讀出資料與該訓練序列之原本預定資料,以決定該訓練序列之讀出資料是否正確無誤。
- 如申請專利範圍第11項所述之資料儲存裝置,其中每一該等儲存單元除了儲存該訓練序列外,更儲存一至多個導引序列(pilot sequence)。
- 如申請專利範圍第16項所述之資料儲存裝置,其中當該記憶體自該目標儲存單元讀取其他資料時該控制器檢查是否該記憶體讀取到該導引序列,當該記憶體讀取到該導引序列時該控制器決定是否該導引序列之讀出資料正確無誤,以及當該導引序列之讀出資料有錯誤時,該控制器指示該該記憶體調整該感測電壓並依據該調整後之感測電壓再次自該目標儲存單元讀取該導引序列直到該導引序列之讀出資料正確無誤為止,並指示該記憶體依據該調整後之感測電壓自該目標儲存單元讀取後續資料。
- 如申請專利範圍第16項所述之資料儲存裝置,其中該導引序列之資料量較該訓練序列之資料量為少。
- 如申請專利範圍第16項所述之資料儲存裝置,其中該等儲存單元皆為該記憶體之區塊(block),每一該等區塊包括多個頁(page),該等區塊之開頭儲存該訓練序列以供粗調整該感測電壓,而每一該等頁之開頭儲存該導引序列以供細調整該感測電壓。
- 如申請專利範圍第16項所述之資料儲存裝置,其中該等儲存單元為該記憶體之頁(page),每一該等頁包括多個區段(sector),該等頁之開頭儲存該訓練序列以供粗調整該感測電壓,而每一該等區段之開頭儲存該導引序列以供細調整該感測電壓。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098124692A TWI412036B (zh) | 2009-07-22 | 2009-07-22 | 資料讀取的方法及資料儲存裝置 |
US12/785,896 US8120965B2 (en) | 2009-07-22 | 2010-05-24 | Data storage device and data read method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098124692A TWI412036B (zh) | 2009-07-22 | 2009-07-22 | 資料讀取的方法及資料儲存裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201104683A TW201104683A (en) | 2011-02-01 |
TWI412036B true TWI412036B (zh) | 2013-10-11 |
Family
ID=43498317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098124692A TWI412036B (zh) | 2009-07-22 | 2009-07-22 | 資料讀取的方法及資料儲存裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8120965B2 (zh) |
TW (1) | TWI412036B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8782504B2 (en) * | 2012-04-11 | 2014-07-15 | Lsi Corporation | Trend-analysis scheme for reliably reading data values from memory |
US9910623B2 (en) * | 2013-03-15 | 2018-03-06 | Teradata Us, Inc. | Training of storage devices in computing systems and environments |
KR102353027B1 (ko) | 2017-07-03 | 2022-01-20 | 삼성전자주식회사 | 스토리지 장치의 데이터 트레이닝 방법 |
US11449439B1 (en) | 2019-07-25 | 2022-09-20 | Rambus Inc. | Fragmented periodic timing calibration |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050201148A1 (en) * | 2004-03-12 | 2005-09-15 | Super Talent Electronics, Inc. | Flash memory device and architecture with multi level cells |
TW200741721A (en) * | 2006-02-15 | 2007-11-01 | Micron Technology Inc | Single latch date circuit in a multiple level cell non-volatile memory device |
US20080019182A1 (en) * | 2006-07-20 | 2008-01-24 | Kosuke Yanagidaira | Semiconductor memory device and control method of the same |
TW200839510A (en) * | 2007-03-19 | 2008-10-01 | A Data Technology Co Ltd | Hybrid density memory storage device and control method thereof |
TW200845014A (en) * | 2007-02-28 | 2008-11-16 | Aplus Flash Technology Inc | A bit line structure for a multilevel, dual-sided nonvolatile memory cell array |
US20080285351A1 (en) * | 2007-05-14 | 2008-11-20 | Mark Shlick | Measuring threshold voltage distribution in memory using an aggregate characteristic |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0757355B1 (en) * | 1995-07-31 | 2000-04-19 | STMicroelectronics S.r.l. | Mixed parallel-dichotomic serial sensing method for sensing multiple-levels non-volatile memory cells, and sensing circuit actuating such method |
JP3941149B2 (ja) * | 1996-12-03 | 2007-07-04 | ソニー株式会社 | 半導体不揮発性記憶装置 |
US6678192B2 (en) * | 2001-11-02 | 2004-01-13 | Sandisk Corporation | Error management for writable tracking storage units |
JP5067836B2 (ja) * | 2005-12-19 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
US7865797B2 (en) * | 2006-11-16 | 2011-01-04 | Freescale Semiconductor, Inc. | Memory device with adjustable read reference based on ECC and method thereof |
US7751237B2 (en) * | 2007-09-25 | 2010-07-06 | Sandisk Il, Ltd. | Post-facto correction for cross coupling in a flash memory |
WO2009053962A2 (en) * | 2007-10-22 | 2009-04-30 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
US7830718B2 (en) * | 2007-11-21 | 2010-11-09 | Micron Technology, Inc. | Mitigation of data corruption from back pattern and program disturb in a non-volatile memory device |
US7843725B2 (en) * | 2008-06-11 | 2010-11-30 | Micron Technology, Inc. | M+L bit read column architecture for M bit memory cells |
KR101413137B1 (ko) * | 2008-07-04 | 2014-07-01 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
-
2009
- 2009-07-22 TW TW098124692A patent/TWI412036B/zh active
-
2010
- 2010-05-24 US US12/785,896 patent/US8120965B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050201148A1 (en) * | 2004-03-12 | 2005-09-15 | Super Talent Electronics, Inc. | Flash memory device and architecture with multi level cells |
TW200741721A (en) * | 2006-02-15 | 2007-11-01 | Micron Technology Inc | Single latch date circuit in a multiple level cell non-volatile memory device |
US20080019182A1 (en) * | 2006-07-20 | 2008-01-24 | Kosuke Yanagidaira | Semiconductor memory device and control method of the same |
TW200845014A (en) * | 2007-02-28 | 2008-11-16 | Aplus Flash Technology Inc | A bit line structure for a multilevel, dual-sided nonvolatile memory cell array |
TW200839510A (en) * | 2007-03-19 | 2008-10-01 | A Data Technology Co Ltd | Hybrid density memory storage device and control method thereof |
US20080285351A1 (en) * | 2007-05-14 | 2008-11-20 | Mark Shlick | Measuring threshold voltage distribution in memory using an aggregate characteristic |
Also Published As
Publication number | Publication date |
---|---|
TW201104683A (en) | 2011-02-01 |
US20110022886A1 (en) | 2011-01-27 |
US8120965B2 (en) | 2012-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10381090B2 (en) | Operation method of nonvolatile memory device and storage device | |
CN111954863B (zh) | 基于可调整错误率提供存储器系统的数据 | |
US9257204B2 (en) | Read voltage setting method, and control circuit, and memory storage apparatus using the same | |
US8139412B2 (en) | Systematic error correction for multi-level flash memory | |
KR101616100B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
US8345487B2 (en) | Method of setting read voltage minimizing read data errors | |
US11360670B2 (en) | Dynamic temperature compensation in a memory component | |
US9064545B2 (en) | Nonvolatile memory device having adjustable program pulse width | |
US8578245B2 (en) | Data reading method, memory storage apparatus, and controller thereof | |
US8649216B2 (en) | Data writing method and data storage device for adjusting programming voltage values | |
KR20100093739A (ko) | 비휘발성 메모리 장치의 읽기 방법 | |
US20170103815A1 (en) | Data Storage Device and Data Maintenance Method | |
US11790993B2 (en) | Memory system having a non-volatile memory and a controller configured to switch a mode for controlling an access operation to the non-volatile memory | |
US9947417B2 (en) | Memory management method, memory storage device and memory controlling circuit unit | |
KR102671402B1 (ko) | 문턱전압 산포 특성을 향상한 메모리 컨트롤러, 메모리 시스템 및 그 동작방법 | |
TWI412036B (zh) | 資料讀取的方法及資料儲存裝置 | |
CN108428467B (zh) | 读取电压追踪方法、存储器储存装置及控制电路单元 | |
TW201830405A (zh) | 讀取電壓追蹤方法、記憶體儲存裝置及記憶體控制電路單元 | |
CN101968970B (zh) | 资料读取的方法及资料储存装置 | |
US9570162B2 (en) | Data read method for flash memory | |
US20240185939A1 (en) | Memory device performing sensing operation and method of operating the same |