TWI411247B - PN sequence correlation calculation method and circuit - Google Patents
PN sequence correlation calculation method and circuit Download PDFInfo
- Publication number
- TWI411247B TWI411247B TW98104906A TW98104906A TWI411247B TW I411247 B TWI411247 B TW I411247B TW 98104906 A TW98104906 A TW 98104906A TW 98104906 A TW98104906 A TW 98104906A TW I411247 B TWI411247 B TW I411247B
- Authority
- TW
- Taiwan
- Prior art keywords
- value
- new
- values
- correlation
- sum value
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
本發明係有關於一種通訊系統,特別是指關於通訊系統之PN序列相關性的運算方法及電路。
在通訊系統中,會傳送已知特性的PN序列,使得接收端可以利用此已知的PN序列進行同步取得或是通道估測。常見的方法之一是計算接收到的信號與PN序列的線性相關運算(linear correlation)或循環相關運算(circular correlation)以進行同步取得或是通道估測。第一A圖,係習知技術之線性相關運算的示意圖。第一B圖,係為習知技術之循環相關運算的示意圖。由於線性相關運算或循環相關運算的方法係將接收到的信號y(n)與PN序列p(n),兩兩對應相乘之後再累加。因此,若輸入序列y(n)的長度很大時,接收裝置的加法器與加法的運算量相對要增加,如此,增加接收裝置的複雜度,進而增加成本。再者,由於接收裝置於計算輸入序列y(n)與PN序列p(n)的相關性時,需不斷存取記憶體所儲存之輸入序列y(n),而再與PN序列p(n)計算出相關值,如此,即會降低運算速度,而降低運算效率。
因此,本發明即在針對上述問題而提出一種PN序列相關性的運算方法與電路,其可以減少運算相關性的運算量與存取記憶體的次數,以解決上述問題。
本發明之目的之一,在於提供一種PN序列相關性的運算方法及電路,其可減少運算所接收之輸入值與PN序列之相關性的運算量,而減少運算電路的面積,進而減少成本。
本發明之目的之一,在於提供一種PN序列相關性的運算方法及電路,其可減少運算相關值時而存取記憶體的次數,進而增加運算速度,提高運算效率。本發明之PN序列相關性的運算電路包含一控制單元、一儲存單元與一運算單元,其PN序列相關性的運算方法係由控制單元接收一輸入序列與一PN序列,輸入序列包含複數個輸入值,PN序列包含複數第一值與複數第二值,該些第一值與該些第二值分別對應該些輸入值,控制單元依據該些第一值而產生一控制訊號;儲存單元儲存控制單元接收之該些輸入值,並依據控制訊號輸出該些第一值所對應之該些輸入值;運算單元加總該些輸入值得到一第一總和值,並加總儲存單元輸出之該些輸入值得到一第二總和值,且依據第一總和值與第二總和值而得到一相關值。如此,可減少運算所接收之輸入值與PN序列之相關性的運算量,而減少運算電路的面積,進而減少成本並可減少運算相關值時而存取記憶體的次數,進而增加運算速度,且提高運算效率。
熟悉此技術領域人士觀看過本說明書內容或/及圖式,可輕易理解出本發明的其他的目的、特徵、或功效。
茲為使 貴審查委員對本發明之技術特徵及所達成之功效更有進一步之瞭解與認識,謹佐以較佳之實施例圖及配合詳細之說明,說明如後:第二圖為一接收裝置應用本發明之PN序列相關運算電路18之一實施例,用以方便說明本發明之PN序列相關運算電路18。然第二圖僅是一實施方式,本發明之PN序列相關運算電路18係為應用於其他須要使用相關運算電路的應用上。如圖所示,接收裝置1包含一調諧器10、一類比數位轉換電路12、一數位降頻轉換電路14、一取樣電路16、PN序列相關運算電路18、一同步電路20、一通道估測電路22、一移除電路24與一等化電路26。復參閱第二圖,PN序列相關運算電路18係依據取樣電路16所處理後之基頻訊號與一PN序列,而產生一相關值,此相關值即表示相關性,並分別傳送至同步電路20、移除電路24與通道估測電路22,同步電路20係依據相關值而產生一同步訊號,並傳送至取樣電路16,使取樣電路16可依據同步訊號而進行處理。移除電路24依據PN序列相關運算電路18之相關值而移除基頻訊號中的PN序列,並將移除PN序列後之基頻訊號傳送至等化電路26。通道估測電路22接收PN序列相關運算電路18之相關值,並依據相關值進行通道估測,而產生估測訊號並傳送至等化電路26,等化電路26係依據估測訊號,以等化所接收之基頻訊號,而產生一輸出訊號,供後續電路處理。
請參閱第三圖,係本發明之一較佳實施例之PN序列相關運算電路的方塊圖。PN序列相關運算電路18包含一控制單元180、一儲存單元182與一運算單元184,上述之儲存單元182之一實施例可為一記憶體。PN序列相關運算電路18之控制單元180係接收取樣電路16之輸出訊號以作為一輸入序列y(n),其包含複數輸入值。儲存單元182暫存該些輸入值並傳送至運算單元184,控制單元180接收一PN序列p(n),且依據PN序列p(n)而產生一控制訊號,運算單元184依據控制訊號以及該些輸入值,而得到表示PN序列相關性之一相關值。PN序列相關運算電路18更包含有一PN序列產生單元186,以用於產生PN序列。以下係列舉實施例詳述說明運算單元184取得相關值之運算方式。
請一併參閱第四圖,係本發明之一較佳實施例之相關運算的示意圖。此實施例係以線性相關運算進行說明,但不侷限本發明僅能用於線性相關運算。如圖所示,本發明之控制單元180接收輸入序列y(n)與PN序列p(n),輸入序列y(n)包含複數輸入值a,b,c,d,e,f,g,h,i,j,k,l,m,n,o,p,q;PN序列p(n)包含複數第一值與複數第二值,該些第一值與該些第二值分別為複數負PN值與複數正PN值,分別為1,-1,-1,1,-1,-1,-1,1,-1,-1,1,1,-1,-1,-1,1,1,輸入序列y(n)與PN序列p(n)之相關值即為(a-b-c+d-e-f-g+h-i-j+k+l-m-n-o+p+q)。
本發明之運算方式係控制單元180先依序儲存該些輸入值(a~q)至儲存單元182,並傳送該些輸入值(a~q)至運算單元184,運算單元184係加總輸入序列y(n)之該些輸入值(a~q)而得到一第一總和值,即(a+b+c+d+e+f+g+h+i+j+k+l+m+n+o+p+q)。控制單元180依據PN序列p(n)之該些第一值產生控制訊號,儲存單元182依據控制訊號讀取該些第一值所對應的輸入值,並傳輸至運算單元184以進行加總而得到一第二總和值,即運算單元184加總該些第一值所對應之該些輸入值b,c,e,f,g,i,j,m,n,o,而得到第二總和值(b+c+e+f+g+i+j+m+n+o),運算單元184依據第一總和值與第二總和值而得知相關值,即將第一總和值減去兩倍第二總和值而得到相關值,即相關值為如下:
(a+b+c+d+e+f+g+h+i+j+k+l+m+n+o+p+q)-2(b+c+e+f+g+i+j+m+n+o)=(a-b-c+d-e-f-g+h-i-j+k+l-m-n-o+p+q)
由此可證明,依本發明之運算方式所得之相關值即等於上述正確之相關值。由於本發明不需要如先前技術必須將輸入序列y(n)之每一輸入值與PN序列p(n)之每一PN值兩兩對應並相乘後,再分別累加而計算出相關值。故,本發明可減少相關性的運算量,減少接收裝置之PN序列相關運算電路18的電路面積,進而減少成本。
再者,由於本發明之運算方式僅需依據PN序列p(n)之該些第一值,而讀取儲存於儲存單元182中對應的該些輸入值,而不需讀取全部的輸入值,PN序列p(n)之該些第一值與該些第二值為亂數產生,所以各自出現的機率大約為50%,所以每一次運算相關值時,儲存單元182被讀取之次數相較於習用技術,係可減少一半的讀取次數,因此,本發明之運算方式,可提高運算速度,而提高運算效率。
由於在運算輸入序列y(n)與PN序列p(n)的相關性時,必須於每次運算該輸入序列y(n)與PN序列p(n)的相關值後,移位該輸入序列y(n)或者PN序列p(n),使得該PN序列p(n)變更對應於該輸入序列y(n),並再次進行運算而求出新相關值。也就是說,於依序求得相關值時,必須依序移位輸入序列y(n)或者移位PN序列p(n)而依序進行運算,以依序得知相關性。在PN序列p(n)中之該些第一值會分成複數負群組(參閱第四圖),運算單元184在運算每一新相關值時,輸入序列y(n)或者PN序列p(n)僅移動一位元,所以於運算相鄰之不同相關值時,每一負群組之該些第一值所對應之該些輸入值會有所重疊。如此,本發明更利用此特性而進一步提出另一種運算方式,其可進一步減少存取儲存單元182的次數,進而增加運算速度,提高運算效率。以下係列舉實施例詳述說明運算單元184如何應用該些負群組而進行運算,以依序取得相關值。
在第四圖中,PN序列p(n)具有複數負群組,即一第一負群組30、一第二負群組32、一第三負群組34與一第四負群組36。於運算第一相關值時,第一負群組30對應之輸入值為(b,c),第二負群組32對應之輸入值為(e,f,g),第三負群組34對應之輸入值為(i,j),第四負群組36對應之輸入值為(m,n,o)。運算單元184會分別加總相同長度之每一負群組之該些第一值所對應的該些輸入值,而分別得到一群組總和值,即加總相同長度之每一負群組之該些負值所對應的該些輸入值,而分別得到一群組總和值。於此實施例中,包括了兩種長度之負群組,其分別為具有兩個第一值之第一負群組30與第三負群組34,以及具有三個第一值之第二負群組32與第四負群組36,依據上述運算單元184加總相同長度之每一負群組之所有第一值所對應的輸入值,即加總第一負群組30對應之該些輸入值與第三負群組34對應之該些輸入值,所以得到一第一群組總和值為(b+c)+(i+j),以及運算單元184加總第二負群組32與第四負群組36所對應之該些輸入值,而得到一第二群組總和值為(e+f+g)+(m+n+o)。運算單元184加總第一群組總和值與第二群組總和值,而得到第二總和值(b+c)+(e+f+g)+(i+j)+(m+n+o),並以第一總和值減去兩倍第二總和值,以得到第一相關值。
接續,若以線性相關運算繼續運算第二相關值時,控制單元180於運算單元184計算完第一相關值後,控制單元180會接收一新輸入值,並儲存至儲存單元182而取代該些輸入值之其一輸入值,如第四圖所示,控制單元180接收新增之新輸入值r而取代第一個輸入值a。依據上述本發明求得相關值之運算方式,係必須求得第一總和值,由於原先輸入值之其一已被新輸入值所取代,如此原先之第一總和值即會改變,於此實施例中新第一總和值即為(b+c+d+e+f+g+h+i+j+k+l+m+n+o+p+q+r),也就是第一總和值(a+b+c+d+e+f+g+h+i+j+k+l+m+n+o+p+q)加總新輸入值r並減去第一個輸入值a,所以運算單元184即加總第一總和值與新輸入值r並減去被取代之輸入值a,即可得到新第一總和值。由上述可知,此運算方式僅需利用先前所得之第一總合值與新輸入值與被取代之輸入值,即可得到新第一總和值,而不需重新加總所有輸入值,如此可減少運算量。
承接上述,運算第二相關值時,該些負群組之該些第一值會變更對應該些輸入值,於此實施例中係PN序列p(n)右移一個位置,而改變負群組之該些第一值對應之輸入值。如第四圖所示,第一負群組30對應之輸入值改變為(c,d),第二負群組32對應之輸入值改變為(f,g,h),第三負群組34對應之輸入值改變為(j,k),第四負群組36對應之輸入值改變為(n,o,p)。由於該些負群組30、32、34、36所對應之該些輸入值已改變,所以原先之第二總和值亦會隨之改變,新第二總和值應為(c+d+f+g+h+j+k+n+o+p)。本發明運算新第二總和值之方式係如同先前方式,先求得相同長度之該些負群組之群組總和值,即相同長度之該些負群組之該些第一值所對應之該些輸入值的總和值,再加總所有群組總和值,即可得到第二總和值。
於此實施例第一負群組30對應之輸入值改變為(c,d),第三負群組34對應之輸入值改變為(j,k),新第一群組總和值即為(c+d)+(j+k)。新第一群組總和值(c+d)+(j+k)與原先第一群組總和值(b+c)+(i+j)之差異,其就如同第一、第三負群組30、34之最後一個第一值所新對應之輸入值d、k分別取代第一、第三負群組30、34之第一個第一值原先所對應之輸入值b、i,所以運算單元184求得新第一群組總和值之方式可先加總第一、第三負群組30、34之第一個第一值原先所對應之輸入值b、i,而得到一第一邊界總和值(b+i),且加總第一,第三負PN群組30、34之最後一個第一值所新對應之輸入值d、k,而得到一新邊界總和值(d+k),並以原先第一群組總和值(b+c)+(i+j)減去第一邊界總和值(b+i)且加總新邊界總和值(d+k),即可求得新第一群組總和值(c+d+j+k)。
同理,於此實施例求得新第二群組總和值之方式,係先加總第二、第四負群組32、36之第一個第一值原先所對應之輸入值e、m,而得到第一邊界總和值(e+m),且加總第二,第四負群組32、36之最後一個第一值所新對應之輸入值h、p,而得到新邊界總和值(h+p),並以原先第二群組總和值(e+f+g+m+n+o)減去第一邊界總和值(e+m)且加總新邊界總和值(h+p),即可求得新第二群組總和值(f+g+h+n+o+p)。求得新群組總和值後,加總所有新群組總和值,即可得到新第二總和值,於此實施例即加總新第一群組總和值(c+d+j+k)與新第二群組總和值(f+g+h+n+o+p),而得到新第二總和值(c+d+f+g+h+j+k+n+o+p),最後以新第一總和值(b+c+d+e+f+g+h+i+j+k+l+m+n+o+p+q+r)減去兩倍新第二值(c+d+f+g+h+j+k+n+o+p),即可求得第二運算相關值。上述求得第一邊界總和值(b+i)與(e+m),係可在先前求得第一相關值之第二總和值時預先求得。
由上述可知,本發明進一步提出之運算方式,其利用前一次運算相關值所得的群組總和值,而進一步求得新群組總和值,以求得新第二總和值,如此即可求得新相關值,而不需重新加總PN序列所有負群組所對應之輸入值,以得知新第二總和值。故,藉由此運算方法除了可進一步減少讀取儲存單元182的次數,且可降低運算單元184之運算量,而增加運算單元184的運算速度。
本發明之運算單元184進行上述運算而求得相關值,係依據控制單元180所產生之一運算資訊,以求得第二總和值並進而求得相關值。控制單元180係依據PN序列之該些負群組而產生該運算資訊,運算資訊包含PN序列中之該些負群組之每一第一值所對應之輸入值的位置以及負群組的長度。再者,本發明之PN序列相關運算電路18更包含一暫存單元188,其包含複數暫存器(圖中未示),用以暫存第一總和值、群組總和值與第一邊界總和值,以供運算單元184於後續運算新相關值時,可直接讀取暫存單元188的資料,而減少運算單元184的運算量,進而增加運算單元184的運算速度。
此外,於此實施例中,控制單元180於運算單元184求得第一相關值而未接收新輸入值r前,運算單元184會加總第一、第三負群組30、34之第二個第一值所對應之輸入值c、j,而得到一邊界扣除值(c+j),以及分別加總第二、第四負群組32、36之第二個第一值所對應之輸入值f、n與第三個第一值所對應之輸入值g、o,而得到兩邊界扣除值(f+n)與(g+o),該些邊界扣除值會分別儲存於暫存單元188之暫存器,以在運算單元184於接續求得新相關值時,而用於依序取代第一邊界總和值。以下係舉例詳細說明,於此實施例中運算單元184在運算第二相關值,先求得新第一群組總和值時,即會用邊界扣除值(c+j)取代原第一邊界總和值(b+i),而求得新第一群組總和值。同理,運算單元184於求得新第二群組總和值時,即會用邊界扣除值(f+n)取代原第一邊界總和值(e+m),而求得新第二群組總和值。運算單元184再依據新第一群組總和值與新第二群組總和值,進而求得第二相關值。
由上述可知,運算單元184於控制單元180接收新輸入值前,係會加總相同長度之每一負群組之相同位置之該些第一值所對應的該些輸入值,以得到至少一邊界扣除值,並分別儲存於暫存單元188之該些暫存器中,以在運算單元184得到相關值後,接收新輸入值以求得新相關值時,係依序移位該些暫存器所暫存之該些邊界扣除值,以依序取代第一邊界總和值,以在控制單元180接續接收新輸入值時,運算單元184依序依據該些邊界扣除值,而依序求得群組總和值,進而求得後續之新相關值。
請參閱第五圖,係本發明之一較佳實施例之循環相關運算的示意圖。如圖所示,本實施例與第四圖之實施例不同之處在於控制單元180於運算單元184得到相關值後,並不會接收新輸入值,而僅是變更該些負群組之該些第一值對應該些輸入值,以接續求得新相關值,如此,本實施例不需重新計算輸入總和值,而其餘運算方式皆同於上述實施例,所以本發明之運算方式運用於循環相關運算,可更節省運算時間,進而提高運算效率。
請參閱第六圖,本發明提供另一種相關運算的運算方式,控制單元180接收該些輸入序列y(n)與PN序列p(n),PN序列p(n)包含複數正群組與複數負群組,該些正群組包含一第一正群組40、一第二正群組42與一第三正群組44;該些負群組包含一第一負群組50,一第二負群組52與一第三負群組54。第一正群組40之該些第二值對應輸入序列y(n)之輸入值(a,b),第二正群組42之該些第二值對應輸入序列y(n)之輸入值(e,f),第三正群組44之該些第二值對應輸入序列y(n)之該些輸入值(j,k);第一負群組50之該些第一值對應輸入序列y(n)之該些輸入值(c,d),第二負群組52之該些第一值對應輸入序列y(n)之該些輸入值(g,h,i),第三負群組54之該些第一值對應輸入序列y(n)之該些輸入值(l,m)。
此實施例之運算方式係運算單元184加總相同長度之每一負群組之該些第一值所對應的該些輸入值,而得到一負群組總和值,由於此實施例具有兩種長度之負群組,所以運算單元184會得到一第一負群組總和值與一第二負群組總和值,第一負群組總和值為(c+d)+(l+m)與第二負群組總和值為(g+h+i),運算單元184並加總第一負群組總和值與第二負群祖總和值,而得到一總和值為(c+d)+(l+m)+(g+h+i)。同理,運算單元184加總相同長度之每一正群組之該些第二值所對應的該些輸入值,而得到一正群組總和值,由於此實施例僅具有一種長度之正群組,所以僅會得到一正群組總和值,於此實施例中,即加總第一正群組40、第二正群組42與第三正群組44,而得到正群組總和值為(a+b)+(e+f)+(j+k),運算單元184加總所有正群組總和值並減去總和值,即會得到相關值,於此實施例即由正群組總和值(a+b)+(e+f)+(j+k)減去總和值(c+d)+(l+m)+(g+h+i)而得知相關值為a+b-c-d+e+f-g-h-i+j+k-l-m。
由於為了讓運算單元184方便運算新相關值,運算單元184可先加總相同長度之該些負群組之第一個第一值所對應的該輸入值,得到第一邊界總和值,即運算單元184加總具有二個第一值之第一負群組50與第三負群組54之第一個第一值所對應的輸入值,而得第一邊界總和值為(c+l),於此實施例中由於具三個第一值之負群組,僅為第二負群組52,所以另一個第一邊界總和值為g;同理,運算單元184加總相同長度之每一正群組之第一個第二值所對應的輸入值,得到第一邊界總和值,於此實施例中即加總第一正群組40、第二正群組42與第三正群組44之第一個第二值所對應的輸入值,而得到的第一邊界總和值為(a+e+j)。
當該些負群組之該些第一值與該些正群組之該些第二值變更對應該些輸入值,譬如控制單元180接收新輸入值n,而要運算新相關值時,則必須要先得到一新總和值,如此即要加總所有新負群組總和值以得到新總和值。於此實施例中,得到新負群組總和值之方式,係利用負群組總和值減去第一邊界總和值再加總新邊界總和值,即可得到新負群組總和值。運算單元184先加總相同長度之每一負群組之最後一個第一值所新對應的輸入值,而得到新邊界總和值,由於此實施例具有兩種長度之負群組,即具有兩個第一值之第一負群組50與第三負群組54,以及具有三個第一值之第二負群組52,所以新邊界總和值分別為(e+n)與(j),並將每一負群組總和值減去對應之負群組的第一邊界總和值並加總負群組之新邊界總和值,即可得到新負群組總和值,於此實施例,具有兩個第一值之第一負群組50與第三負群組54之負群組總和值為(c+d)+(l+m),第一邊界總和值為(c+l),新邊界總和值為(e+n),所以第一新負群組總和值為(c+d)+(l+m)-(c+l)+(e+n)=d+e+m+n,而具有三個第一值之第二負群組52之負群組總和值為(g+h+i),第一邊界總和值為(g),新邊界總和值為(j),所以第二新負群組總和值為(g+h+i)-g+j=h+i+j,運算單元184再加總所有新負群組總和值,即可得到新總和值,即加總第一新負群組總和值與第二新負群組總和值而得到新總和值為d+e+m+n+h+i+j。
此外,運算新相關值必須得到新正群組總和值,依據上述方式,運算單元184加總相同長度之每一正群組之最後一個第二值所新對應的輸入值,得到新邊界總和值,並將每一正群組總和值減去對應之正群組的第一邊界總和值並加總正群組之新邊界總和值,即可得到新正群組總和值,於此實施例僅具有一種長度之正群組,即包含有兩個第二值之第一正群組40、第二正群組42與第三正群組44,其正群組總和值為(a+b)+(e+f)+(j+k)、第一邊界總和值(a+e+j),新邊界總和值為(c+g+l),所以新正群組總和值為(a+b)+(e+f)+(j+k)-(a+e+j)+(c+g+l)=b+c+f+g+k+l,接著運算單元184再加總所有新正群組總和值並減去新總和值即可得到新相關值,於此實施例即(b+c+f+g+k+l)-(d+e+m+n+h+i+j)=b+c-d-e+f+g-h-i-j+k+l-m-n。如此,本發明可減少運算輸入序列與PN序列之相關性的運算量,而減少接收裝置之PN序列相關運算電路的面積,進而減少成本。
此外,在該些第一值與該些第二值變更對應該些輸入值之前,運算單元184更加總相同長度之每一負群組之相同位置之該些第一值所對應的該些輸入值,而得到複數邊界扣除值,以在接續求得後續之新相關值時,依序取代第一邊界總和值,而依序求得新負群組總和值,於此實施例運算單元184係分別加總具有兩個第一值之負群組中之相同位置之第一值所對應之輸入值,也就是加總第一負群組50與第三負群組54之相同位置所對應之輸入值,而得到邊界扣除值為(d+m),此外運算單元184亦會分別加總具有三個第一值之負群組中之相同位置之第一值所對應之輸入值,由於此實施例具有三個第一值之負群組僅有第二負群組52,所以其邊界扣除值分別為h與i,如此,可在得到新相關值後,取代第一邊界總和值,以在接續求得後續之新相關值時,依序依據該些邊界扣除值,依序求得新負群組總和值,以增加運算單元184的運算速度。同理,運算單元184加總相同長度之每一正群組之相同位置之該些第二值所對應的該些輸入值,得到複數邊界扣除值,此實施例即分別加總第一正群組40、第二正群組42與第三正群組44之相同位置所對應之輸入值,而得到邊界扣除值為(b+f+k),以在得到新相關值後,取代第一邊界總和值,以接續求得後續之新相關值時,依序依據該些邊界扣除值,依序求得該新正群組總和值,再者,運算單元184在上述運算中,係以暫存單元188暫存負群組之第一邊界總和值、負群組總和值與邊界扣除值,以及暫存正群組之第一邊界總和值、正群組總和值與邊界扣除值,以方便運算單元184進行運算。
綜上所述,本發明可利用簡單之運算方式得到PN序列相關性,以提高運算效率並縮短得到PN序列相關性的時間。
惟以上所述者,僅為本發明一較佳實施例而已,並非用來限定本發明實施之範圍,故舉凡依本發明申請專利範圍所述之構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
1...接收裝置
10...調諧器
12...類比數位轉換器
14...數位降頻轉換器
16...處理電路
18...PN序列相關運算電路
180...控制單元
182...儲存單元
184...運算單元
186...PN序列產生單元
188...暫存單元
20...同步電路
22...通道估測電路
24...移除電路
26...等化電路
30...第一負群組
32...第二負群組
34...第三負群組
36‧‧‧第四負群組
40‧‧‧第一正群組
42‧‧‧第二正群組
44‧‧‧第三正群組
50‧‧‧第一負群組
52‧‧‧第二負群組
54‧‧‧第三負群組
第一A圖係為習知技術之線性相關運算的示意圖;
第一B圖係為習知技術之循環相關運算的示意圖;
第二圖係為本發明之一較佳實施例之接收裝置的方塊圖;
第三圖係為本發明之一較佳實施例之運算電路的方塊圖;
第四圖係為本發明之一較佳實施例之線性相關運算的示意圖;
第五圖係為本發明之一較佳實施例之循環相關運算的示意圖;以及
第六圖係為本發明之另一較佳實施例之線性相關運算的示意圖。
18...PN序列相關運算電路
180...控制單元
182...儲存單元
184...運算單元
186...PN序列產生單元
188...暫存單元
Claims (36)
- 一種PN序列相關性的運算方法,包含:接收一輸入序列以及一PN序列,該輸入序列包括複數個輸入值,該PN序列之數值包括複數第一值與複數第二值,該些第一值與該些第二值分別對應該些輸入值;加總該些輸入值,得到一第一總和值;加總該PN序列之該些第一值所對應之該些輸入值,得到一第二總和值;以及依據該第一總和值以及該第二總和值,得到一相關值。
- 如請求項第1項所述之PN序列相關性的運算方法,其中該第一總和值減去兩倍該第二總和值以得到該相關值。
- 如請求項第1項所述之PN序列相關性的運算方法,其中該些第一值分成複數負群組,於得到該第二總和值之步驟,更包含:加總相同長度之每一該負群組之第一個該第一值所對應的該輸入值,得到一第一邊界總和值;加總相同長度之每一該負群組之該些第一值所對應的該些輸入值,得到一群組總和值;以及加總所有該群組總和值,得到該第二總和值。
- 如請求項第3項所述之PN序列相關性的運算方法,更包含:接收一新輸入值,取代該些輸入值之其一輸入值;該第一總和值加總該新輸入值並減去被取代之該輸入值,得到一新第一總和值;該些負群組之該些第一值變更對應該些輸入值;加總相同長度之每一該負群組之最後一個該第一值所新對應的該輸入值,得到一新邊界總和值;該群組總和值減去該第一邊界總和值並加總該新邊界總和值,得到一新群組總和值; 加總所有該新群組總和值,得到一新第二總和值;以及依據該新第一總和值和該新第二總和值,得到該新相關值。
- 如請求項第4項所述之PN序列相關性的運算方法,其中該新第一總和值減去兩倍該新第二總和值以得到該新相關值。
- 如請求項第4項所述之PN序列相關性的運算方法,其中運算該新相關值之步驟前,更包含:暫存該第一總和值;暫存該群組總和值;以及暫存該第一邊界總和值。
- 如請求項第4項所述之PN序列相關性的運算方法,其中於接收該新輸入值前,更包含:加總相同長度之每一該負群組之相同位置之該些第一值所對應的該些輸入值,得到至少一邊界扣除值,以在得到該新相關值後,依序取代該第一邊界總和值,以在接續接收該新輸入值時,依序依據該些邊界扣除值,而依序求得後續之該新相關值。
- 如請求項第3項所述之PN序列相關性的運算方法,更包含:該些負群組之該些第一值變更對應該些輸入值;加總相同長度之每一該負群組之最後一個該第一值所新對應的該輸入值,得到一新邊界總和值;該群組總和值減去該第一邊界總和值並加總該新邊界總和值,得到一新群組總和值;加總所有該新群組總和值,得到一新第二總和值;以及依據該第一總和值與該新第二總和值,得到該新相關值。
- 如請求項第8項所述之PN序列相關性的運算方法,其中,該第一總和值減去兩倍該新第二總和值以得到該新相關值。
- 如請求項第8項所述之PN序列相關性的運算方法,其中運算該新相關值之步驟前,更包含: 暫存該第一總和值;暫存該群組總和值;以及暫存該第一邊界總和值。
- 如請求項第8項所述之PN序列相關性的運算方法,其中該些負群組之該些第一值變更對應該些輸入值之前,更包含:加總相同長度之每一該負群組之相同位置之該些第一值所對應的該些輸入值,得到至少一邊界扣除值,以在接續求得後續之該新相關值時,依序取代該第一邊界總和值,以在求得後續之該新相關值時,依序依據該些邊界扣除值,而依序求得後續之該新相關值。
- 如請求項第1項所述之PN序列相關性的運算方法,更包含:儲存該些輸入值於一儲存單元。
- 如請求項第1項所述之PN序列相關性的運算方法,其中,該些第一值為複數負PN值,該些第二值為複數正PN值。
- 如請求項第1項所述之PN序列相關性的運算方法,其運用於該通訊系統之一接收裝置。
- 一種PN序列相關性的運算電路,其包含有:一控制單元,接收一輸入序列與一PN序列,該輸入序列包含複數個輸入值,該PN序列包含複數第一值與複數第二值,該些第一值與該些第二值分別對應該些輸入值,該控制單元依據該些第一值產生一控制訊號;一儲存單元,儲存該控制單元接收之該些輸入值,並依據該控制訊號輸出該些第一值所對應之該些輸入值;以及一運算單元,加總該些輸入值,得到一第一總和值,並加總該儲存單元輸出之該些輸入值,得到一第二總和值,且依據該第一總和值與該第二總和值,得到一相關值。
- 如請求項第15項所述之PN序列相關性的運算電路,其中該運算單元將該第一總和值減去兩倍該第二總和值,而得到該相關值。
- 如請求項第15項所述之PN序列相關性的運算電路,其中該些第一值分成複數負群組,該運算單元加總相同長度之每一該負群組之第一個該第一值所對應的該輸入值,得到一第一邊界總和值,並加總相同長度之每一該負群組之該些第一值所對應的該些輸入值,得到一群組總和值,且加總所有該群組總和值,得到該第二總和值,以得到該相關值。
- 如請求項第17項所述之PN序列相關性的運算電路,其中該控制單元依據該些負群組產生一運算資訊,並傳輸至該運算單元,該運算單元依據該運算資訊進行運算,得到該第二總和值。
- 如請求項第17項所述之PN序列相關性的運算電路,其中該控制單元於該運算單元得到該相關值後接收一新輸入值,並儲存至該儲存單元而取代該些輸入值之其一輸入值,該運算單元加總該第一總和值與該新輸入值並減去被取代之該輸入值,得到一新第一總和值,該些負群組之該些第一值變更對應該些輸入值,該運算單元加總相同長度之每一該負群組之最後一個該第一值所新對應的該輸入值,得到一新邊界總和值,並以該群組總和值減去該第一邊界總和值與加總該新邊界總和值,得到一新群組總和值,且加總所有該新群組總和值,得到一新第二總和值,並依據該新第一總和值與該新第二總和值,得到一新相關值。
- 如請求項第19項所述之PN序列相關性的運算電路,其中該運算單元將該新第一總和值減去兩倍該新第二總和值,得到該新相關值。
- 如請求項第19項所述之PN序列相關性的運算電路,更包含:一暫存單元,暫存該第一總和值、該群組總和值與該第一邊界總和值。
- 如請求項第19項所述之PN序列相關性的運算電路,其中該控制單元接收該新輸入值前,該運算單元加總相同長度之每一該負群組之相同位置之該些第一值所對應的該些輸入值,得到至少一邊界扣除值,以在該運算單元得到該新相關值後,依序取代該第一邊界總和值,以在該控制單元接續接收該新輸入值時,該運算單元依序依據該些邊界扣除值,而依序求得後續之該新相關值。
- 如請求項第17項所述之PN序列相關性的運算電路,其中該控制單元於該運算單元得到該相關值後,變更該些負群組之該些第一值對應該些輸入值,以得到一新相關值,該運算單元加總相同長度之每一該負群組之最後一個該第一值所新對應的該輸入值,得到一新邊界總和值,並以該群組總和值減去該第一邊界總和值與加總該新邊界總和值,得到一新群組總和值,且加總所有該新群組總和值,得到一新第二總和值,並依據該第一總和值與該新第二總和值,而得到該新相關值。
- 如請求項第23項所述之PN序列相關性的運算電路,其中該運算電路將該第一總和值減去兩倍該新第二總和值,而得到該新相關值。
- 如請求項第23項所述之PN序列相關性的運算電路,更包含:一暫存單元,暫存該第一總和值、該群組總和值與該第一邊界總和值。
- 如請求項第23項所述之PN序列相關性的運算電路,其中該控制單元變更該些第一值對應該些輸入值前,該運算單元加總相同長度之每一該負群組之相同位置之該些第一值所對應的該些輸入值,得到至少一邊界扣除值,以在該運算單元得到該新相關值後,依序取代該第一邊界總和值,以在接續求得後續之該新相關值時,該運算單元依序依據該些邊界扣除值,而依序求得後續之該新相關值。
- 如請求項第15項所述之PN序列相關性的運算電路,更包含:一PN序列產生單元,產生該PN序列。
- 如請求項第15項所述之PN序列相關性的運算電路,其中該些第一值為複數負PN值,該些第二值為複數正PN值。
- 如請求項第15項所述之PN序列相關性的運算電路,其運用於該通訊系統之一接收裝置。
- 一種PN序列相關性的運算方法,包含有:接收一輸入序列以及一PN序列,該輸入序列包括複數個輸入值,該PN序列包含複數正群組與複數負群組,該些負群組與該些正群組分 別包括複數第一值與複數第二值,該些第一值與該些第二值分別對應該些輸入值;加總相同長度之每一該負群組之第一個該第一值所對應的該輸入值,得到一第一邊界總和值;加總相同長度之每一該負群組之該些第一值所對應的該些輸入值,得到一負群組總和值;加總所有該負群組總和值,得到一總和值;加總相同長度之每一該正群組之第一個該第二值所對應的該輸入值,得到一第一邊界總和值;加總相同長度之每一該正群組之該些第二值所對應的該些輸入值,得到一正群組總和值;加總所有該正群組總和值並減去該總和值,得到一相關值;該些負群組之該些第一值與該些正群組之該些第二值變更對應該些輸入值,以得到一新相關值;加總相同長度之每一該負群組之最後一個該第一值所新對應的該輸入值,得到一新邊界總和值;每一該負群組總和值減去對應之該負群組的該第一邊界總和值並加總該負群組之該新邊界總和值,得到一新負群組總和值;加總所有該新負群組總和值,得到一新總和值;加總相同長度之每一該正群組之最後一個該第二值所新對應的該輸入值,得到一新邊界總和值;每一該正群組總和值減去對應之該正群組的該第一邊界總和值並加總該正群組之該新邊界總和值,得到一新正群組總和值;以及加總所有該新正群組總和值並減去該新總和值,得到該新相關值。
- 如請求項第30項所述之PN序列相關性的運算方法,更包含:暫存該負群組之該第一邊界總和值; 暫存該負群組總和值;暫存該正群組之該第一邊界總和值;以及暫存該正群組總和值。
- 如請求項第30項所述之PN序列相關性的運算方法,其中於該些第一值與該些第二值變更對應該些輸入值之前,更包含:加總相同長度之每一該負群組之相同位置之該些第一值所對應的該些輸入值,得到至少一邊界扣除值,以在得到該新相關值後,依序取代該第一邊界總和值,以在接續求得後續之該新相關值時,依序依據該些邊界扣除值,依序求得該新負群組總和值;以及加總相同長度之每一該正群組之相同位置之該些第二值所對應的該些輸入值,得到至少一邊界扣除值,以在得到該新相關值後,依序取代該第一邊界總和值,以在接續求得後續之該新相關值時,依序依據該些邊界扣除值,依序求得該新正群組總和值。
- 如請求項第30項所述之PN序列相關性的運算方法,其中於該些第一值與該些第二值變更對應該些輸入值之前,更包含:接收一新輸入值,取代該些輸入值之其一輸入值。
- 如請求項第30項所述之PN序列相關性的運算方法,更包含:儲存該些輸入值於一儲存單元。
- 如請求項第30項所述之PN序列相關性的運算方法,其中該些第一值為複數負PN值,該些第二值為複數正PN值。
- 如請求項第30項所述之PN序列相關性的運算方法,其運用於該通訊系統之一接收裝置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98104906A TWI411247B (zh) | 2009-02-17 | 2009-02-17 | PN sequence correlation calculation method and circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98104906A TWI411247B (zh) | 2009-02-17 | 2009-02-17 | PN sequence correlation calculation method and circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201032492A TW201032492A (en) | 2010-09-01 |
TWI411247B true TWI411247B (zh) | 2013-10-01 |
Family
ID=44854916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98104906A TWI411247B (zh) | 2009-02-17 | 2009-02-17 | PN sequence correlation calculation method and circuit |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI411247B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6459723B1 (en) * | 1998-05-12 | 2002-10-01 | Samsung Electronics, Co., Ltd. | Device and method for reducing the peak-to-average power ratio of a mobile station's transmit power |
US6603735B1 (en) * | 1998-08-29 | 2003-08-05 | Samsung Electronics Co., Ltd. | PN sequence identifying device in CDMA communication system |
TW200733588A (en) * | 2005-12-23 | 2007-09-01 | Nokia Corp | Performing a correlation in reception of a spread spectrum signal |
-
2009
- 2009-02-17 TW TW98104906A patent/TWI411247B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6459723B1 (en) * | 1998-05-12 | 2002-10-01 | Samsung Electronics, Co., Ltd. | Device and method for reducing the peak-to-average power ratio of a mobile station's transmit power |
US6603735B1 (en) * | 1998-08-29 | 2003-08-05 | Samsung Electronics Co., Ltd. | PN sequence identifying device in CDMA communication system |
TW200733588A (en) * | 2005-12-23 | 2007-09-01 | Nokia Corp | Performing a correlation in reception of a spread spectrum signal |
Also Published As
Publication number | Publication date |
---|---|
TW201032492A (en) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115425974B (zh) | 时域交织型模数转换器时间偏差的数字校准系统及方法 | |
JP2010079840A (ja) | デジタル演算回路 | |
EP2431865B1 (en) | Semiconductor integrated circuit and index calculation method | |
TWI411247B (zh) | PN sequence correlation calculation method and circuit | |
JP2502836B2 (ja) | 除算回路の前処理装置 | |
KR20010004946A (ko) | 고속 컨벌루션 처리 방법 및 그 장치 | |
JP5175983B2 (ja) | 演算装置 | |
RU2717915C1 (ru) | Вычислительное устройство | |
JP2010067251A (ja) | 許容誤差内の整数除算回路 | |
JP4392153B2 (ja) | 波形等化装置 | |
KR19990024971A (ko) | 모듈러 승산장치 | |
CN106126192B (zh) | 一种基于hmm的含错lfsr序列生成多项式估计方法 | |
JP6457911B2 (ja) | スカラー倍算装置 | |
US11494165B2 (en) | Arithmetic circuit for performing product-sum arithmetic | |
JP2011015159A (ja) | 相関演算装置 | |
US8553813B2 (en) | Method for computing correlation of PN sequence and circuit thereof | |
KR20030042151A (ko) | 제산 및 제곱근 계산 장치 및 방법 | |
CN115659380B (zh) | 一种密文数据拟合计算方法、装置及电子设备 | |
JP2008158855A (ja) | 相関演算器及び相関演算方法 | |
RU2786204C1 (ru) | Цифровое сглаживающее устройство | |
RU2720219C1 (ru) | Адаптивное цифровое прогнозирующее устройство | |
RU2421781C1 (ru) | Устройство для формирования остатка по заданному модулю | |
CN102710280B (zh) | 可分块而扩展的高速流水线移位解扩方法及装置 | |
CN111310522A (zh) | 一种去直流的方法和设备 | |
SU1488837A1 (ru) | Устройство скользящего спектрально-корреляционного анализа |