TWI410792B

TWI410792B - 用於自動識別組件之方法、資料處理系統及電腦程式產品

Info

Publication number: TWI410792B
Application number: TW095135376A
Authority: TW
Inventors: Andreas Bieswanger; James Stephen Fields Jr; Alan Hlava; Herwig Elfering; Andrew J Geissler; Scott Barnett Swaney
Original assignee: Ibm
Priority date: 2005-09-27
Filing date: 2006-09-25
Publication date: 2013-10-01
Also published as: US20070073501A1; CN100487666C; CN1940880A; US7624318B2; TW200731063A

Description

用於自動識別組件之方法、資料處理系統及電腦程式產品

本發明一般而言係關於積體電路晶片。特定而言，本發明係關於積體電路晶片之製造及測試。更明確而言，本發明係關於自動識別具有單一元件編號之積體電路晶片上操作性及非操作性組件之多重組合。

當前，積體電路晶片或元件被設計成包括一或多個子組件。子組件為在積體電路晶片上執行特殊功能的組件。子組件之實例包括處理器核心、快取記憶體切片及晶片模組。晶片技術上之進展使得每晶片之電晶體的數目增加。此利用於積體電路晶片之設計中，以便在單一晶片上置放更多子組件。然而，增加晶片之電晶體個數亦增加了有缺陷之元件的可能性。因此，僅較少數目之積體電路晶片在未被識別出任何問題的情況下通過測試過程。

其他積體電路晶片可含有有缺陷的一或多個子組件。此等積體電路被稱為部分良好元件。在多數情況下，報廢或重做部分良好元件。報廢或重做部分良好元件之問題顯然與報廢成本、供應鏈之限制及運送產品的能力相關聯。在其他情況下，部分良好元件仍可用於產品中以降低成本。在彼等情況下，形成操作性及非操作性子組件之不同組合且將一唯一元件編號指派給每一組合。

舉例而言，在具有兩個處理器核心(處理器核心A及處理器核心B)之晶片中，指定三個元件編號。將第一元件編號指派給第一組合，其中兩個處理器核心均為起作用的。將第二元件編號指派給第二組合，其中處理器核心A為有缺陷的，但處理器核心B為起作用的。將第三元件編號指派給第三組合，其中處理器核心A為起作用的，但處理器核心B為有缺陷的。

將一唯一元件編號指派給操作性及非操作性子組件之不同組合之問題為因此產生大數目之元件編號。此問題引起實質的管理耗用，包括在定購處理或消費者服務詳細目錄中的耗用。此外，指定具有唯一元件編號之每一組合並未很好地衡量用於預期存在更大數目之複製子組件(舉例而言，四個核心晶片)的未來設計。此外，唯一元件編號之指定複雜化了或限制了使用一個以上部分良好元件之更高級別的套件元件編號。

作為將唯一元件編號指派給操作性及非操作性子組件之不同組合的替代，可將有缺陷之子組件之資訊儲存於系統中之其他持久性儲存器上。持久性儲存器之一個實例為與元件分離之資料庫。分離之資料庫用於在測試及製造過程的各個階段中儲存資料。在分離之資料庫中儲存有缺陷之子組件之資訊的問題在於在將元件或套件移動至一不同系統的情況下，需要一額外機件以便將有缺陷之子組件資訊轉移至新系統或套件中。此外，使用元件之系統與資料庫之間需要一連接以便更新或擷取資料。有缺陷之子組件資訊之此轉移為易於出錯的且可能需要處於適當位置的大量基礎架構來處理資訊。

本發明提供用於自動識別具有單一元件編號之操作性及非操作性組件之多重組合的一種電腦實施方法、一種資料處理系統及一種電腦可用程式碼。一非揮發性儲存器提供於一元件上，其中該元件包括複數個子組件。基於一系列測試來識別該複數個子組件中之處於非可用狀態之子組件以形成經識別之處於非可用狀態之子組件。將經識別之處於非可用狀態之子組件之資訊儲存至該非揮發性儲存器中。

現參看諸圖，且特定而言參看圖1，圖1描繪可實施本發明之一資料處理系統的方塊圖。資料處理系統100可為一包括連接至系統匯流排106之複數個處理器101－104的對稱式多重處理器(SMP)系統。舉例而言，資料處理系統100可為一實施為網路內之一伺服器的IBMeServer^T ^M ，其為紐約、Armonk之國際商用機器公司(International Business Machines Corporation)的產品。或者，可使用單個處理器系統。亦連接至系統匯流排106的為記憶體控制器108，其提供至複數個局域記憶體160－163之介面。I/O匯流排橋接器110連接至系統匯流排106且提供至I/O匯流排112之介面。可如所描繪之整合匯流排控制器108及I/O匯流排橋接器110。

資料處理系統100為一邏輯分割(LPAR)資料處理系統。因此，資料處理系統100可具有同步執行之多個異質作業系統(或單個作業系統之多個情況)。此等多作業系統中之每一者可具有執行於其內之任何數目的軟體程式。資料處理系統100為邏輯分割的以使得可將不同PCI I/O配接器120－121、128－129及136、圖形配接器148及硬碟配接器149指定至不同邏輯分割。在此情況下，圖形配接器148連接至一顯示器裝置(未圖示)，且硬碟配接器149連接至硬碟150且控制硬碟150。

因此，舉例而言，假設將資料處理器系統100劃分為三個邏輯分割P1、P2及P3。將PCI I/O配接器120－121、128－129、136中之每一者、圖形配接器148、硬碟配接器149、處理器101－104中之每一者，及來自局域記憶體160－163的記憶體指定至三個分割中之每一者。在此等實例中，局域記憶體160－163可採取雙行記憶體模組(DIMM)之形式。通常並不基於每一DIMM而將DIMM指定至分割。相反，一分割將獲取平臺可見之全部記憶體之一部分。舉例而言，可將處理器101、來自局域記憶體160－163之記憶體之一些部分，及I/O配接器120、128及129指派給邏輯分割P1；可將處理器102及103、來自局域記憶體160－163之記憶體之一些部分，及PCI I/O配接器121及136指派給邏輯分割P2；及可將處理器104、來自局域記憶體160－163之記憶體之一些部分、圖形配接器148，及硬碟配接器149指派給邏輯分割P3。

將執行於資料處理系統100內之每一作業系統指派給一不同邏輯分割。因此，執行於資料處理系統100內之每一作業系統僅可存取其邏輯分割內之彼等I/O單元。因此，舉例而言，進階互動式執行(AIX)作業系統之一實例可在分割P1內執行，AIX作業系統之第二實例(影像)可在分割P2內執行，且一Linux或OS/400作業系統可在邏輯分割P3內運作。

連接至I/O匯流排112之周邊組件互連(PCI)主機橋接器114提供至PCI區域匯流排115的介面。若干PCI輸入/輸出配接器120及121經由PCI對PCI橋接器116、PCI匯流排118、PCI匯流排119、I/O槽170及I/O槽171連接至PCI匯流排115。PCI對PCI橋接器116提供至PCI匯流排118及119的介面。分別將PCI I/O配接器120及121置放於I/O槽170及171中。典型之PCI匯流排實施支援連接四個及八個I/O配接器(意即，用於內插式連接器之擴充槽)。每一PCI I/O配接器120及121提供資料處理系統100與輸入/輸出裝置(諸如，作為資料處理系統100之用戶端的其他網路電腦)之間的介面。

一額外PCI主機橋接器122提供用於額外PCI匯流排123的介面。PCI匯流排123連接至複數個PCI I/O配接器128及129。PCI I/O配接器128及129經由PCI對PCI橋接器124、PCI匯流排126、PCI匯流排127、I/O槽172及I/O槽173連接至PCI匯流排123。PCI對PCI橋接器124提供至PCI匯流排126及127的介面。分別將PCI I/O配接器128及129置放於I/O槽172及173中。以此方式，可經由PCI I/O配接器128及129中之每一者來支援額外I/O裝置(諸如，數據機或網路配接器)。從而，資料處理系統100允許至多個網路電腦之連接。

將一記憶體映射式圖形配接器148插入至I/O槽174中且經由PCI匯流排144、PCI對PCI橋接器142PCI、匯流排141，及PCI主機橋接器140連接至I/O匯流排112。可將硬碟配接器149置放於I/O槽175中，I/O槽175連接至PCI匯流排145。又，此匯流排連接至PCI對PCI橋接器142，PCI對PCI橋接器142由PCI匯流排141連接至PCI主機橋接器140。

PCI主機橋接器130為PCI匯流排131提供一介面以連接至I/O匯流排112。PCI I/O配接器136連接至I/O槽176，I/O槽176由PCI匯流排133連接至PCI對PCI橋接器132。PCI對PCI橋接器132連接至PCI匯流排131。此PCI匯流排亦將PCI主機橋接器130連接至服務處理器信箱介面及ISA匯流排存取通過邏輯194及PCI對PCI橋接器132。服務處理器信箱介面及ISA匯流排存取通過邏輯194轉遞目的地為PCI/ISA橋接器193之PCI存取。NVRAM儲存器192連接至ISA匯流排196。服務處理器135經由其區域PCI匯流排195連接至服務處理器信箱介面及ISA匯流排存取通過邏輯194。服務處理器135亦經由複數個JTAG/I² C匯流排134連接至處理器101－104。JTAG/I² C匯流排134為JTAG/scan匯流排(參見IEEE 1149.1)與Phillips I² C匯流排之組合。然而，或者，JTAG/I² C匯流排134可由僅Phillips I² C匯流排或僅JTAG/scan匯流排來代替。主機處理器101－104之所有SP－ATTN信號一起連接至服務處理器135之中斷輸入信號。服務處理器135具有其自身之局域記憶體191且可存取硬體OP面板190。

當初始地將資料處理系統100通電時，服務處理器135使用JTAG/I² C匯流排134來詢問系統處理器101－104、記憶體控制器108及I/O橋接器110。在此步驟完成時，服務處理器135具有對資料處理系統100之詳細目錄及拓撲理解。服務處理器135亦對藉由詢問主機處理器101－104、記憶體控制器108及I/O橋接器110所發現之所有器件執行內建式自我測試(Built－In－Self－Test,BIST)、基本保證測試(Basic Assurance Test,BAT)及記憶體測試。由服務處理器135收集及報告BIST、BAT及記憶體測試期間所偵測到之故障的任何錯誤資訊。

若在取出BIST、BAT及記憶體測試期間發現為有故障的組件之後，系統資源之有意義/有效組態仍然可行，則允許資料處理系統100進行載入可執行碼至局域記憶體160－163中。服務處理器135隨後釋放處理器101－104以執行載入至局域記憶體160－163中之編碼。當處理器101－104執行來自資料處理系統100內之各個作業系統的編碼時，服務處理器135進入監控及報告錯誤之模式。由服務處理器135監控之項目的類型包括(例如)冷卻風扇速度及運作、熱感應器、電源調節器，以及由處理器101－104、局域記憶體160－163及I/O橋接器110報告之可恢復及不可恢復錯誤。

服務處理器135保存及報告與資料處理系統100中之所有監控項目相關的錯誤資訊。服務處理器135亦基於錯誤之類型及界定的臨限值來進行操作。舉例而言，服務處理器135可注意到處理器之快取記憶體上之多餘的可恢復錯誤且確定此預示一嚴重故障。基於此判定，服務處理器135可標記彼資源以在當前執行之作業階段及未來之初始程式載入(Initial Program Load；IPL)期間解除組態。IPL有時亦被稱作"開機"或"啟動"。

可使用各種市售電腦系統來實施資料處理系統100。舉例而言，可使用購自International Business Machines Corporation的IBMeServer^T ^M iSeries Model 840系統來實施資料處理系統100。此系統可支援使用一OS/400作業系統之邏輯分割，該OS/400作業系統亦可購自International Business Machines Corporation。

熟習此項技術者應瞭解，圖1中所描繪之硬體可改變。舉例而言，其他周邊裝置(諸如，光碟機及其類似物)亦可用於添加至所描繪之硬體或代替所描繪之硬體。所描繪之實例並非意謂著暗示相對於本發明之結構限制。

現轉至圖2，圖中根據本發明之一說明性實施例描繪兩個功能上等效之元件的圖，該等元件具有部分地有缺陷的多個複製子組件。如圖2所展示，元件204及230由多個複製子組件、子組件存取機件201及非揮發性儲存器206組成。複製子組件為在同一元件上複製之功能上等效的子組件。在此實例中，存在三組複製子組件：子組件208、214及216；子組件218、210及220；及子組件212及224。子組件存取機件201為由一測試設施使用以存取來自子組件208－212之操作性資訊的機件。子組件存取機件之一實例為圖1中之JTAG/I² C匯流排134。

元件204可容許缺少該等複製子組件之一些例項(instance)，在一實例中，缺少子組件208－212。類似地，元件230可容許缺少複製子組件214、220及224。在元件204及230之組態過程期間，一組態代理程式(configuration agent)經由子組件存取機件201組態元件204及230，以此方式使得僅使用起作用的子組件。

在此說明性實施例中，在一服務處理器上實施組態代理程式。然而，可在其他組件中(諸如，處理器晶片自身內)實施組態代理程式。此外，只要每組之複製子組件的數目保持相同，則此等元件在功能上等效。在圖1之實例中，元件204及230在功能上為等效的，因為起作用之複製子組件的數目保持相同。

當前，將唯一元件編號指派給一元件上之操作性及非操作性子組件之每一組合。在此實例中，已將元件編號X指派給元件204中缺少子組件208－212的組合，同時已將元件編號Y指派給元件230中缺少子組件214、220及224的組合。然而，當元件204及230中之複製子組件之數目增加時，元件編號之數目亦增加。大數目之元件編號引起額外耗用。藉由本發明，可將單一元件編號X指派給兩個元件(元件204及230)，因此可將關於非操作性子組件之資訊儲存在非揮發性儲存器206中。此外，可以關於何實際子組件起作用對消費者而言為透明之方式來組態元件204及230。元件204及230可在一系統中互換地使用，且改變彼系統之功能特徵。

現轉至圖3，根據本發明之一說明性實施例描繪用於說明一功能上減少之元件的圖。如圖3中所展示，元件304類似於圖2中之元件204及230，其包括非揮發性儲存器306、子組件存取機件301及子組件308－324，除了其含有一非複製子組件324之外。在此情況下，非複製子組件324對於元件304之全部功能而言並非必不可少的。非複製子組件之一實例為並非總是被系統之使用者使用的特殊硬體輔助引擎，諸如浮點單元。然而，甚至在缺少非複製子組件324的情況下，元件304可仍然用作功能上減少之元件，而並不報廢。

本發明之態樣提供用於自動識別具有單一元件編號之積體電路晶片上操作性及非操作性組件之多重組合的一電腦實施方法、一資料處理系統，及一電腦程式產品。本發明之態樣使得元件之非操作性子組件的資訊能夠儲存於元件自身內。在本發明之上下文中，元件可為一單晶片模組或一多晶片模組。

藉由將非操作性子組件資訊儲存於元件自身上，非操作性子組件資訊可在通電/停電循環期間持續且可在將元件自製造過程移動至消費者或在不同系統之間移動時與元件一起移動。以此方式，部分良好元件可仍以透明方式銷售及/或部署至消費者或至不同系統中。

視本發明之態樣之應用而定，此等子組件可全部為相同類型或不同類型。舉例而言，子組件可為處理器核心、快取記憶體切片、快取記憶體目錄結構、一或多個外部介面中之至少一者。換而言之，子組件可全部為相同類型，諸如一快取記憶體切片或亦可包括處理器核心。外部介面存取可為輸入/輸出裝置、記憶體、協處理器及處理器中之至少一者。

藉由將非操作性子組件之資訊儲存於元件自身中的能力，可在通電/停電循環期間來實施去除配置方案以將非操作性子組件標記為有缺陷的。在通電/停電循環期間將非操作性子組件標記為有缺陷的有助於防止在未來之測試、製造過程，或消費者之系統中使用此等故障子組件。或者，亦可標記操作性子組件。

此外，將非操作性子組件之資訊存儲於元件自身中的能力消除了先前所需要之外部資料庫或複雜硬體步驟。複雜硬體步驟之一實例為熔斷保險絲。在Floyd等人之發明名稱為"METHOD AND SYSTEM FOR DYNAMICALLY CONFIGURING A CENTRAL PROCESSING UNIT WITH MULTIPLE PROCESSING CORES"之美國專利第6550020BI號中論述關於熔斷保險絲之相關硬體步驟的更多細節，其以引用之方式併入本文中。

此外，將非操作性子組件之資訊儲存於元件自身中的能力亦消除了將關於有缺陷之子組件之資訊單獨轉移至新系統或套件的需要。以此方式最小化了可由轉移引起之錯誤且消除了用於處理已轉移資訊之額外基礎架構的需要。此外，具有含有相同聚集功能之非操作性子組件之不同組合的元件現可使用相同元件編號，且因此，降低與大數目之元件編號及現場存貨要求相關聯的後勤成本。

在一說明性實施例中，本發明之態樣在一元件之製造期間將一持久性裝置封裝在該元件內。持久性裝置之一實例為串列電可抹除及可程式化唯讀記憶體(SEEPROM)。然而，亦可在不脫離本發明之精神及範疇的情況下使用其他持久性裝置。在整個製造過程中，將關於元件之有缺陷之子組件的所有資訊直接收集及儲存於持久性裝置中。此資訊被稱為部分良好資料。藉由一持久性裝置，可在單一元件編號之情況下追蹤操作性及非操作性子組件之不同組合。

在一說明性實施例中，將持久性裝置封裝為一現場可更換單元(FRU)，使得該裝置可與元件一起移動。在製造、定購及服務處理中將FRU識別為單一元件且指定唯一元件編號。當在製造、現場升級或修復操作期間將元件插入至一系統中時，亦可由系統存取有缺陷之子組件的資訊。可由本發明之態樣標記為有缺陷之子組件的實例包括處理器核心、快取記憶體切片、快取記憶體目錄結構、I/O匯流排介面、結構介面、記憶體介面及協處理器。

在硬體初始化期間，系統之韌體可自持久性裝置擷取部分良好資料且由部分良好資料判定元件之何子組件為操作性的以便避免在組態系統時使用有缺陷的子組件。在如上文所述之初始通電過程期間，硬體初始化過程考慮到來自非揮發性儲存器之部分良好資訊且僅組態及測試處於可用狀態之子組件。服務處理器之詳細目錄及拓撲理解亦考慮到此資訊。

在製造測試期間或在現場，本發明之態樣首先判定元件之組態。此階段被稱為組態判定階段。現轉至圖4A，根據本發明之一說明性實施例描繪在組態判定階段期間本發明之組件之間的交互作用的圖。

如圖4A所展示，在組態判定階段期間，測試設施400首先對元件404之子組件408－424執行一系列測試。測試設施400可為一製造測試，或當前正執行診斷之一服務處理器，例如圖1中之服務處理器135。元件404在測試設施400外部。元件404之實例為一單模組晶片及一多模組晶片，且子組件408－424之實例包括處理器核心、快取記憶體切片及結構介面。

測試設施400可執行多種測試案例。此等測試案例可包括內建式自我測試(BIST)，其為對藉由經由子組件存取機件401詢問子組件408－424所發現之所有子組件進行簽名故障之偵測的一組設置測試。由測試設施400收集及報告BIST期間所偵測到之故障的任何錯誤資訊。在執行該系列測試之後，測試設施400基於測試結果判定何子組件為非操作性的且將彼等子組件標記為有缺陷的。將一子組件標記為有缺陷的或處於非可用狀態意謂在持久性裝置內之內部資料結構中之子組件的記錄為有缺陷的或處於非可用狀態。在此實例中，將子組件408、420及422標記為有缺陷的。或者，亦可標記操作性子組件。

測試設施400隨後將有缺陷之或非操作性組件之資訊儲存至實施於元件404上的非揮發性儲存器406中。非揮發性儲存器406之一實例為串列電可抹除及可程式化唯讀記憶體(SEEPROM)。有缺陷的或非操作性組件之資訊被稱為部分良好資料。

為了使元件404為起作用的，要求硬體初始化。硬體初始化為一系列步驟，執行該系列步驟以將元件置放於允許元件在一電腦系統中工作之已界定及初始狀態中。在典型IBM伺服器環境(諸如IBMeServer^T ^M iSeries Model 840系統)中，由服務處理器(諸如圖1中之服務處理器135)使用JTAG或I² C匯流排(諸如圖1中之JTAG/I² C匯流排134)來執行硬體初始化步驟。然而，亦可在無需服務處理器之幫助的情況下由元件自身來執行硬體初始化。在彼情況下，直接實施在元件自身內的硬體狀態機驅動所需的硬體初始化步驟。

在硬體初始化期間，本發明之態樣進入被稱為元件部署階段的第二階段。現轉至圖4B，根據本發明之一說明性實施例描繪在部署階段期間本發明之組件之間的交互作用的圖。

如圖4B所展示，組態代理程式430自非揮發性儲存器406讀取含有非操作性組件之資訊的部分良好資料。組態代理程式430亦可實施為執行於一服務處理器(諸如圖1中資料處理系統100中的服務處理器135)上的一應用程式。組態代理程式430可在元件404之初始啟動期間或稍後執行此步驟，例如，在發生熱插入事件之情況下，當元件404在當前執行之系統中開始運作時。

其次，基於自非揮發性儲存器406擷取之部分良好資料，組態代理程式430判定仍為操作性之子組件的硬體初始化設定。在此實例中，子組件414－424仍為操作性的。又，基於自非揮發性儲存器406擷取之部分良好資料，組態代理程式430解除組態有缺陷的或非操作性子組件408、410及412。

現轉至圖5A及圖5B，根據本發明之一說明性實施例描繪可實施本發明之態樣的製造過程的流程圖。此過程描述一製造過程中本發明之態樣之一可能實施。如圖5A所展示，過程始於初始地測試含有晶片位點之晶圓時(步驟500)。測試每一晶片位點之每一子組件且將每一測試之通過/未通過資訊記錄至一資料庫中(步驟502)。記錄通過/未通過資訊連同晶片位點之原始資訊(舉例而言，批號、晶圓識別符及晶圓上的晶片位點)。

其次，基於通過/未通過資訊，自動識別產生足夠潛在可用子組件的晶片位點(步驟504)。自晶圓分割此等晶片位點且將其製成晶片(步驟506)。此時，執行複雜硬體步驟(諸如熔斷保險絲)且原始資訊位於晶片內部。

一旦製成晶片，隨後嚴格地測試晶片(步驟508)，且由測試設施來作出關於額外子組件是否有缺陷的判定(步驟510)。若發現額外之有缺陷的子組件，則用每一晶片之每一子組件之每一測試的通過/未通過資訊來更新資料庫(步驟512)。若未發現額外之有缺陷的子組件，則過程繼續步驟514。

在步驟514，隨後由測試設施來作出關於是否在晶片上識別到足夠可用子組件的判定。若識別到足夠可用子組件，則將晶片組裝至一具有持久性裝置的模組上(步驟516)。持久性裝置之一實例為SEEPROM。若未識別到足夠可用子組件，則廢棄晶片(步驟518)且此後終止過程。因此，模組可包括含有操作性及非操作性子組件之一或多個部分良好晶片。

再次在套件級別上測試模組套件或FRU(步驟520)。再次由測試設施作出關於額外子組件是否有缺陷的判定(步驟522)。若發現額外之有缺陷的子組件，則用模組上之每一晶片之每一子組件的每一測試的通過/未通過資訊來更新持久性裝置上的部分良好資料(步驟524)。若未發現額外之有缺陷的子組件，則過程繼續至圖5B中之步驟526。

如圖5B所展示，在步驟526，再次由測試設施來作出關於是否在模組上識別到足夠可用子組件的判定。若識別到足夠可用子組件，則將用於模組上之所有晶片之資料庫項轉換成用於每一晶片上之子組件的部分良好資料(步驟528)。又，將部分良好資料寫入一持久性裝置(諸如SEEPROM)中(步驟530)。然而，在步驟526，若未識別到足夠可用子組件，則廢棄模組或將模組返回至組裝線進行修復(步驟532)且此後終止過程。

隨後將模組插入至一系列測試系統中之下一測試系統中且執行額外之嚴格迴歸測試(步驟534)。韌體自持久性裝置擷取部分良好資料(步驟536)且根據部分良好資料組態測試系統(步驟538)。在圖6中論述關於韌體如何自持久性裝置擷取部分良好資料及採用部分良好資料來組態測試系統的更多細節。再次由韌體作出關於額外子組件是否有缺陷的判定(步驟540)。若發現額外之有缺陷的子組件，則韌體更新持久性裝置中的部分良好資料(步驟542)。若未發現額外之有缺陷的子組件，則過程繼續至步驟544。

在步驟544，再次由韌體來作出關於是否在晶片上識別到足夠可用子組件的判定。若未識別到足夠可用子組件，則過程返回至步驟532，在步驟532，廢棄模組或將模組返回以進行修復。但若識別到足夠可用子組件，則作出關於額外測試系統是否存在的判定(步驟546)。若存在額外測試系統，則過程返回至步驟534以將模組插入至下一測試系統中。否則，在現場存貨，現場升級，或在一新機器中時，在部分良好資料存在於持久性裝置中且具有單一元件編號的情況下，準備好運送模組(步驟548)。因此，此後終止過程。

現轉至圖6，根據本發明之一說明性實施例描繪用於採用部分良好資料來組態測試系統之過程的流程圖。此過程可由服務處理器(諸如圖1中之服務處理器135)內之韌體來實施。此過程亦更加詳細地描述圖5中之步驟536及538。如圖6所展示，自韌體之觀點來看，過程始於起始服務處理器時(步驟600)。此時，亦啟動組態代理程式。服務處理器上之韌體瞭解最大可能之系統硬體組態。韌體獲取此瞭解之一方式為經由讀取元件編號及使用其來存取儲存於服務處理韌體中之系統硬體組態的表。韌體隨後自持久性裝置讀取部分良好資訊(步驟602)且自其最大硬體組態之內部模型移除標記為處於非可用狀態彼等子組件(步驟604)。

此外，在此後終止過程的情況下，韌體調整硬體初始化以解決遺漏之硬體(步驟606)。此調整包括再指定子組件來與不同硬體合作。舉例而言，若將一處理器核心標記為處於非可用狀態，則可將正常由彼處理器核心使用之快取記憶體再指派給同一晶片上之一不同處理器核心。因此，此後終止過程。隨後使用硬體存取機件(例如，圖1中之JTAG/I² C匯流排134)來適當地初始化及組態元件。

如上文所論述，將有缺陷之子組件的資訊儲存於元件自身上的能力最小化了元件編號之數目且因此降低了後勤成本。此外，本發明之態樣之其他使用案例有助於簡化操作。一個此操作為按需求同時升級(CuOD)之操作。CuOD為一特徵，其中製造及出售元件初始存在於之系統的公司僅實現元件上之有效計算資源之一部分的使用，但公司可能實現要求隱藏的額外資源。

現轉至圖7，根據本發明之一說明性實施例描繪說明由本發明之態樣實現的一按需求同時升級(CuOD)之使用案例的圖。如圖7所展示，元件700由子組件702－718組成。系統之韌體可安全地將關於操作性及非操作性子組件之資訊寫入至非揮發性儲存器720。

初始，消費者僅授權子組件704、706、708、712、714及718。因此，僅彼等子組件由系統組態。在非揮發性儲存器720中將未授權之子組件(在此實例中，子組件702、710及716)標記為處於非可用狀態。因此，本發明之態樣供給消費者關於其系統組態之選項或特徵的精細粒度。

隨後，當消費者獲取到對額外子組件之使用時，由韌體在非揮發性儲存器720中將最新獲取之子組件標記為處於可用狀態。在此實例中，在非揮發性儲存器720中將子組件702標記為處於可用狀態且可由組態代理程式來使子組件702成為連線狀態。

CuOD使用案例之一例示性使用是為系統獲取新處理器核心。舉例而言，元件700僅包括兩個處理器核心，處理器核心704及706。藉由獲取新處理器核心702，動態地增加了整個系統之總處理能力(throughput)。不再需要韌體瞭解允許及未允許何子組件，因為獲取及未獲取何子組件之所有資訊儲存於非揮發性儲存器720中。此外，具有直接讀取/寫入至非揮發性儲存器720之能力，亦消除了用眾多元件編號來反映不同系統組態的需要。

此外，對於CuOD而言，本發明之態樣有助於簡化操作的另一使用案例為處理器執行時期的解除組態，其亦被稱為GARD。類似於CuOD使用案例，當前大量軟體存在於韌體中之適當位置以支援在現場中有缺陷之損壞硬體、組件之解除組態。當前韌體將所有解除組態資訊儲存於服務處理器之一非揮發性RAM(亦被稱為NVRAM)區域中。可將部分良好資訊儲存於非揮發性儲存器中之能力擴充成額外地儲存現場解除組態資訊。一通用解除組態韌體可用於以一類似方式處理有缺陷的子組件。

現轉至圖8，根據本發明之一說明性實施例描繪用於說明由本發明之態樣實現的處理器執行時期之解除組態(GARD)之使用案例的圖。如圖8所展示，元件800由子組件802－818組成。

在硬體初始化或在執行時期期間，一子組件被偵測為有缺陷的。舉例而言，處理器核心810被偵測為有缺陷的。又，由韌體來解除組態處理器核心810且在儲存解除組態資訊之非揮發性儲存器820中將處理器核心810標記為處於非可用狀態。

在系統之下一硬體初始化中，韌體可在組態元件800之子組件802－818之前自非揮發性儲存器820讀取解除組態資訊。以此方式，由於提前瞭解到有缺陷之子組件之所有資訊，所以不必再偵測有缺陷之子組件。因此，藉由在非揮發性儲存器中儲存解除組態資訊，降低了對NVRAM及GARD組件所需之韌體支援之量的依賴。

現轉至圖9A－9C，根據本發明之一說明性實施例描繪用於由本發明之態樣實現的一按需求同時升級(CuOD)之使用案例之過程的流程圖。圖9A說明在系統啟動期間之過程。如圖9A所展示，自服務處理器之觀點來看，過程始於起始服務處理器時(步驟900)。其次，服務處理器中之韌體自元件上之持久性裝置讀取部分良好資料(步驟902)，且韌體自其內部模型移除處於非可用狀態之子組件(步驟904)。

隨後韌體讀取持久性裝置以判定已授權之子組件的數目(步驟906)。在此說明性實例中，存在兩種類型之儲存於持久性裝置中的資料：指示元件內之操作性及非操作性子組件的部分良好資料及指示已授權及未授權之子組件之數目的按需求同時升級資料。

在判定已授權之子組件的數目之後，韌體初始化硬體及僅最大數目之已授權子組件(步驟908)。剩餘之子組件對使用者而言為處於非可用狀態(步驟910)。因此，此後終止系統啟動過程。

圖9B說明消費者授權一子組件時的過程。如圖9B所展示，自服務處理器之觀點來看，過程始於服務處理器之韌體偵測到一消費者授權新子組件時(步驟912)。其次，韌體更新持久性裝置中之資訊以將先前無效之子組件標記為處於可用狀態(步驟914)，且韌體進行初始化、組態及開始運作先前無效之子組件(步驟916)。因此，此後終止過程。

圖9C說明消費者未授權子組件時的過程。如圖9C所展示，自服務處理器之觀點來看，過程始於服務處理器之韌體偵測到自消費者之已授權子組件的返回時(步驟920)。

其次，韌體更新持久性裝置中之資訊以將處於可用狀態之子組件標記為處於非可用狀態(步驟922)。隨後，韌體自硬體組態移除處於可用狀態之子組件(步驟924)且未經授權之子組件現在對消費者而言為處於非可用狀態(步驟926)。因此，此後終止過程。

現轉至圖10，根據本發明之一說明性實施例描繪用於由本發明之態樣實現的處理器執行時期之解除組態(GARD)之使用案例之過程的流程圖。如圖10所展示，自服務處理器之觀點來看，在硬體初始化或執行時期期間，韌體偵測到一子組件為有缺陷的(步驟1002)。

其次，韌體解除組態有缺陷之子組件(步驟1004)，且在持久性裝置中將子組件標記為處於非可用狀態(步驟1006)。在下一硬體初始化中，韌體在組態子組件之前直接自持久性裝置讀取資訊(步驟1008)，且僅組態處於可用狀態之子組件(步驟1010)。因此，此後終止過程。

總之，本發明之態樣實現將有缺陷之子組件的資訊儲存於元件自身內。在通電/停電循環期間及在將元件自製造移動至消費者或在系統之間移動時，資訊為持久性的。藉由本發明之態樣，可增加多個子組件元件之可用產量，且因此，減少報廢及重做成本且實現大量元件運送。

上文所述之電路為用於積體電路晶片之設計的部分。晶片設計創建於圖形電腦程式化語言中且儲存於電腦儲存媒體中(諸如，一碟片、磁帶、實體硬驅動機，或諸如在儲存器存取網路中的虛擬硬驅動機)。若設計者並不製造晶片或用於製造晶片之光微影光罩，則設計者直接地或間接地由實體方式(例如，藉由提供儲存設計之儲存媒體的複本)傳輸所得設計或(例如，經由網際網路)電傳輸至此等實體。隨後將所儲存之設計轉換成用於光微影光罩之製造的適當格式(例如，GDSII)，其通常包括待形成於晶圓上之討論中之晶片設計的多個複本。光微影光罩用於界定待蝕刻或以其他方式處理之晶圓(及/或其上之層)的區域。

已出於說明及描述之目的呈現本發明之描述，且並非意欲為詳盡的或將本發明限制為所揭示之形式。許多修正及改變對於熟習此項技術者而言為顯而易見的。選擇及描述實施例以便最佳地解釋本發明之原理、實際應用，且使得熟習此項技術者能夠針對各種實施例且各種修正適合於所涵蓋之特殊用途的情況下理解本發明。

100．．．資料處理系統

101．．．處理器

102．．．處理器

103．．．處理器

104．．．處理器

106．．．系統匯流排

108．．．記憶體控制器

110．．．I/O匯流排橋接器

112．．．I/O匯流排

114．．．周邊組件互連(PCI)主機橋接器

115．．．PCI區域匯流排

116．．．PCI對PCI橋接器

118．．．PCI匯流排

119．．．PCI匯流排

120．．．PCI I/O配接器

121．．．PCI I/O配接器

122．．．PCI主機橋接器

123．．．PCI匯流排

124．．．PCI對PCI橋接器

126．．．PCI匯流排

127．．．PCI匯流排

128．．．PCI I/O配接器

129．．．PCI I/O配接器

130．．．PCI主機橋接器

131．．．PCI匯流排

132．．．PCI對PCI橋接器

133．．．PCI匯流排

134．．．JTAG/I² C匯流排

135．．．服務處理器

136．．．PCI I/O配接器

140．．．PCI主機橋接器

141．．．PCI匯流排

142．．．PCI對PCI橋接器

144．．．PCI匯流排

145．．．PCI匯流排

148．．．圖形配接器

149．．．硬碟配接器

150．．．硬碟

160．．．局域記憶體

161．．．局域記憶體

162．．．局域記憶體

163．．．局域記憶體

170．．．I/O槽

171．．．I/O槽

172．．．I/O槽

173．．．I/O槽

174．．．I/O槽

175．．．I/O槽

176．．．I/O槽

190．．．OP面板

191．．．局域記憶體

192．．．NVRAM儲存器

193．．．PCI/ISA橋接器

194．．．服務處理器信箱介面及ISA匯流排存取通過邏輯

195．．．局部PCI匯流排

196．．．ISA匯流排

201．．．子組件存取機件

204．．．元件

206．．．非揮發性儲存器

208．．．子組件

210．．．子組件

212．．．子組件

214．．．子組件

216．．．子組件

218．．．子組件

220．．．子組件

222．．．子組件

224．．．子組件

230．．．元件

301．．．子組件存取機件

304．．．元件

306．．．非揮發性儲存器

308．．．子組件

310．．．子組件

314．．．子組件

316．．．子組件

318．．．子組件

320．．．子組件

322．．．子組件

324．．．子組件

400．．．測試設施

401．．．子組件存取機件

404．．．元件

406．．．非揮發性儲存器

408．．．子組件

410．．．子組件

412．．．子組件

414．．．子組件

416．．．子組件

418．．．子組件

420．．．子組件

422．．．子組件

424．．．子組件

430．．．組態代理程式

700．．．元件

701．．．子組件存取機件

702．．．子組件/處理器核心

704．．．子組件/處理器核心

706．．．子組件/處理器核心

708．．．子組件

710．．．子組件

712．．．子組件

714．．．子組件

716．．．子組件

718．．．子組件

720．．．非揮發性儲存器

800．．．元件

801．．．子組件存取機件

802．．．子組件

804．．．子組件

808．．．子組件

810．．．子組件/處理器核心

812．．．子組件

814．．．子組件

816．．．子組件

818．．．子組件

820．．．非揮發性儲存器

圖1為可實施本發明之態樣之一資料處理系統的方塊圖；圖2為根據本發明之一說明性實施例描繪兩個功能上等效之元件的圖，該等元件具有部分地有缺陷的多個複製子組件；圖3為根據本發明之一說明性實施例說明一功能上減少之元件的圖；圖4A為根據本發明之一說明性實施例說明在一組態判定階段期間本發明之組件之間的交互作用的圖；圖4B為根據本發明之一說明性實施例說明在一部署階段期間本發明之組件之間的交互作用的圖；圖5A及圖5B為製造過程之流程圖，其中可根據本發明之一說明性實施例來實施本發明之態樣；圖6為根據本發明之一說明性實施例用於採用部分良好資料來組態測試系統之過程的流程圖；圖7為根據本發明之一說明性實施例說明由本發明之態樣實現的一按需求同時升級(CuOD)之使用案例的圖；圖8為根據本發明之一說明性實施例說明由本發明之態樣實現的處理器執行時期之解除組態(GARD)之使用案例的圖；圖9A－9C為根據本發明之一說明性實施例用於由本發明之態樣實現的一按需求同時升級(CuOD)之使用案例之過程的流程圖；圖10為根據本發明之一說明性實施例用於由本發明之態樣實現的處理器執行時期之解除組態(GARD)之使用案例之過程之流程圖；