TWI410774B - A Fast Response Device and Method for Switching Power Converter - Google Patents

Description

切換式電源轉換器的快速響應裝置及方法

本發明係有關一種切換式電源轉換器，特別是關於一種切換式電源轉換器的快速響應裝置及方法。

圖1顯示傳統的多相切換式電源轉換器10，其中誤差放大器14根據電源轉換器10的輸出電壓Vcore及參考電壓產生器12所提供的參考電壓Vref產生誤差信號Vcomp，鋸齒波產生器16提供鋸齒波Vramp1及Vramp2，脈寬調變(Pulse Width Modulation；PWM)比較器18根據誤差信號Vcomp及鋸齒波Vramp1產生信號Vpwm1以控制通道22，PWM比較器20根據誤差信號Vcomp及鋸齒波Vramp2產生信號Vpwm2以控制通道24。圖2顯示圖1中信號的波形圖，其中波形26為輸出電壓Vcore，波形28為鋸齒波Vramp1，波形30為鋸齒波Vramp2，波形32為誤差信號Vcomp，波形34為信號Vpwm1，波形36為信號Vpwm2。當鋸齒波Vramp2低於誤差信號Vcomp時，如時間t1，信號Vpwm2轉為高準位以打開(turn on)通道24，如波形36所示，通道24在被打開後將提供電荷至電容C2以使輸出電壓Vcore上升，如波形26所示，當鋸齒波Vramp2高於誤差信號Vcomp時，如時間t2，信號Vpwm2轉為低準位以關閉(turn off)通道24。當鋸齒波Vramp1低於誤差信號Vcomp時，如時間t3，信號Vpwm1轉為高準 位以打開通道22，如波形34所示，通道22在被打開後將提供電荷至電容C1以使輸出電壓Vcore上升，當鋸齒波Vramp1高於誤差信號Vcomp時，如時間t4，信號Vpwm1轉為低準位以關閉通道22。

然而，現今CPU的負載電流不論是由低變高或由高變低，其變化是相當快速，變化的時間在1us之內，這與電源轉換器10的切換週期相比是相當短的，如果負載暫態出現在信號Vpwm1或Vpwm2的脈衝時，如時間t1至t2或時間t3至t4，由於通道22或24打開，因此能緩和輸出電壓Vcore下降的速度，但是當負載暫態出現在信號Vpwm1及Vpwm2的脈衝之間時，如時間t2至t3，由於信號Vpwm1及Vpwm2均為低準位，因此輸出電壓Vcore將脫離控制，再者，就算負載暫態是出現在信號Vpwm1或Vpwm2的脈衝期間，如果負載變化太大，輸出電壓Vcore仍然劇降，故需要快速響應(quick response)迴路以在負載暫態出現時能同時打開通道22及24。

要有良好的輸出電壓Vcore，就要有良好的快速響應，而要達成良好的快速響應有兩個關鍵，一個是觸發快速響應的時機，另一個是快速響應的時間長短。如果太慢觸發快速響應，可能使輸出電壓Vcore低於規格書的規定，即出現低超(undershoot)的情況，相反的，如果太快觸發快速響應，可能導致輸出電壓Vcore出現尖波(spike)。如果快速響應的時間太短，輸出電壓Vcore仍然會出現低超的情況，但是如果快速響應的時間太長，輸出電壓Vcore 將上升過頭而出現回彈(ringback)情況。

圖3顯示一種習知用以實現快速響應的適應相位校準(Adaptive Phase Alignment；APA)電路40，其包括誤差放大器42根據電源轉換器的輸出電壓Vcore及參考電壓Vref之間的差值產生誤差信號Vcomp，低通濾波器44濾波誤差信號Vcomp產生信號V2，電流源48提供電流Iapa經電阻Rapa產生電壓Vapa偏移誤差信號Vcomp產生信號V1，比較器46根據信號V1及V2產生快速響應信號QR。圖4用以說明習知快速響應的操作，假設將圖3中APA電路40應用在N相切換式電源轉換器時，在正常的迴路控制下，該電源轉換器的多個通道將依序被信號Vpwm1、Vpwm2、Vpwm3…及信號VpwmN打開，如波形52、54、56及58所示，當發生負載暫態時，如時間t5，誤差信號Vcomp將下降，信號V2也將隨之下降，由於電容Capa的關係，信號V1不會立即下降，當信號V2低於信號V1時，快速響應信號QR轉為高準位以觸發快速響應，如波形50所示，在快速響應期間，該電源轉換器的所有通道都將被打開。

在APA電路40中，由於快速響應的觸發是由信號V1決定，而信號 V1＝Vcomp－Iapa×Rapa 公式1 因此，可以藉由調整在晶片外部的電阻Rapa來改變觸發 快速響應的時間點，例如，使用較大的電阻Rapa來延遲快速響應的觸發電壓。然而，在APA電路40中，快速響應的持續時間是由低通濾波器44決定，而低通濾波器44係內建在晶片中，因此無法調整快速響應的時間。

在習知的快速響應方法中，係藉由打開全部的通道來避免輸出電壓Vcore出現低超的情況，但是在將全部的通道打開後將提供大量的電荷至輸出端Vcore，因此，當快速響應信號QR的寬度因非理想效應而稍微大於理論值時，將很容易出現回彈現象，如圖4的波形60所示，非理想效應包括延遲、寄生電阻及寄生電容等，當回彈的峰值超過一臨界值時，電源轉換器輸出端上的電路可能損毀，例如CPU，雖然增加在該電源轉換器輸出端上的電容可以抑制回彈現象，但是這將導致成本增加。

因此，一種能避免回彈現象的快速響應裝置及方法，乃為所冀。

本發明的目的，在於提出一種切換式電源轉換器的快速響應裝置及方法，其能避免回彈現象。

一切換式電源轉換器包含多個通道以提供一輸出電壓，根據本發明一種應用在該電源轉換器的快速響應裝置及方法包括一偵測電路，偵測該輸出電壓直接偵測該輸出電壓，當該輸出電壓低於一臨界值時觸發快速響應，以及一調節電路在該快速響應觸發時打開該多個通道中的至 少二個，該調節電路在該快速響應的期間，將隨著時間增加而減少所打開的通道的數量，因此，在該快速響應快結束時，送至該電源轉換器輸出端的電荷將變少，因而避免回彈現象。

由於造成回彈現象是因為注入大多電荷至電源轉換器的輸出端，而快速響應的時間又因為非理想效應或偵測方法的固有缺點而難以控制，因此，本發明提出一種方法來模糊快速響應的結束時間。

圖5顯示本發明的實施例，在4相切換式電源轉換器70中，誤差放大器78根據電源轉換器70的輸出電壓Vcore及參考電壓產生器76所提供的參考電壓Vref產生誤差信號Vcomp，鋸齒波產生器80提供鋸齒波Vramp1、Vramp2、Vramp3及Vramp4，PWM比較器82根據誤差信號Vcomp及鋸齒波Vramp1產生信號Vpwm1以控制通道90，PWM比較器84根據誤差信號Vcomp及鋸齒波Vramp2產生信號Vpwm2以控制通道92，PWM比較器86根據誤差信號Vcomp及鋸齒波Vramp3產生信號Vpwm3以控制通道94，PWM比較器88根據誤差信號Vcomp及鋸齒波Vramp4產生信號Vpwm4以控制通道96，偵測電路72偵測輸出電壓Vcore，其包括電流源7202提供電流Iqr至電阻Rqr以產生電壓Vofs偏移輸出電壓Vcore產生電壓Vcf，比較器7204比較電壓Vcf及參考電壓Vref產生快速響應信號 Vqr，當電壓Vcf低於參考電壓Vref時，信號Vqr轉為高準位以觸發快速響應，由於偵測電路72是直接偵測輸出電壓Vcore，因此能精確的觸發快速響應，在觸發快速響應時，調節電路74送出信號VQR1、VQR2、VRQ3及VQR4以打開通道90、92、94及96中至少二個，在該快速響應的期間，調節電路74將隨時間增加而減少打開的通道的數量，進而減少注入輸出端Vcore的電荷。

圖6顯示調節電路74的第一實施例，其包括二控制電路7402及7404，在控制電路7402中，最小工作時間產生電路7406根據信號Vqr產生快速響應信號QR_all，驅動電路7408在信號QR_all的工作時間打開所有通道90、92、94及96，在控制電路7404中，最小工作時間產生電路7410根據信號Vqr產生快速響應信號QR_3rd，驅動電路7412在信號QR_3rd的工作時間打開通道90、92、94及96其中三個。圖7用以說明圖6中調節電路74的操作，在時間t1時，偵測電路72所輸出的信號Vqr轉為高準位，如波形108所示，最小工作時間產生電路7406及7410同時分別送出快速響應信號QR_all及QR_3rd，如波形110及112所示，其中，信號QR_all的工作時間Ton1小於信號QR_3rd的工作時間Ton2，因此，整個快速響應分為兩階段，在時間t1至t2期間，信號VQR1、VQR2、VRQ3及VQR4均為高準位，如波形100、102、104及106所示，故所有所有通道90、92、94及96都被打開，在時間t2至t3期間，只打開三個通道92、94及96，以減少注入輸 出端Vcore的電荷，進而抑制回彈現象。等效的快速響應結束點在時間t2及t3之間，由於快速響應結束點已經被模糊了，因此對快速響應結束點的精確需求也變得不是很重要。在此實施例中，驅動電路7412設定為同時打開三個通道，但在其他實施例中，也可以設定驅動電路7412只打開二個或一個通道。

對於N相切換式電源轉換器而言，其最多可以將快速響應分為N階段，階段越多，結束點就越模糊，也越能抑制回彈現象。圖8顯示調節電路74的第二實施例，其除了同樣包括控制電路7402及7404之外，還包含控制電路7414，在控制電路7414中，最小工作時間產生電路7416根據信號Vqr產生快速響應信號QR_2nd，驅動電路7418在信號QR_2nd的工作時間打開通道90、92、94及96其中二個。圖9顯示圖8中信號的波形圖，其中波形114為快速響應信號Vqr，波形116為快速響應信號QR_all，波形118為快速響應信號QR_3rd，波形120為快速響應信號QR_2nd。在時間t1時，信號Vqr轉為高準位，最小工作時間產生電路7406、7410及7416分別提供信號QR_all、QR_3rd及QR_2nd，其中信號QR_3rd的工作時間Ton2大於QR_all的工作時間Ton1，信號QR_2nd的工作時間Ton3大於信號QR_3rd的工作時間Ton2，因此，在此實施例中，整個快速響應被分為三個階段，在時間t1至t2期間，所有所有通道90、92、94及96都被打開，在時間t2至t3期間，只打開通道90、92、94及96中的三個，在時間t3 至t4期間，只打開通道90、92、94及96中的二個。由前述實施例可知，當最小工作時間產生電路所提供的信號的工作時間越長，所打開的通道數量就越少。

在驅動電路7408、7412及7418中各包括一預設圖樣以在信號信號QR_all、QR_3rd及QR_2nd轉為高準位時決定所要打開的通道。圖10顯示驅動電路7408中預設圖樣的實施例，在此預設圖樣中包括四個信號S1、S2、S3及S4分別對應通道90、92、94及96，如波形122、124、126及128所示，當信號QR_all轉為高準位時，如時間t1，驅動電路7408將此時的信號S1、S2、S3及S4送出以打開通道90、92、94及96，由於四個信號S1、S2、S3及S4在任何時間均為高準位，因此不論是何時觸發快速響應，驅動電路7408都將打開全部的通道90、92、94及96。圖11顯示驅動電路7412中預設圖樣的實施例，在此預設圖樣中包括四個信號S5、S6、S7及S8分別對應通道90、92、94及96，如波形130、132、134及136所示，由於在任何時間，四個信號S5、S6、S7及S8中都有三個維持在高準位，因此不論是何時觸發快速響應當信號QR_3rd，驅動電路7412都可以打開通道90、92、94及96其中三個，例如在時間t1時，信號S5、S7及S8為高準位，因此如果在此時觸發快速響應時，驅動電路7412將打開通道90、94及96。圖12顯示驅動電路7418中預設圖樣的實施例，在此預設圖樣中包括四個信號S9、S10、S11及S12分別對應通道90、92、94及96，如波形138、140、 142及144所示，由於在任何時間，四個信號S9、S10、S11及S12中都有二個維持在高準位，因此不論是何時觸發快速響應當信號QR_2nd，驅動電路7418都可以打開通道90、92、94及96其中二個，例如在時間t1時，信號S9及S12為高準位，因此如果在此時觸發快速響應時，驅動電路7418將打開通道90及96。

圖13顯示最小工作時間產生電路7406的實施例。圖14顯示圖13中信號的波形圖。當正反器146的輸入端C上的信號Vqr轉為高準位時，如波形154及時間t1所示，快速響應信號QR_all將轉為高準位，如波形162所示，同時正反器146的輸出端QB上的信號Vg將轉為低準位以關閉(turn off)開關148，如波形156所示，因此電流源150提供電流I1對電容C充電，故電容C上的電壓Vc開始上升，如波形158所示，在電壓Vc上升期間，由於正反器146所輸出的信號SL1維持在高準位，因此信號QR_all也維持在高準位，當電壓Vc達到目標值Vtrip時，如時間t2所示，反相器152將送出低準位的信號，因而使重置信號Sreset轉為高準位以重置正反器146，如波形160所示，因此信號QR_all轉為低準位，同時信號Vg也轉為高準位以打開(turn on)開關152以使電容C放電。最小工作時間產生電路7410及7416亦如圖13所示。

以上對於本發明之較佳實施例所作的敘述係為闡明之目的，而無意限定本發明精確地為所揭露的形式，基於以上的教導或從本發明的實施例學習而作修改或變化是可 能的，實施例係為解說本發明的原理以及讓熟習該項技術者以各種實施例利用本發明在實際應用上而選擇及敘述，本發明的技術思想企圖由以下的申請專利範圍及其均等來決定。

10‧‧‧電源轉換器

12‧‧‧參考電壓產生器

14‧‧‧誤差放大器

16‧‧‧鋸齒波產生器

18‧‧‧PWM比較器

20‧‧‧PWM比較器

22‧‧‧通道

24‧‧‧通道

26‧‧‧輸出電壓Vcore的波形

28‧‧‧鋸齒波Vramp1的波形

30‧‧‧鋸齒波Vramp2的波形

32‧‧‧誤差信號Vcomp的波形

34‧‧‧信號Vpwm1的波形

36‧‧‧信號Vpwm1的波形

40‧‧‧適應相位校準電路

42‧‧‧誤差放大器

44‧‧‧低通濾波器

46‧‧‧比較器

48‧‧‧電流源

50‧‧‧快速響應信號QR的波形

52‧‧‧信號Vpwm1的波形

54‧‧‧信號Vpwm2的波形

56‧‧‧信號Vpwm3的波形

58‧‧‧信號Vpwm4的波形

60‧‧‧輸出電壓Vcore的波形

70‧‧‧電源轉換器

72‧‧‧偵測電路

7202‧‧‧電流源

7204‧‧‧比較器

74‧‧‧調節電路

7402‧‧‧控制電路

7404‧‧‧控制電路

7406‧‧‧最小工作時間產生電路

7408‧‧‧驅動電路

7410‧‧‧最小工作時間產生電路

7412‧‧‧驅動電路

7414‧‧‧控制電路

7416‧‧‧最小工作時間產生電路

7418‧‧‧驅動電路

76‧‧‧參考電壓產生器

78‧‧‧誤差放大器

80‧‧‧鋸齒波產生器

82‧‧‧PWM比較器

84‧‧‧PWM比較器

86‧‧‧PWM比較器

88‧‧‧PWM比較器

90‧‧‧通道

92‧‧‧通道

94‧‧‧通道

96‧‧‧通道

100‧‧‧信號VQR1的波形

102‧‧‧信號VQR2的波形

104‧‧‧信號VQR3的波形

106‧‧‧信號VQR4的波形

108‧‧‧快速響應信號Vqr的波形

110‧‧‧快速響應信號QR_all的波形

112‧‧‧快速響應信號QR_3rd的波形

114‧‧‧快速響應信號Vqr的波形

116‧‧‧快速響應信號QR_all的波形

118‧‧‧快速響應信號QR_3rd的波形

120‧‧‧快速響應信號QR_2nd的波形

122‧‧‧信號S1的波形

124‧‧‧信號S2的波形

126‧‧‧信號S3的波形

128‧‧‧信號S4的波形

130‧‧‧信號S5的波形

132‧‧‧信號S6的波形

134‧‧‧信號S7的波形

136‧‧‧信號S8的波形

138‧‧‧信號S9的波形

140‧‧‧信號S10的波形

142‧‧‧信號S11的波形

144‧‧‧信號S12的波形

146‧‧‧正反器

148‧‧‧開關

150‧‧‧電流源

152‧‧‧反相器

154‧‧‧快速響應信號Vqr的波形

156‧‧‧信號Vg的波形

158‧‧‧電壓Vc的波形

160‧‧‧重置信號Sreset的波形

162‧‧‧快速響應信號QR_all的波形

圖1顯示傳統的多相切換式電源轉換器；圖2顯示圖1中信號的波形圖；圖3顯示一種習知用以實現快速響應的適應相位校準電路：圖4用以說明習知快速響應的操作：圖5顯示本發明的實施例；圖6顯示圖5中調節電路的第一實施例；圖7用以說明圖6中調節電路的操作；圖8顯示圖5中調節電路的第二實施例：圖9顯示圖8中信號的波形圖；圖10顯示圖8中驅動電路7408中預設圖樣的實施例；圖11顯示圖8中驅動電路7412中預設圖樣的實施例；圖12顯示圖8中驅動電路7418中預設圖樣的實施例；圖13顯示最小工作時間產生電路的實施例；以及圖14顯示圖13中信號的波形圖。

70‧‧‧電源轉換器

72‧‧‧偵測電路

7202‧‧‧電流源

7204‧‧‧比較器

74‧‧‧調節電路

76‧‧‧參考電壓產生器

78‧‧‧誤差放大器

80‧‧‧鋸齒波產生器

82‧‧‧PWM比較器

84‧‧‧PWM比較器

86‧‧‧PWM比較器

88‧‧‧PWM比較器

90‧‧‧通道

92‧‧‧通道

94‧‧‧通道

96‧‧‧通道

Claims (13)

1. 一種切換式電源轉換器的快速響應裝置，該電源轉換器包含多個通道以提供一輸出電壓，該快速響應裝置包括：一偵測電路，偵測該輸出電壓，在發生負載暫態時觸發快速響應；一調節電路，在該快速響應觸發時打開該多個通道中的至少二個，並且隨著時間減少所打開的通道的數量。
2. 如請求項1之快速響應裝置，其中該偵測電路包括：一電阻；一電流源，提供一電流至該電阻以產生一第一電壓用以偏移該輸出電壓得到一第二電壓；以及一比較器，比較該第二電壓及一第三電壓以產生一快速響應信號觸發該快速響應。
3. 如請求項1之快速響應裝置，其中該調節電路包括多個控制電路，每一該控制電路在該快速響應被觸發時，在一時間內打開該多個通道中的至少一個。
4. 如請求項3之快速響應裝置，其中每一該控制電路包括：一最小工作時間產生電路，在該快速響應被觸發時，提供一快速響應信號；以及一驅動電路，在該快速響應信號的工作時間打開該多個通道中的至少一個。
5. 如請求項4之快速響應裝置，其中該最小工作時間產生電路包括：一電容；一電流源，在觸發快速響應時，提供一電流對該電容充電：一邏輯電路，根據該偵測電路的輸出及該電容上的電壓決定該快速響應信號。
6. 如請求項4之快速響應裝置，其中該驅動電路包括一預設圖樣，該驅動電路根據該預設圖樣及快速響應信號決定所要打開的通道。
7. 如請求項4之快速響應裝置，其中該快速響應信號的工作時間越長，所打開的通道的數量越少。
8. 一種切換式電源轉換器的快速響應方法，該電源轉換器包含多個通道以提供一輸出電壓，該快速響應方法包括下列步驟：在觸發快速響應時，打開該多個通道中的至少二個；以及在該快速響應的期間，隨著時間減少所打開的通道的數量。
9. 如請求項8之快速響應方法，更包括偵測該輸出電壓以觸發該快速響應。
10. 如請求項9之快速響應方法，其中偵測該輸出電壓的步驟包括：偏移該輸出電壓產生一偏移電壓；以及 在該偏移電壓低於一參考電壓時，觸發該快速響應。
11. 如請求項8之快速響應方法，其中該打開該多個通道中的至少二個的步驟包括在該快速響應觸發時，同時提供多個具有不同工作時間的信號，每一該信號用以打開該多個通道中的至少一個。
12. 如請求項11之快速響應方法，其中該隨著時間減少所打開的通道的數量的步驟包括根據每一該信號的工作時間長短決定每一該信號要打開的通道的數量，其中工作時間越長，打開的通道的數量越少。
13. 如請求項11之快速響應方法，更包括根據每一該信號及其所對應的預設圖樣決定所要打開的通道。