TWI406272B - 利用迴路折返測試儲存系統電子裝置 - Google Patents

Description

利用迴路折返測試儲存系統電子裝置

本發明係關於儲存系統，更係關於測試儲存系統中之電子裝置和子系統。

此處所提供之背景描述係用以對本揭露內容加以概括性說明，本案發明人在本節中所述者及在說明中各項在本發明提出的同時不能被視作習知技術的各項態樣，在相對於本發明上不應被視為被明示或暗示為習知技術。電腦、膝上型電腦及伺服器等主機設備通常在硬碟驅動器等儲存設備上儲存資料。現請參閱第一圖，一示例性硬碟驅動裝置10被示為包括硬碟驅動(HDD)系統12以及一硬式驅動組件(HDA)13。硬式驅動組件13包括一或多圓形記錄表面14，該等記錄表面14被覆蓋以磁層15，且資料以被稱為1和0之數位位元的形式記錄在記錄表面14上。

被示意性示為16的主軸馬達使記錄表面14旋轉，其中主軸馬達16一般在讀取/寫入操作期間使記錄表面14以一固定速度旋轉，且一或多讀取/寫入促動臂18相對於記錄表面14移動，以自/對記錄表面14讀取和/或寫入資料。

一讀取/寫入元件20位於近於讀取/寫入臂18之一末端處，並包含一寫入元件及一讀取元件，其中寫入元件可為產生磁場的電感器等，讀取元件則可為磁阻(MR)元件等，用以感應記錄表面14上的磁場。

一前置放大電路22對類比形式的讀取/寫入信號加以放大。當讀取資料時，前置放大電路22對來自讀取元件的低位準信號加以放大，並將該經放大的信號輸出至讀取通道元件24。當寫入資料時，一寫入電流被產生，且該寫入電流流過讀取/寫入元件20的寫入元件，其中該寫入電流被切換以產生一具有正或負極性的磁場，且該正或負極性被儲存在記錄表面14上，並被用以代表資料。

硬碟驅動裝置12典型上包括一緩衝器32，用以儲存與控制該硬碟驅動裝置的相關資料，並另被用以緩衝經讀取或預定寫入的資料。以該方式被緩衝的資料隨後被以資料塊的形式發送，以提高讀取和寫入的效率。緩衝器32可採用DRAM、SDRAM或其它類型的低等待時間記憶體。硬碟驅動裝置12更包括一處理器34，用以執行與硬碟驅動裝置10之操作相關的處理工作。

硬碟驅動裝置12還包括一硬碟控制器(HDC)模組36，其經由一輸入/輸出(I/O)介面38與一主機設備通信，其中輸入/輸出介面38可為一串列或平行介面，如一集成驅動電子元件(IDE)、進階技術附加(ATA)或串列ATA(SATA)介面，並與一與主機設備46相關的輸入/輸出介面44通信。

硬碟控制器模組36還與一主軸/音圈馬達(VCM)驅動器40和/或讀取通道元件24相通信。主軸/音圈馬達驅動器40控制使記錄表面14旋轉的主軸馬達16。主軸/音圈馬達驅動器40還產生利用音圈促動器、步進馬達或任何其它適用之促動器來定位讀取/寫入臂18的控制信號。

碟驅動裝置中的某些電子元件執行複雜的功能。舉例而言，讀取通道元件24可包含一有效資料編碼方案以及進階數位過濾和資料檢測技術。從而，讀取通道元件24可以增大碟驅動裝置的資料傳輸速率和實際密度。因此，測試讀取通道元件24之類的測試裝置可確保資料的可靠度。

一般而言，外部測試設備被用以測試讀取通道元件24等電子元件，然而碟驅動裝置的尺寸正不斷減小且速度不斷提高中，這是因為碟驅動裝置在MP3播放器、遊戲控制臺及數碼相機等小型電子裝置中的使用率不斷增加所致。這些小型電子裝置通常使用具有高儲存容量和高資料傳輸速率的小型碟驅動裝置，因此碟驅動裝置的實際尺寸不斷縮小，這使得使用外部測試設備變得愈來愈不切實際。因此，傳統的測試設備可能無法測試小型及高速碟驅動裝置中複雜的元件和子系統，例如讀取通道元件及硬碟控制器等即無法被測試。

一種系統，包括一硬碟控制器模組以及一讀取通道元件，該硬碟控制器模組用以控制一硬碟，該讀取通道元件用以經由一讀取匯流排和一寫入匯流排與該硬碟控制器模組通信，並包括有一迴路折返電路，以選擇性將該寫入匯流排折返至該讀取匯流排，並為該硬碟控制器模組產生一用以在該寫入匯流排上寫入資料的寫入時脈，並為該硬碟控制器模組產生一在該讀取匯流排上讀取資料所需的讀取時脈，其中該寫入時脈獨立於該讀取時脈。

在另一特徵中，該讀取通道元件包括一控制模組，用以啟動該迴路折返電路。

在另一特徵中，該讀取通道元件根據一固定之讀取通道時基產生該寫入時脈，該讀取通道元件根據一經回復之通道時脈產生一讀取時脈。

在另一特徵中，該讀取通道元件包括一寫入時脈產生器模組，用以透過對一固定之讀取通道時基和一經回復之通道時脈之一者進行除頻產生該寫入時脈。該讀取通道元件包括一時脈控制模組，用以禁止該寫入時脈產生器模組的擴展和重行定相特性。該讀取通道元件包括一時脈控制模組，用以在該寫入時脈產生器模組選擇該固定之讀取通道時基和該經回復之通道時脈之一者產生該寫入時脈之後，禁止該固定之讀取通道時基和該經回復之通道時脈之間的切換。

在另一特徵中，該硬碟控制器模組被製造在一第一晶粒上，且該讀取通道元件被製造在一第二晶粒上。

在另一特徵中，該硬碟控制器模組和該讀取通道元件被製造在一同一晶粒上。

在又其它特徵中，一種系統包括一硬碟控制器模組以及一讀取通道元件，其中該硬碟控制器模組利用一寫入匯流排和一讀取匯流排控制一硬碟及緩衝該讀取匯流排上的資料之先進先出記憶體(FIFO)，該讀取通道元件經由該讀取匯流排和該寫入匯流排與該硬碟控制器模組通信，並包括有一選擇性將該寫入匯流排折返至該讀取匯流排的迴路折返電路，並產生一迴路折返時脈，該迴路折返時脈在該寫入匯流排被折返至該讀取匯流排時計數該先進先出記憶體。

在另一特徵中，其中該硬碟控制器模組在該寫入匯流排被折返至該讀取匯流排時讀取由該迴路折返時脈產生之該先進先出記憶體的一輸出。

在另一特徵中，該硬碟控制器模組在該寫入匯流排未被折返至該讀取匯流排時，讀取由一讀取－寫入時脈產生之該先進先出記憶體的一輸出。

在另一特徵中，該讀取通道元件包括一讀取－寫入時脈產生器，用以產生該硬碟控制器模組所需之一讀取－寫入時脈，以讀取在該匯流排上的資料及在該寫入匯流排上寫入資料時脈。該讀取－寫入時脈產生器根據一固定之讀取通道時基和一經回復之通道時脈產生該讀取－寫入時脈。該讀取－寫入時脈產生器在該硬碟控制器模組在該寫入匯流排上寫入資料時，根據該固定之讀取通道時基產生該讀取－寫入時脈。該讀取－寫入時脈產生器在該硬碟控制器模組自該讀取匯流排讀取資料時，根據該經回復之通道時脈產生該讀取－寫入時脈。

在另一特徵中，該硬碟控制器模組被製造在一第一晶粒上，且該讀取通道元件被製造在一第二晶粒上。

在另一特徵中，該硬碟控制器模組和該讀取通道元件被製造在一同一晶粒上。

在又另一特徵中，一種方法包括下列步驟：選擇性將一寫入匯流排折返至一硬碟控制器模組與一硬碟驅動器中一讀取通道之間之一讀取匯流排；產生該硬碟控制器模組所需之一寫入時脈，以在該寫入匯流排上寫入資料；並產生該硬碟控制器模組所需之一讀取時脈，以讀取該讀取匯流排上的資料，其中該寫入時脈與該讀取時脈無關。

在另一特徵中，該方法更包含根據一固定讀取通道時機產生該寫入時脈的步驟。

在另一特徵中，該方法更包含根據一經回復之通道時脈產生一讀取時脈的步驟。

在另一特徵中，該方法更包含下列步驟：藉由對一固定讀取通道時基與一經回復之通道時脈之一者加以除頻的方式產生該寫入時脈。該方法更包含下列步驟：在選擇該固定之讀取通道時基與該經回復之通道時脈之一者後，關閉在該固定之讀取通道時基與該經回復之通道時脈之間的切換，以產生該寫入時脈。

在又其它特徵中，一種方法包含下列步驟：選擇性將一寫入匯流排折返至一硬碟控制器模組與一硬碟驅動器中之一讀取通道手段之間的一讀取匯流排；利用一先進先出緩衝記憶體緩衝該讀取匯流排上的資料；並在該寫入匯流排被折返至該讀取匯流排之時，產生一迴路折返時脈，以計數該先進先出記憶體。

在另一特徵中，該方法更包含下列步驟：在該寫入匯流排被折返至該讀取匯流排之時，讀取該先進先出記憶體之一為該迴路折返時脈產生的輸出。

在另一特徵中，該方法更包含下列步驟：在該寫入匯流排未被折返至該讀取匯流排之時，讀取該先進先出記憶體之一為一讀取－寫入時脈產生的輸出。

在另一特徵中，該方法更包含下列步驟：產生該硬碟控制器模組所需之一讀取－寫入時脈，以讀取在該讀取匯流排上的資料，並寫入資料至該寫入匯流排上。該方法更包含下列步驟：根據一固定之讀取通道時基與一經回復之通道時脈產生該讀取－寫入時脈。該方法更包含下列步驟：在該硬碟控制器模組寫入資料至該寫入匯流排上之時，根據該固定之讀取通道產生該讀取－寫入時脈。該方法更包含下列步驟：在該硬碟控制器模組自該讀取匯流排讀取資料之時，根據該經回復之通道時脈產生該讀取－寫入時脈。

一種系統包括一硬碟控制器模組以及一讀取通道元件，該硬碟控制器模組用以控制一硬碟，該讀取通道元件用以經由一讀取匯流排和一寫入匯流排與該硬碟控制器模組通信，並包括有一迴路折返電路，以選擇性將該寫入匯流排折返至該讀取匯流排，並為該硬碟控器模組產生一用以在該寫入匯流排上寫入資料的寫入時脈，並為該硬碟控制器模組產生一在該讀取匯流排上讀取資料所需的讀取時脈，其中該寫入時脈獨立於該讀取時脈。

在另一特徵中，該讀取通道元件包括一控制模組，用以啟動該迴路折返電路。

在另一特徵中，該讀取通道元件根據一固定之讀取通道時基產生該寫入時脈，該讀取通道元件根據一經回復之通道時脈產生一讀取時脈。

在另一特徵中，該讀取通道元件包括一寫入時脈產生器，其透過對一固定之讀取通道時基和一經回復之通道時脈之一者進行除頻產生該寫入時脈。該讀取通道元件包括一時脈控制器，用以禁止該寫入時脈產生器的擴展和重行定相特性。該讀取通道元件包括一時脈控制器，用以在該寫入時脈產生器選擇該固定之讀取通道時基和該經回復之通道時脈之一者產生該寫入時脈之後，禁止該固定之讀取通道時基和該經回復之通道時脈之間的切換。

在另一特徵中，該硬碟控制器模組被製造在一第一晶粒上，且該讀取通道元件被製造在一第二晶粒上。

在另一特徵中，該硬碟控制器模組和該讀取通道元件被製造在一同一晶粒上。

在又其它特徵中，一種系統包括一硬碟控制器模組以及一讀取通道元件，其中該硬碟控制器模組利用一寫入匯流排和一讀取匯流排控制一硬碟及緩衝該讀取匯流排上的資料之先進先出記憶體(FIFO)，該讀取通道元件經由該讀取匯流排和該寫入匯流排與該硬碟控制器模組通信，並包括有一選擇性將該寫入匯流排折返至該讀取匯流排的迴路折返電路，並產生一迴路折返時脈，該迴路折返時脈在該寫入匯流排被折返至該讀取匯流排時計數該先進先出記憶體。

在另一特徵中，其中該硬碟控制器模組在該寫入匯流排被折返至該讀取匯流排時，讀取由該迴路折返時脈產生之該先進先出記憶體的一輸出。

在另一特徵中，該硬碟控制器模組在該寫入匯流排未被折返至該讀取匯流排時，讀取由一讀取－寫入時脈產生之該先進先出記憶體的一輸出。

在另一特徵中，該讀取通道元件包括一讀取－寫入時脈產生器，用以產生該硬碟控制器模組所需之一讀取－寫入時脈，以讀取在該匯流排上的資料及在該寫入匯流排上寫入資料時脈。該讀取－寫入時脈產生器根據一固定之讀取通道時基和一經回復之通道時脈產生該讀取－寫入時脈。該讀取－寫入時脈產生器在該硬碟控制器模組在該寫入匯流排上寫入資料時，根據該固定之讀取通道時基產生該讀取－寫入時脈。該讀取－寫入時脈產生器在該硬碟控制器模組自該讀取匯流排讀取資料時，根據該經回復之通道時脈產生該讀取－寫入時脈。

在另一特徵中，該硬碟控制器模組被製造在一第一晶粒上，且該讀取通道元件被製造在一第二晶粒上。

在另一特徵中，該硬碟控制器模組和該讀取通道元件被製造在一同一晶粒上。

在又另一特徵中，一種為一處理器執行之電腦程式，執行之步驟如下述：選擇性將一寫入匯流排折返至一硬碟控制器模組及一硬碟驅動器中一讀取通道之間的一讀取匯流排；產生該硬碟控制器模組所需之一寫入時脈，以在該寫入匯流排上寫入資料；並產生該硬碟控制器模組所需之一讀取時脈，以讀取該讀取匯流排上的資料，其中該寫入時脈與該讀取時脈無關。

在另一特徵中，該電腦程式更包含根據一固定讀取通道時機產生該寫入時脈的步驟。

在另一特徵中，該電腦程式更包含根據一經回復之通道時脈產生一讀取時脈的步驟。

在另一特徵中，該電腦程式更包含下列步驟：藉由對一固定讀取通道時基與一經回復之通道時脈之一者加以除頻的方式產生該寫入時脈。該電腦程式更包含下列步驟：在選擇該固定之讀取通道時基與該經回復之通道時脈之一者後，關閉在該固定之讀取通道時基與該經回復之通道時脈之間的切換，以產生該寫入時脈。

在又其它特徵中，一種為一處理器執行之電腦程式，所執行的步驟如下所述：選擇性將一寫入匯流排折返至一硬碟控制器模組與一硬碟驅動器中之一讀取通道元件之間的一讀取匯流排；利用一先進先出緩衝記憶體緩衝該讀取匯流排上的資料；並在該寫入匯流排被折返至該讀取匯流排之時產生一迴路折返時脈，以計數該先進先出記憶體。

在另一特徵中，該電腦程式所執行的步驟更包含下列者：在該寫入匯流排被折返至該讀取匯流排之時，讀取該先進先出記憶體之一為該迴路折返時脈產生的輸出。

在另一特徵中，該電腦程式所執行的步驟更包含下列者：在該寫入匯流排未被折返至該讀取匯流排之時，讀取該先進先出記憶體之一為一讀取－寫入時脈產生的輸出。

在另一特徵中，該電腦程式所執行的步驟更包含下列者：產生該硬碟控制器模組所需之一讀取－寫入時脈，以讀取在該讀取匯流排上的資料，並寫入資料至該寫入匯流排上。該電腦程式所執行的步驟更包含下列者：根據一固定之讀取通道時基與一經回復之通道時脈產生該讀取－寫入時脈。該電腦程式所執行的步驟更包含下列者：在該硬碟控制器模組寫入資料至該寫入匯流排上之時，根據該固定之讀取通道產生該讀取－寫入時脈。該電腦程式所執行的步驟更包含下列者：在該硬碟控制器模組自該讀取匯流排讀取資料之時，根據該經回復之通道時脈產生該讀取－寫入時脈的步驟。

在又其它特徵中，上述之各系統及方法被以一或多處理器執行之一電腦程式所實施，其中該電腦程式可儲存於一電腦可讀取媒體中，如可儲存於記憶體、非揮發性資料儲存裝置及/或其它適用之實體儲存媒體中。

本揭露內容之更進一步可應用領域可在閱讀後述之詳細說明後變得更為更易了解。當提出說明的是，詳細說明與特定範例被用以說明本揭露內容的較佳實施例，即僅被作為說明用，非代表本揭露內容之範圍為其所限定。

以下之描述在本質上僅屬示例性，絕非用以限制本公開內容及其應用或使用。為了清楚起見，附圖中相同的標號標識相同的元件。本文中使用之模組、電路及/或元件等術語是指執行一或多個軟體或軔體程式的專用積體電路(ASIC)、電子電路、處理器(共用的、專用的或群組的)和記憶體、組合邏輯電路、及/或用以提供所描述之功能的其它適當元件。本文中使用的短語“A、B和C中的至少一者”應指使用XOR邏輯運算之邏輯(A或B或C)。應當理解的是，本發明之方法的步驟可在不改變其公開原理的條件下依不同順序受執行。

使用迴路折返技術的自我測試可在不使用外部測試設備的條件下驗證系統的操作。在迴路折返測試中，迴路折返電路通常將一裝置的一輸出驅動器的一輸出折返至該裝置之一輸入驅動器的一輸入處。若被寫入的資料與被讀回的資料相匹配，則該裝置與相關的資料路徑被認為在正常工作中，否則即有故障被檢測到。

迴路折返可被併入至碟驅動裝置中以執行自測試，並可替代傳統測試設備來測試碟驅動裝置中的電子元件和子系統。當碟驅動裝置尺寸較小、儲存容量較大並具有高吞吐量或資料傳輸速率時，迴路折返的使用較外部測試設備的使用為更佳。

現請參閱第二A和二B圖，一碟驅動裝置的讀取通道(RC)元件24和一硬碟控制器(HDC)模組36之間的介面50包括一資料匯流排52、一讀取/寫入時脈(RCLK)和一折返讀取/寫入時脈(WCLK)。其中，資料匯流排52包括讀取資料路徑和寫入資料路徑，硬碟控制器模組36經由資料匯流排52與讀取通道元件24通信。更具體而言，硬碟控制器模組36利用讀取通道元件24產生的RCLK經由資料匯流排52讀取和寫入資料。

如第二B圖所示，讀取通道元件24包括一讀取通道時脈產生器模組54和一讀取通道時脈分頻器模組56。讀取通道元件24在正常操作期間產生RCLK，如下所述。當硬碟控制器模組36寫入資料時，時脈產生器模組54根據固定的讀取通道時基產生一時脈信號，此乃因寫入資料路徑通常使用具有恒定週期的時脈來以恒定位元率寫入資料之故。另一方面，當硬碟控制器模組36讀取資料時，時脈產生器模組54根據一經回復的通道時脈產生該時脈信號。分頻器模組56對時脈產生器模組54產生的時脈信號加以分頻，以產生RCLK。

在寫入時的固定讀取通道時基和讀取時的恢復通道時脈之間做切換可改變RCLK的週期。另外，當讀取資料時，RCLK的週期可因RCLK的零相位重啟(ZPS)和/或重行定重行定相而改變，其中零相位重啟發生在最初通道同步期間，RCLK的重行定相可發生在檢測得一同步標記(sync－mark)時。

RCLK週期的不規則性在正常讀取/寫入操作中不是問題，因為正常讀取/寫入操作不是同時執行的，但在迴路折返測試期間，讀取和寫入操作卻是同時執行的。也就是說，讀取與寫入資料路徑在迴路折返測試期間被同時計數。若RCLK被用來在迴路折返測試期間寫入資料，則被讀回的資料可能因RCLK的不規則性而與寫入的資料不同，而非因錯誤之故，故RCLK無法被用以在折返迴路測試期間寫入資料。更具體而言，即便讀取資料路徑所用的時脈具有不規則性，寫入資料路徑所用的時脈也可能不具有不規則性。

本揭露內容揭露透過產生寫入資料路徑所用之具有恒定週期的寫入時脈來實現迴路折返測試的各種不同方案。具體而言，讀取通道元件除產生讀取資料路徑用之讀取時脈外，還產生寫入資料路徑用之具恒定週期的寫入時脈。寫入時脈在讀取操作期間讀取資料路徑之讀取時脈的零相位重啟和/或同步期間不發生擴展和/或重行定重行定相。因此，硬碟控制器模組即使在讀取時脈執行時序同步等時也利用寫入時脈以恒定速率寫入資料。

現請參閱第三圖，其所示為一種用以在一碟驅動裝置中執行迴路折返測試的系統60，其包括一讀取通道元件25和一硬碟控制器模組37。硬碟控制器模組37在寫入資料路徑(寫入匯流排)52－1上寫入資料，並自讀取資料路徑(讀取匯流排)52－2讀取資料，其中寫入資料路徑52－1被加以讀取通道元件25產生的寫入時脈，讀取資料路徑52－2被加以由讀取通道元件產生的讀取時脈。即使讀取時脈會擴展和/或重行定重行定相，但寫入時脈同樣仍具有一恒定週期。

讀取通道元件25包括一迴路折返控制模組61、一輸入驅動器模組63、一輸出驅動器模組65、一迴路折返電路71、一寫入時脈產生器模組62和一讀取時脈產生器模組64。當執行迴路折返測試時，迴路折返控制模組61啟動迴路折返電路71。迴路折返電路71構成一迴路折返結構70，並將寫入匯流排52－1折返至讀取匯流排52－2。更具體而言，迴路折返電路71將輸出驅動器模組65的輸出折返至輸入驅動器模組63的輸入。或者，迴路折返結構70可由一外部折返迴路或一測試模組(兩者均未示出)形成。

寫入時脈產生器模組62利用一固定之讀取通道時基產生該寫入時脈，讀取時脈產生器模組64利用一經回復之通道時脈產生該讀取時脈。硬碟控制器模組37包括一寫入模組66，其利用該寫入時脈在寫入匯流排52－1上寫入資料。硬碟控制器模組37並包括一讀取模組68，其利用該讀取時脈自讀取匯流排52－2讀取資料。

現請參閱第四A和四B圖，寫入時脈產生器模組62得以多種方式產生具有恒定週期的寫入時脈。在一種方式中，該寫入時脈產生器模組62包括一分頻器模組67，用以對該固定的讀取通道時基加以分頻，以產生該寫入時脈，如第四A圖所示。在另一方式中，該寫入時脈產生器模組62包括一讀取通道時脈產生器模組54－1、一讀取通道時脈分頻器模組56－1和一時脈控制模組72，如第四B圖所示。

讀取通道時脈產生器模組54－1接收該固定的讀取通道時基和該經回復的通道時脈，以作為產生寫入時脈所需的源。時脈控制模組72關閉讀取通道時脈產生器模組54－1的一源切換特徵，故讀取通道時脈產生器模組54－1可以使用固定的讀取通道時基或經回復的通道時脈作為產生寫入時脈所需的源。但是，一旦源被選出，讀取通道時脈產生器模組54－1便無法切換源。另外，時脈控制模組72關閉讀取通道時脈分頻器模組56－1的零相位重啟時脈擴展和重行定相特徵，故由寫入時脈產生器模組62產生的寫入時脈具有一恒定的週期。

或者，資料可以在迴路折返測試期間利用具有恒定週期的時脈被讀回。更具體而言，先進先出(FIFO)記憶體等之資料流程同步電路被用在讀取資料路徑中，且先進先出記憶體在迴路折返測試期間被加以具有恒定週期的時脈，故可將資料自一可具有不規則週期的時脈域(例如RCLK)轉移至另一個具有恒定週期的時脈域上。

現請參閱第五圖，一用以在一碟驅動裝置中執行迴路折返測試的系統60－1包括一讀取通道元件25－1、一硬碟控制器模組37和一先進先出記憶體74。硬碟控制器模組37在寫入資料路徑(寫入匯流排)52－1上寫入資料，並自讀取資料路徑(讀取匯流排)52－2讀取資料。讀取通道元件25－1包括一RCLK產生器模組24－1、一迴路折返控制模組61、一迴路折返時脈產生器模組64－1、一輸入驅動器模組63、一輸出驅動器模組65和一迴路折返電路71。

先進先出記憶體74是一被用在讀取資料路徑52－2中的資料流程同步電路，且通常為時脈RCLK所計數。硬碟控制器模組37在正常操作期間讀取資料時讀取為RCLK計數之先進先出記憶體74的輸出。但是，在迴路折返測試期間，先進先出記憶體74為一迴路折返時脈所計數。硬碟控制器模組37在迴路折返測試期間讀回資料時讀取為迴路折返時脈計數之先進先出記憶體74的輸出。

RCLK產生器模組24－1產生硬碟控制器模組37在寫入資料路徑52－1上寫入資料及在讀取資料路徑52－2上讀取資料所需之時脈RCLK，的RCLK。迴路折返時脈產生器模組64－1產生在迴路折返測試期間被用以計數先進先出記憶體74、並具有恒定週期的迴路折返時脈。

當執行迴路折返測試時，迴路折返控制模組61啟動迴路折返電路71。迴路折返電路71構成一迴路折返結構70，並將寫入匯流排52－1折返至讀取匯流排52－2。更具體而言，迴路折返電路71將輸出驅動器模組65的輸出折返至輸入驅動器模組63的輸入。或者，迴路折返結構70可以由一外部迴路折返結構或一測試模組(未示出)構成。

迴路折返控制模組76啟動迴路折返時脈產生器模組64－1，迴路折返時脈產生器模組64－1則產生用以計數先進先出記憶體74之具恒定週期的迴路折返時脈。先進先出記憶體74將資料從一個可能具有不規則週期的時脈域(例如RCLK)轉移至另一個具有恒定週期的時脈域上。

在系統60和60－1的某些實現方式中，讀取通道元件和硬碟控制器模組可以被製造在分離的晶粒(die)上。在系統60和60－1的某些其它實現方式中，讀取通道元件和硬碟控制器模組可被製造在同一晶粒上。

現請參閱第六圖，其中所示為一種利用迴路折返執行自我測試之方法100，並係開始於步驟102。若在步驟104中未進行迴路折返，則方法100返回至步驟102；否則，一通道讀取時脈產生器模組64在步驟106中利用一經回復之通道時脈產生一讀取時脈。寫入時脈產生器模組62在步驟108中透過對一固定讀取通道時基進行分頻來產生一寫入時脈。該方法100在步驟110結束。

現請參閱第七圖，其所示為一種利用迴路折返執行自我測試的方法150，並開始於步驟152。若在步驟154中未進行迴路折返，則方法150返回至步驟152；否則，一讀取通道讀取時脈產生器模組64在步驟156中利用一經回復的通道時脈產生一讀取時脈。一控制模組72在步驟158中關閉讀取通道時脈產生器模組54－1的時脈源切換特徵。一控制模組72在步驟160中禁止讀取通道時脈分頻器模組56－1的零相位迴路折返時脈擴展和重行定相特徵。寫入時脈產生器模組62在步驟162中利用一固定的讀取通道時基或一經回復的通道時脈產生一具有恒定週期的寫入時脈。該方法150在步驟164結束

現請參閱第八圖，其所示為一種利用迴路折返執行自我測試的方法200，並開始於步驟202。若在步驟204中未進行迴路折返，則方法200返回至步驟202；否則，讀取通道讀取時脈產生器模組64在步驟206中利用一經回復之通道時脈產生讀取時脈。寫入時脈產生器模組62在步驟208中產生具有恒定週期的寫入時脈。

迴路折返控制模組76在步驟210中以具有恒定週期的時脈(例如寫入時脈)計數讀取資料路徑52－2中的先進先出記憶體72。先進先出記憶體72在步驟212中將資料自一具有不規則時脈(例如讀取時脈)的時脈域轉移至另一具有恒定週期的時脈域。該方法200在步驟214結束。

現請參閱第九A－九E圖，其示出上述系統60及系統60－1(總稱為系統60)的各種示例性實施方式。現請參閱第九A圖，該系統60可被實施在一高解析度電視(HDTV)420的大容量資料儲存裝置427中。高解析度電視420接收有線或無線格式的高解析度電視輸入信號，並產生用於顯示器426的高解析度電視輸出信號。在一些實施方式中，高解析度電視420的信號處理電路及/或控制電路422與/或其它電路(未示出)可處理資料、執行編碼及/或加密、執行計算、格式化資料及/或執行可能需要的任何其它類型的高解析度電視處理工作。

高解析度電視420可與以非揮發性形式儲存資料的大容量資料儲存裝置427通信，如光及/或磁儲存裝置。硬碟驅動裝置(HDD)可以是包括一或多個直徑小於約1.8”之碟片的迷你硬碟驅動裝置，並可連接到記憶體428，如RAM、ROM、低延遲非揮發性記憶體(如快閃記憶體)、及/或其它合適的電子資料記憶體。此外，高解析度電視420還可支援經由WLAN網路介面429與WLAN的連接。

現請參閱第九B圖，該系統60可被實施在一汽車控制系統430的一大容量儲存裝置446中。在一些實施方式中，一電力控制系統432從一或多個感測器接收輸入，其中該感測器可為溫度感測器、壓力感測器、轉速感測器、氣流感測器、及/或產生一或多輸出控制信號(如引擎工作參數、傳送工作參數及/或其它控制信號)的任何其它合適感測器。

一控制系統440可同樣接收來自輸入感測器442的信號，並/或向一或多個輸出裝置444輸出控制信號。在一些實施方式中，控制系統440可為以下系統中的一部分：防鎖死剎車系統(ABS)、導航系統、遠端資訊處理系統、交通工具遠端資訊處理系統、路線偏離系統、自適應巡航控制系統、及交通工具娛樂系統等，其中交通工具娛樂系統包含立體音響、數位影音光碟及光碟等。此外，本發明還可用於其它系統中。

電力控制系統432可與以非揮發性方式儲存資料的大容量資料儲存裝置446通信，其中大容量資料儲存裝置446可包括光及/或磁儲存裝置，如硬碟驅動裝置及/或數位影音光碟。該系統60可被實施在至少一硬碟驅動裝置中，且該硬碟驅動裝置可以是包括一或多個直徑小於約1.8”之碟片的迷你硬碟驅動裝置。電力控制系統432可連接到記憶體447，如RAM、ROM、低延遲非揮發性記憶體(如快閃記憶體)、及/或其它合適的電子資料記憶體。電力控制系統432還可支援經由WLAN網路介面448與WLAN的連接。控制系統440也可包括大容量資料儲存裝置、記憶體及/或WLAN介面(全未示出)。

現請參閱第九C圖，該系統60可被實施在一包含一行動天線451之行動電話450的大容量資料儲存裝置464中。在一些實施方式中，行動電話450包括麥克風456、揚聲器及/或音頻輸出插孔之類的音頻輸出458、顯示器460、及/或輸入裝置462(如鍵盤、指選裝置、語音輸入及/或其它輸入裝置。行動電話450中的信號處理及/或控制電路452與/或其它電路(未示出)可處理資料、執行編碼及/或加密、執行計算、格式化資料及/或執行其它行動功能。

行動電話450可與以非揮發性方式儲存資料的大容量資料儲存裝置464通信，大容量資料儲存裝置464可為光及/或磁儲存裝置，如硬碟驅動器及/或數位影音光碟，該系統60可被實施於至少一硬碟驅動裝置中，且該硬碟驅動裝置可以是包括一或多個直徑小於約1.8”之碟片的迷你硬碟驅動裝置。行動電話450可以連接到記憶體466，如RAM、ROM、低延遲非揮發性記憶體(例如快閃記憶體)、及/或其它合適的電子資料儲存裝置。行動電話450還可支援經由WLAN網路介面468與WLAN的連接。

現請參閱第九D圖，該系統可被實施在一機上盒480的一大容量資料儲存裝置490中。機上盒480接收來自寬帶源等源的信號，並輸出適合於電視及/或監視器及/或其它視頻與/或音頻輸出裝置等顯示器488的標準及/或高解析度音頻/視頻信號。機上盒480的信號處理及/或控制電路484與/或其他電路(未示出)可處理資料、執行編碼及/或加密、執行計算、格式化資料與/或執行任何其它機上盒功能。

機上盒480可與以非揮發性方式儲存資料的大容量資料儲存裝置490通信，其中大容量資料儲存裝置490可包括光及/或磁儲存裝置，如硬碟驅動器及/或數位影音光碟。該系統60可被實施於至少一硬碟驅動裝置中，且該硬碟驅動裝置可以是包括一或多個直徑小於約1.8”之碟片的迷你硬碟驅動裝置。機上盒480可連接到記憶體494，如RAM、ROM、低延遲非揮發性記憶體(如快閃記憶體)、及/或其它合適的電子資料儲存裝置。此外，機上盒480還可支援經由WLAN網路介面496與WLAN的連接。

現請參閱第九E圖，該系統60可被實施於一媒體播放機500的一大容量資料儲存裝置510中。在一些實施方式中，媒體播放機500包括顯示器507及/或用戶輸入508，如鍵盤、觸摸板等。在一些實施方式中，媒體播放機500可採用圖形用戶介面(GUI)，其中GUI一般採用經由顯示器507及/或用戶輸入508的功能表、下拉功能表、圖示及/或指向－點擊介面。媒體播放機500還包括音頻輸出509，如揚聲器及/或音頻輸出插孔。媒體播放機500的信號處理及/或控制電路504及/或其它電路(未示出)可處理資料、執行編碼及/或加密、執行計算、格式化資料及/或執行任何其它媒體播放機功能。

媒體播放機500可與以非揮發性方式儲存如壓縮音頻及/或視頻內容等資料的大容量資料儲存裝置510通信。在一些實施方式中，壓縮音頻文件包括MP3格式或其它合適的壓縮音頻及/或視頻格式的文件，大容量資料儲存裝置可包括光及/或磁儲存裝置，如硬碟驅動器及/或數位影音光碟。該系統60可被實施於至少一硬碟驅動裝置中，且該硬碟驅動裝置可以是包括一或多個直徑小於約1.8”之碟片的迷你硬碟驅動裝置。媒體播放機500可連接到記憶體514，如RAM、ROM、低延遲非揮發性記憶體(如快閃記憶體)、及/或其它合適的電子資料儲存裝置。此外，媒體播放機500還可支援經由WLAN網路介面516與WLAN的連接。除了上述實施方式外，本發明尚有其它實施方式。

藉由上述，熟習該項技術人士可以各種形式來實現本發明。因此，雖然本發明已利用以上較佳實施例進行說明，但是本發明的真實範圍不應侷限於此，因為在研究了附圖、說明書和申請專利範圍申請專利範圍後，本領域的技術人員可對該等實施例做出其它的修改形式。

本申請案主張2006年5月26日提交之美國臨時申請60/808,799及2006年1月17日提交之美國臨時申請60/759,431的優先權，該二申請案的全部內容並被併入本案中，以供參閱。

10．．．硬碟驅動裝置

12．．．硬碟驅動系統

13．．．硬式驅動組件

14．．．記錄表面

15．．．磁層

16．．．主軸馬達

18．．．讀取/寫入促動臂

20．．．讀取/寫入元件

22．．．前置放大電路

24．．．讀取通道元件

24－1．．．RCLK產生器模組

25．．．讀取通道元件

25－1．．．讀取通道元件

32．．．緩衝器

34．．．處理器

36．．．硬碟控制器模組

37．．．硬碟控制器模組

38．．．輸入/輸出介面

40．．．主軸/音圈馬達驅動器

44．．．輸入/輸出介面

46．．．主機設備

50．．．介面

52．．．資料匯流排

52－1．．．寫入資料路徑(寫入匯流排)

52－2．．．讀取資料路徑(讀取匯流排)

54．．．讀取通道時脈產生器模組

54－1．．．讀取通道時脈產生器模組

56．．．讀取通道時脈分頻器模組

56－1．．．讀取通道時脈分頻器模組

60．．．系統

60－1．．．系統

61．．．迴路折返控制模組

62．．．寫入時脈產生器模組

63．．．輸入驅動器模組

64．．．讀取時脈產生器模組

64－1．．．迴路折返時脈產生器模組

65．．．輸出驅動器模組

66．．．寫入模組

67．．．分頻器模組

68．．．讀取模組

70．．．迴路折返結構

71．．．迴路折返電路

72．．．時脈控制模組

74．．．先進先出記憶體

76．．．迴路折返控制模組

100．．．方法

102、104、106、108、110．．．步驟

150．．．方法

152、154、156、158、160、162、164．．．步驟

200．．．方法

202、204、206、208、210、212、214．．．步驟

420．．．高解析度電視

422．．．信號處理電路及/或控制電路

426．．．顯示器

427．．．大容量資料儲存裝置

428．．．記憶體

429．．．WLAN網路介面

430．．．汽車控制系統

432．．．電力控制系統

440．．．控制系統

442．．．輸入感測器

444．．．輸出裝置

446．．．大容量資料儲存裝置

447．．．記憶體

448．．．WLAN網路介面

450．．．行動電話

451．．．行動天線

452、484．．．信號處理及/或控制電路

456．．．麥克風

458．．．音頻輸出

460．．．顯示器

462．．．輸入裝置

464．．．大容量資料儲存裝置

466．．．記憶體

468．．．WLAN網路介面

480．．．機上盒

488．．．顯示器

490．．．大容量資料儲存裝置

494．．．記憶體

496．．．WLAN網路介面

500．．．媒體播放機

504．．．信號處理及/或控制電路

507．．．顯示器

508．．．用戶輸入

509．．．音頻輸出

510．．．大容量資料儲存裝置

514．．．記憶體

516．．．WLAN網路介面

藉由以下詳細描述和附圖，本發明將可被得到全面性的理解。其中：第一圖是一習用硬碟驅動裝置範例的功能方塊圖；第二A圖是一硬碟驅動裝置中一讀取通道元件和一硬碟控制器模組之間之一示例性介面的功能方塊圖；第二B圖是在一讀取通道元件中一用以產生一讀取－寫入時脈之示例性時脈產生器的功能方塊圖；第三圖是本發明之在一硬碟驅動裝置中執行一迴路折返測試用系統範例的功能方塊圖；第四A圖是本發明之一示例性寫入時脈產生器的功能方塊圖；第四B圖是本發明之一示例性寫入時脈產生器的功能方塊圖；第五圖是本發明之一在一硬碟驅動裝置中執行折返測試之示例性系統的功能方塊圖；第六圖是本發明之一在一硬碟驅動裝置中執行折返測試之示例性方法的流程圖；第七圖是本發明之一在一硬碟驅動裝置中執行折返測試之示例性方法的流程圖；第八圖是本發明之一在一硬碟驅動器中執行折返測試之示例性方法的流程圖；第九A圖是一高解析度電視的功能方塊圖；第九B圖是一車輛控制系統的功能方塊圖；第九C圖是一行動電話的功能方塊圖；第九D圖是一機上盒的功能方塊圖；以及第九E圖是一媒體播放器的功能方塊圖。

25．．．讀取通道元件

37．．．硬碟控制器模組

52－1．．．寫入資料路徑

52－2．．．讀取資料路徑

60．．．系統

61．．．迴路折返控制模組

62．．．寫入時脈產生器模組

63．．．輸入驅動器模組

64．．．讀取時脈產生器模組

65．．．輸出驅動器模組

66．．．寫入模組

68．．．讀取模組

70．．．迴路折返結構

71．．．迴路折返電路

Claims (9)

1. 一種能夠測試讀取通道的系統，包括：一硬碟控制器模組，用以控制一硬碟；以及一讀取通道元件，經由一讀取匯流排和一寫入匯流排與該硬碟控制器模組通信，並包括有一迴路折返電路，以選擇性將該寫入匯流排折返至該讀取匯流排，並為該硬碟控制器模組產生一在該寫入匯流排上寫入資料所需之的寫入時脈，並為該硬碟控制器模組產生一在該讀取匯流排上讀取資料所需之讀取時脈，其中該寫入時脈獨立於該讀取時脈。
2. 如申請專利範圍第1項所述之系統，其中該讀取通道元件包括一控制模組，用以啟動該迴路折返電路。
3. 如申請專利範圍第1項所述之系統，其中該讀取通道元件根據一固定之讀取通道時基來產生該寫入時脈。
4. 如申請專利範圍第1項所述之系統，其中該讀取通道元件根據一經回復之通道時脈來產生一讀取時脈。
5. 如申請專利範圍第1項所述之系統，其中該讀取通道元件包括一寫入時脈產生器模組，用以透過對一固定之讀取通道時基和一經回復之通道時脈之一者加以除頻的方式產生該寫入時脈。
6. 如申請專利範圍第5項所述之系統，其中該讀取通道元件包括一時脈控制模組，用以禁止該寫入時脈產生器模組的擴展和重行定相特性。
7. 如申請專利範圍第5項所述之系統，其中該讀取通道元 件包括一時脈控制模組，用以在該寫入時脈產生器模組選擇該固定之讀取通道時基和該經回復之通道時脈之一者產生該寫入時脈之後，禁止該固定之讀取通道時基和該經回復之通道時脈之間的切換。
8. 如申請專利範圍第1項所述之系統，其中該硬碟控制器模組被製造在一第一晶粒上，且該讀取通道元件被製造在一第二晶粒上。
9. 如申請專利範圍第1項所述之系統，其中該硬碟控制器模組和該讀取通道元件被製造在一同一晶粒上。