JP2007226942A - ループバックを用いたストレージシステムエレクトロニクスのテスティング - Google Patents

ループバックを用いたストレージシステムエレクトロニクスのテスティング Download PDF

Info

Publication number
JP2007226942A
JP2007226942A JP2007008412A JP2007008412A JP2007226942A JP 2007226942 A JP2007226942 A JP 2007226942A JP 2007008412 A JP2007008412 A JP 2007008412A JP 2007008412 A JP2007008412 A JP 2007008412A JP 2007226942 A JP2007226942 A JP 2007226942A
Authority
JP
Japan
Prior art keywords
read
write
clock
bus
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007008412A
Other languages
English (en)
Other versions
JP2007226942A5 (ja
Inventor
Pantas Sutardja
スタージャ パンタス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of JP2007226942A publication Critical patent/JP2007226942A/ja
Publication of JP2007226942A5 publication Critical patent/JP2007226942A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36Monitoring, i.e. supervising the progress of recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers
    • G11B2220/25Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508Magnetic discs
    • G11B2220/2516Hard disks

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】ハードディスクシステムにおける電子デバイス及びサブシステムの内部テスティング(検査)システムを提供する。
【解決手段】システム60は、ハードディスクを制御するハードディスクコントローラ(HDC)モジュール37と、読出しバス及び書込みバスを介してHDCモジュール37と通信する読出しチャネル(RC)デバイス25とを備える。RCデバイス25は、書込みバスを読出しバスに選択的にループバックするループバック回路を有する。RCデバイス25は、HDCモジュール37が書込みバスにデータを書き込むための書込みクロック、及び、HDCモジュール37が読出しバスのデータを読み出すための読出しクロックを生成する。書込みクロックは、読出しクロックから独立している。
【選択図】図3

Description

関連出願の相互参照
[0001]本出願は、2006年5月26日に出願された米国仮出願第60/808799号及び2006年1月17日に出願された米国仮出願第60/759431号の利益を主張するものである。これらの出願の開示の全体が参照することにより本明細書に組み込まれる。
発明の分野
[0002]本発明は、ストレージシステムに関し、特に、ストレージシステムにおける電子デバイス及びサブシステムのテスティング(検査)に関する。
発明の背景
[0003]ここで説明する背景は、開示内容を一般的に説明することを目的とする。出願時に先行技術として認められない記述、及び、この背景の欄で説明する本発明者らの発明は、明示的にも暗示的にも本開示に対する先行技術としては認められない。
[0004]コンピュータ、ラップトップ、サーバ等のホストデバイスは、一般的にハードディスク装置等のストレージデバイスにデータを記憶する。図1に示すように、典型的なハードディスク装置10は、ハードディスクドライブ(HDD)システム12及びハードドライブアセンブリ(HDA)13を備えている。HDA13は、一又は複数の円状の記録面14を有する。記録面14は、磁性層15でコーティングされている。データは1,0のデジタルビットの形式で記録面14に記録されている。
[0005]符号16で示すスピンドルモータは、記録面14を回転させる。一般的に、スピンドルモータ16は読出し/書込みの際に固定速度で記録面14を回転させる。一又は複数の読出し/書込みアクチュエータアーム18は、記録面14からデータを読出し又は記録面14にデータを書込むために、記録面14に対して相対的に移動する。
[0006]読出し/書込み装置20は、読出し/書込みアーム18の先端付近に設けられている。読出し/書込み装置20は、磁場を形成するインダクタ等の書込み素子を有する。読出し/書込み装置20は、記録面14上の磁場を感知する読出し素子(例えば磁気抵抗(MR)素子)を更に備える。
[0007]プリアンプ回路22は、アナログ読出し/書込み信号を増幅する。データを読み出す場合、プリアンプ回路22は、読出し素子からのローレベル信号を増幅し、その増幅された信号を読出しチャネルデバイス24に出力する。データを書き込む場合、読出し/書込み装置20を流れる書込み電流が生成される。この書込み電流は、正又は負の極性を持った磁場を生成するようにスイッチされる。正又は負の極性は、記録面14に記憶され、データを示すものとして使用される。
[0008]HDD12は、一般的に、ハードディスク装置の制御に関連するデータを記憶するバッファ32を有する。更に、バッファ32は、読み出されたり書き込まれたりするデータをバッファする。このようにバッファされたデータは、読出し及び書込みの効率を向上させるためにデータブロックとして伝送される。バッファ32は、例えばDRAM、SDRAM、又は他のタイプの低レイテンシーメモリにより構成することができる。HDD12は、HDD10の動作に関連するプロセスを実行するプロセッサ34を更に備えている。
[0009]HDD12は、入力/出力(I/O)インターフェース38を介してホスト装置と通信するハードディスクコントローラ(HDC)36を更に備えている。I/Oインターフェース38は、Integrated DriveElectronics(IDE)、Advanced Technology Attachment(ATA)、又はシリアルATA(SATA)インターフェース等のシリアル又はパラレルインターフェースとすることができる。I/Oインターフェース38は、ホストデバイス46と関連するI/Oインターフェース44と通信する。
[0010]HDC36は、スピンドル/ボイスコイルモータ(VCM)ドライバ40及び/又は読出しチャネルデバイス24と通信する。スピンドル/VCMドライバ40は、記録面14を回転させるスピンドルモータ16を制御する。スピンドル/VCMドライバ40は、ボイスコイルアクチュエータ、ステッピングモータ、又は他の適切なアクチュエータを用いて読出し/書込みアーム18を位置決めする制御信号を更に生成する。
[0011]ディスク装置における幾つかの装置は、複合的な機能を実行する。例えば、読出しチャネルデバイス24は、アドバンスドデジタルフィルタリング及びデータ検出技術に加えて、効率的なデータエンコーディングスキームを実行するようにしてもよい。これにより読出しチャネルデバイス24は、ディスク装置の面密度及びデータ転送レートを向上させることができる。このように、読出しチャネルデバイス24等の検査(テスティング)装置は、データの信頼性を確実にし得る。
[0012]一般的に、外部検査装置は、読出しチャネルデバイス24のようなエレクトロニクス装置を検査するために使用される。しかしながら、ディスク装置の分野ではサイズの小型化及び高速化が着実に進んでいる。これは、MP3プレイヤー、ゲーム機、デジタルカメラ等の小型の電子デバイスでディスク装置の使用が流行しているためである。これらのデバイスは、一般的に、高ストレージ容量及び高データ転送レートの小型ディスク装置を使用する。結果として、ディスク装置の物理的な寸法は着実に縮小している。このため、外部検査装置の使用がますます実用的ではなくなってきている。その結果、従来の検査装置は、小型で高速のディスク装置において、読出しチャネルデバイスやハードディスクコントローラ等の複合的なデバイス及びサブシステムを検査し得なくなりつつある。
発明の概要
[0013]システムは、ハードディスクを制御するハードディスクコントローラ(HDC)モジュールと、読出しバス及び書込みバスを介してHDCモジュールと通信する読出しチャネル(RC)デバイスとを備える。RCデバイスは、書込みバスを読出しバスに選択的にループバックするループバック回路を有する。RCデバイスは、HDCモジュールが書込みバスにデータを書き込むための書込みクロック、及び、HDCモジュールが読出しバスのデータを読み出すための読出しクロックを生成する。書込みクロックは、読出しクロックから独立している。
[0014]他の特徴では、RCデバイスは、前記ループバック回路を起動させる制御モジュールを有する。
[0015]他の特徴では、RCデバイスは、固定RCタイムベースに基づいて書込みクロックを生成する。RCデバイスは、回復チャネルクロックに基づいて書込みクロックを生成する。
[0016]他の特徴では、前記RCデバイスは、固定RCタイムベース及び回復チャネルクロックの一方を分割することによって、前記書込みクロックを生成する書込みクロックジェネレータモジュールを備える。前記RCデバイスは、前記書込みクロックジェネレータモジュールのストレッチング及びリフェイズの機能を実行不可能にするクロック制御モジュールを備える。前記RCデバイスは、前記書込みクロックを生成するために前記固定RCタイムベース及び前記回復チャネルクロックの一方を前記書込みクロックジェネレータモジュールが選択した後に、前記固定RCタイムベース及び前記回復チャネルクロックの間のスイッチを実行不可能にするクロック制御モジュールを備える。
[0017]他の特徴では、HDCモジュールは第1のダイ上に組み立てられ、前記RCデバイスは第2のダイ上に組み立てられている。
[0018]他の特徴では、HDCモジュール及び前記RCデバイスは、共通のダイ上に組み立てられている。
[0019]更に他の特徴では、システムは、読出しバス及び書込みバスを用いてハードディスクを制御するハードディスクコントローラ(HDC)モジュールと、読出しバスのデータをバッファするファーストイン・ファーストアウト(FIFO)メモリと、前記読出しバス及び前記書込みバスを介して前記HDCモジュールと通信する読出しチャネル(RC)デバイスと、を備える。RCデバイスは、前記書込みバスを前記読出しバスに選択的にループバックするループバック回路を有する。RCデバイスは、前記書込みバスが前記読出しバスにループバックされたときに前記FIFOメモリをクロックするループバッククロックを生成する。
[0020]他の特徴では、HDCモジュールは、前記書込みバスが前記読出しバスにループバックされたときに、前記ループバッククロックによって生成された前記FIFOメモリの出力を読み出す。
[0021]他の特徴では、HDCモジュールは、前記書込みバスが前記読出しバスにループバックされない場合に、前記読出し−書込みクロックによって生成された前記FIFOメモリの出力を読み出す。
[0022]他の特徴では、RCデバイスは、前記HDCモジュールが前記読出しバスのデータを読み出すと共に前記書込みバスにデータを書き込むための読出し−書込みクロックを生成する読出し−書込みクロックジェネレータを備える。読出し−書込みクロックジェネレータは、固定RCタイムベース及び回復チャネルクロックに基づいて、前記読出し−書込みクロックを生成する。読出し−書込みクロックジェネレータは、前記HDCモジュールが前記書込みバスにデータを書き込むときに前記固定RCタイムベースに基づいて前記読出し−書込みクロックを生成する。前記読出し−書込みクロックジェネレータは、前記HDCモジュールが前記読出しバスからデータを読み出すときに前記回復チャネルクロックに基づいて前記読出し−書込みクロックを生成する。
[0023]他の特徴では、HDCモジュールは第1のダイ上に組み立てられ、前記RCデバイスは第2のダイ上に組み立てられている。
[0024]他の特徴では、HDCモジュール及び前記RCデバイスは、共通のダイ上に組み立てられている。
[0025]更に他の特徴では、方法は、ディスク装置におけるハードディスクコントローラ(HDC)モジュールと読出しチャネル(RC)デバイスとの間で書込みバスを読出しバスに選択的にループバックし、HDCモジュールが書込みバスにデータを書き込むための書込みクロックを生成し、HDCモジュールが読出しバスのデータを読み出すための読出しクロックを生成し、上記書込みクロックは、読出しクロックから独立している。
[0026]他の特徴では、方法は、固定RCタイムベースに基づいて書込みクロックを生成するステップを含む。
[0027]他の特徴では、方法は、回復チャネルクロックに基づいて書込みクロックを生成するステップを含む。
[0028]他の特徴では、方法は、固定RCタイムベース及び回復チャネルクロックの一方を分割することによって、前記書込みクロックを生成するステップを含む。方法は、前記書込みクロックのストレッチング及びリフェイズの機能を実行不可能にするステップを含む。方法は、前記書込みクロックを生成するために前記固定RCタイムベース及び前記回復チャネルクロックの一方を選択した後に、前記固定RCタイムベース及び前記回復チャネルクロックの間のスイッチを実行不可能にするステップを含む。
[0029]更に他の特徴では、方法は、ディスク装置におけるハードディスクコントローラ(HDC)モジュールと読出しチャネル(RC)デバイスとの間で書込みバスを読出しバスに選択的にループバックし、ファーストイン・ファーストアウト(FIFO)メモリを用いて読出しバスのデータをバッファし、前記書込みバスが前記読出しバスにループバックされたときに前記FIFOメモリをクロックするループバッククロックを生成する。
[0030]他の特徴では、方法は、前記書込みバスが前記読出しバスにループバックされたときに、前記ループバッククロックによって生成された前記FIFOメモリの出力を読み出すステップを含む。
[0031]他の特徴では、方法は、前記書込みバスが前記読出しバスにループバックされない場合に、前記読出し−書込みクロックによって生成された前記FIFOメモリの出力を読み出すステップを含む。
[0032]他の特徴では、方法は、前記HDCモジュールが前記読出しバスのデータを読み出すと共に前記書込みバスにデータを書き込むための読出し−書込みクロックを生成する。方法は、固定RCタイムベース及び回復チャネルクロックに基づいて、前記読出し−書込みクロックを生成する。方法は、前記HDCモジュールが前記書込みバスにデータを書き込むときに前記固定RCタイムベースに基づいて前記読出し−書込みクロックを生成する。方法は、前記HDCモジュールが前記読出しバスからデータを読み出すときに前記回復チャネルクロックに基づいて前記読出し−書込みクロックを生成する。
[0033]更に他の特徴では、システムは、ハードディスクを制御するハードディスクコントローラ(HDC)手段と、読出しバス及び書込みバスを介して前記HDC手段と通信すると共に、前記書込みバスを前記読出しバスに選択的にループバックし、前記HDC手段が前記書込みバスにデータを書き込むための書込みクロックを生成し、前記HDC手段が前記読出しバスの前記データを読み出すための読出しクロックを生成する読出しチャネル(RC)手段と、を備える。上記書込みクロックは、読出しクロックから独立している。
[0034]他の特徴では、RC手段は、前記ループバック回路を起動させる制御モジュールを有する。
[0035]他の特徴では、RC手段は、固定RCタイムベースに基づいて書込みクロックを生成する。
[0036]他の特徴では、RC手段は、回復チャネルクロックに基づいて書込みクロックを生成する。
[0037]他の特徴では、前記RC手段は、固定RCタイムベース及び回復チャネルクロックの一方を分割することによって、前記書込みクロックを生成する書込みクロックジェネレータ手段を備える。前記RC手段は、前記書込みクロックジェネレータ手段のストレッチング及びリフェイズの機能を実行不可能にするクロック制御手段を備える。前記RC手段は、前記書込みクロックを生成するために前記固定RCタイムベース及び前記回復チャネルクロックの一方を前記書込みクロックジェネレータ手段が選択した後に、前記固定RCタイムベース及び前記回復チャネルクロックの間のスイッチを実行不可能にするクロック制御手段を備える。
[0038]他の特徴では、HDC手段は第1のダイ上に組み立てられ、前記RC手段は第2のダイ上に組み立てられている。
[0039]他の特徴では、HDC手段及び前記RC手段は、共通のダイ上に組み立てられている。
[0040]更に他の特徴では、システムは、読出しバス及び書込みバスを用いてハードディスクを制御するハードディスクコントローラ(HDC)手段と、読出しバスのデータをバッファするファーストイン・ファーストアウト(FIFO)メモリ手段と、前記読出しバス及び前記書込みバスを介して前記HDC手段と通信すると共に、前記書込みバスを前記読出しバスに選択的にループバックし、前記書込みバスが前記読出しバスにループバックされたときに前記FIFOメモリ手段をクロックするループバッククロックを生成する読出しチャネル(RC)手段と、を備える。
[0041]他の特徴では、HDC手段は、前記書込みバスが前記読出しバスにループバックされたときに、前記ループバッククロックによって生成された前記FIFOメモリ手段の出力を読み出す。
[0042]他の特徴では、HDC手段は、前記書込みバスが前記読出しバスにループバックされない場合に、前記読出し−書込みクロックによって生成された前記FIFOメモリ手段の出力を読み出す。
[0043]他の特徴では、RC手段は、前記HDC手段が前記読出しバスのデータを読み出すと共に前記書込みバスにデータを書き込むための読出し−書込みクロックを生成する読出し−書込みクロックジェネレータ手段を備える。読出し−書込みクロックジェネレータ手段は、固定RCタイムベース及び回復チャネルクロックに基づいて、前記読出し−書込みクロックを生成する。読出し−書込みクロックジェネレータ手段は、前記HDC手段が前記書込みバスにデータを書き込むときに前記固定RCタイムベースに基づいて前記読出し−書込みクロックを生成する。前記読出し−書込みクロックジェネレータ手段は、前記HDC手段が前記読出しバスからデータを読み出すときに前記回復チャネルクロックに基づいて前記読出し−書込みクロックを生成する。
[0044]他の特徴では、HDC手段は第1のダイ上に組み立てられ、前記RC手段は第2のダイ上に組み立てられている。
[0045]他の特徴では、HDC手段及び前記RC手段は、共通のダイ上に組み立てられている。
[0046]更に他の特徴では、プロセッサによって実行されるコンピュータプログラムは、ディスク装置におけるハードディスクコントローラ(HDC)モジュールと読出しチャネル(RC)デバイスとの間で書込みバスを読出しバスに選択的にループバックし、HDCモジュールが書込みバスにデータを書き込むための書込みクロックを生成し、HDCモジュールが読出しバスのデータを読み出すための読出しクロックを生成し、上記書込みクロックは、読出しクロックから独立している。
[0047]他の特徴では、コンピュータプログラムは、固定RCタイムベースに基づいて書込みクロックを生成するステップを含む。
[0048]他の特徴では、コンピュータプログラムは、回復チャネルクロックに基づいて書込みクロックを生成するステップを含む。
[0049]他の特徴では、コンピュータプログラムは、固定RCタイムベース及び回復チャネルクロックの一方を分割することによって、前記書込みクロックを生成するステップを含む。コンピュータプログラムは、前記書込みクロックのストレッチング及びリフェイズの機能を実行不可能にするステップを含む。コンピュータプログラムは、前記書込みクロックを生成するために前記固定RCタイムベース及び前記回復チャネルクロックの一方を選択した後に、前記固定RCタイムベース及び前記回復チャネルクロックの間のスイッチを実行不可能にするステップを含む。
[0050]更に他の特徴では、コンピュータプログラムは、ディスク装置におけるハードディスクコントローラ(HDC)モジュールと読出しチャネル(RC)デバイスとの間で書込みバスを読出しバスに選択的にループバックし、ファーストイン・ファーストアウト(FIFO)メモリを用いて読出しバスのデータをバッファし、前記書込みバスが前記読出しバスにループバックされたときに前記FIFOメモリをクロックするループバッククロックを生成する。
[0051]他の特徴では、コンピュータプログラムは、前記書込みバスが前記読出しバスにループバックされたときに、前記ループバッククロックによって生成された前記FIFOメモリの出力を読み出すステップを含む。
[0052]他の特徴では、コンピュータプログラムは、前記書込みバスが前記読出しバスにループバックされない場合に、前記読出し−書込みクロックによって生成された前記FIFOメモリの出力を読み出すステップを含む。
[0053]他の特徴では、コンピュータプログラムは、前記HDCモジュールが前記読出しバスのデータを読み出すと共に前記書込みバスにデータを書き込むための読出し−書込みクロックを生成する。コンピュータプログラムは、固定RCタイムベース及び回復チャネルクロックに基づいて、前記読出し−書込みクロックを生成する。コンピュータプログラムは、前記HDCモジュールが前記書込みバスにデータを書き込むときに前記固定RCタイムベースに基づいて前記読出し−書込みクロックを生成する。コンピュータプログラムは、前記HDCモジュールが前記読出しバスからデータを読み出すときに前記回復チャネルクロックに基づいて前記読出し−書込みクロックを生成する。
[0054]更に他の特徴として、上述のシステム及び方法は、一つ又は複数のプロセッサで実行されるコンピュータプログラムによって実現される。コンピュータプログラムは、メモリ、不揮発性データストレージ、及び/又は、他の適切な有形の記憶媒体等(これらには限定されない)のコンピュータ読取可能な媒体に記憶しておくことができる。
[0055]本発明を適用可能な更なる領域は、以下の詳細な説明において明らかにされる。詳細な説明及び具体例は、本発明の好ましい実施形態を開示するものに単に例示を目的とするものに過ぎず、本発明の範囲を制限するものではない。
[0056]本発明は、詳細な説明と添付の図面から更に理解することができる。
好ましい実施形態の詳細な説明
[0068]以下の説明は、例示的な性質のものに過ぎず、本発明、その適用、又は使用を制限するものではない。分かり易さを図るために、図面中、類似の要素を特定するために同じ番号を付す。本明細書で使用するモジュール、回路、及び/又は装置という用語は、ASIC(Application Specific Integrated Circuit、特定用途向け集積回路)、電子回路、1つ又は複数のソフトウェア又はファームウェアのプログラムを実行するプロセッサ(共用、専用又はグループの)及びメモリ、組合せ論理回路(combinational logic circuit)、及び/又は、説明する機能を提供する他の適した構成要素を指す。本明細書で使用する、A、B、及びCのうちの少なくとも1つという表現は、非排他的な論理和(non−exclusive logical or)を用いた論理計算(logical)の(AorBorC)を意味すると解釈されたい。方法における各ステップは、本発明の本質を変更しない範囲で異なる順序で実行してもよい。
[0069]ループバックを用いた自己検査(セルフテスト)は、外部検査装置を使用せずにシステム動作を検証することができる。ループバック検査において、ループバック回路は一般的に、装置の出力ドライバからの出力をその装置の入力ドライバの入力にループバックする。書き込まれたデータが読み戻されたデータとマッチすると、その装置及び関連するデータパスは正常に動作していると判断される。マッチしない場合には、異常が検出される。
[0070]ループバックは、自己検査を実行するためにディスク装置に導入される。ループバックは、ディスク装置のエレクトロニクス装置及びサブシステムを検査するために、従来の検査装置の代わりに使用することができる。ループバックは、ディスク装置がコンパクトサイズ、高ストレージ容量、及び高スループットすなわち高データ転送レートであるときに、外部検査装置よりも好適に使用され得る。
[0071]図2A及び図2Bに示すように、ディスク装置の読出しチャネル(RC)デバイス24とハードディスクコントローラ(HDC)モジュール36の間のインターフェース50は、データバス52、読出し/書込みクロック(RCLK)、及びリターン読出し/書込みクロック(WRCLK)を含む。データバス52は、読出しデータパス及び書込みデータパスを有する。HDCモジュール36は、データバス52を介してRCデバイス24と通信する。詳しくは、HDCモジュール36は、RCデバイス24によって生成されたRCLKを用いてデータバス52を介してデータの読出し及び書込みを行う。
[0072]図2Bに示すように、RCデバイス24は、RCクロックジェネレータモジュール54及びRCクロックデバイダモジュール56を備える。RCデバイス24は、通常動作において次のようにRCLKを生成する。HDCモジュール36がデータを書き込む場合、クロックジェネレータモジュール54は、固定されたRCタイムベース(Fixed RC Timebase:以下、「固定RCタイムベース」と称す)に基づいてクロック信号を生成する。この理由は、書込みデータパスが一般的に、一定のビットレートでデータを書き込む場合に、周期が一定のクロックを用いることにある。一方、HDCモジュール36がデータを読み出す場合、クロックジェネレータモジュール54は、回復されたチャネルクロック(Recovered Channel Clock:以下、「回復チャネルクロック」と称す)に基づいてクロック信号を生成する。デバイダモジュール56は、RCクロックジェネレータモジュール54によって生成されたクロック信号を分割して、RCLKを生成する。
[0073]書き込み中の固定RCタイムベースと読み出し中の回復チャネルクロックの間のスイッチは、RCLKの周期を変更し得る。更に、データを読み出す場合、RCLKの周期は、ゼロ・フェイズ・リスタート(zero−phase−restart:ZPS)及び/又はRCLKのリフェイジング(rephasing)によって変更し得る。ZPSは初期のチャネル同期化中に生じる。RCLKのリフェイジングは、sync−markが検出されたときに生じる。
[0074]通常の読出し/書込み動作は同時に実行されないため、RCLKの周期の不規則性は、通常の読出し/書込み動作においては問題ではない。しかしながら、ループバック検査中は、読出し及び書込みの動作は同時に実行される。つまり、読出し及び書込みのデータパスは、ループバック検査中に同時にクロックされる。ループバック検査中にRCLKがデータを書き込むために使用された場合は、読み戻されたデータは、欠陥というよりむしろRCLKの不規則性が原因で、書き込まれたデータと異なることがある。このため、RCLKはループバック検査中にデータを書き込むために使用することはできない。特に、読出しデータパスのためのクロックがたとえ不規則性を持っているとしても、書込みデータパスのためのクロックは不規則性を持ってはならない。
[0075]本開示は、書込みデータパスのための一定の周期を持った書込みクロックを生成することによりループバック検査を可能とする様々なスキームを明らかにする。詳しくは、RCデバイスは、読出しデータパスのための読出しクロックを生成するのに加えて、書込みデータパスのための一定の周期を持った書込みクロックを生成する。書込みクロックは、読出し動作中に、読出しデータパスの読出しクロックのZPS及び/又は同期化の最中に、ストレッチ及び/又はリフェイズを行わない。このように、HDCモジュールは、読出しクロックがタイミング同期を実行するときにおいても、書込みクロックを用いて一定のレートでデータを書き込む。
[0076]図3に示すように、ディスク装置においてループバック検査を実行するためのシステム60は、RCデバイス25とHDCモジュール37を備える。HDCモジュール37は、書込みデータパス(書込みバス)52−1にデータを書き込むと共に、読出しデータパス(読出しバス)52−2からデータを読み出す。書込みデータパス52−1は、RCデバイス25で生成された書込みクロックによってクロックされる。読出しデータパス52−2は、RCデバイスで生成された読出しクロックによってクロックされる。書込みクロックは、読出しクロックがストレッチ及び/またはリフェイズする場合でも一定の周期となっている。
[0077]RCデバイス25は、ループバック制御モジュール61、入力ドライバモジュール63、出力ドライバモジュール65、ループバック回路71、書込みクロックジェネレータモジュール62、及び読出しクロックジェネレータモジュール64を備えている。ループバック検査を実行する場合、ループバック制御モジュール61は、ループバック回路71を起動する。ループバック回路71は、ループバック70を実行し、書込みバス52−1を読出しバス52−2にループバックする。詳しくは、ループバック回路71は、出力ドライバモジュール65の出力を入力ドライバモジュール63の入力にループバックする。代替的に、ループバック70は外部のループバック又は検査モジュール(図示せず)によって実行されてもよい。
[0078]書込みクロックジェネレータモジュール62は、固定RCタイムベースを用いて書込みクロックを生成する。読出しクロックジェネレータモジュール64は、回復チャネルクロックを用いて読み出しクロックを生成する。HDCモジュール37は、書込みクロックを用いて書込みバス52−1にデータを書き込む書込みモジュール66を有する。HDCモジュール37は、読出しクロックを用いて読出しバス52−2からデータを読み出す読出しモジュール68を有する。
[0079]図4A及び図4Bに示すように、書込みクロックジェネレータモジュール62は、様々の方法で一定の周期を持った書込みクロックを生成することができる。ある方法では、図4Aに示すように、書込みクロックジェネレータモジュール62は、固定RCタイムベースを分割して書込みクロックを生成するデバイダモジュール67を有する。他の方法では、図4Bに示すように、書込みジェネレータモジュール62は、RCクロックジェネレータモジュール54−1、RCクロックデバイダモジュール56−1、及びクロック制御モジュール72を有する。
[0080]RCクロックジェネレータモジュール54−1は、書込みクロックを生成するためのソースとして、固定RCタイムベース及び回復チャネルクロックを受信する。クロック制御モジュール72は、RCクロックジェネレータモジュール54−1のソーススイッチ機能を実行不可能にできる。このため、RCクロックジェネレータモジュール54−1は、書込みクロックを生成するためのソースとして固定RCタイムベース又は回復チャネルクロックを使用することができる。しかしながら、一旦ソースが選択されると、RCクロックジェネレータモジュール54−1はソースをスイッチすることができない。更に、クロック制御モジュール72は、RCクロックデバイダモジュール56−1のZPSクロックのストレッチング及びリフェイジング機能を実行不可能にすることができる。このため、書込みクロックジェネレータモジュール62によって生成された書込みクロックは、周期が一定となる。
[0081]代替的に、一定の周期のクロックを用いたループバック検査中に、データが読み戻されるようにしてもよい。詳しくは、ファーストイン・ファーストアウト(FIFO)メモリ等のデータフロー同期回路が読出しデータパスに使用される。FIFOメモリは、ループバック検査中に一定の周期を持ったクロックによってクロックされる。このように、FIFOメモリは、不規則の周期を持ったRCLK等のあるクロックドメインから、一定の周期を持った他のクロックドメインにデータを転送することができる。
[0082]図5に示すように、ディスク装置においてループバック検査を実行するシステム60−1は、RCデバイス25−1、HDCモジュール37、及びファーストイン・ファーストアウト(FIFO)メモリ74を備えている。HDCモジュール37は、書込みデータパス(書込みバス)52−1にデータを書き込むと共に、読出しデータパス(読出しバス)52−2からデータを読み出す。RCデバイス25−1は、RCLKジェネレータモジュール24−1、ループバック制御モジュール61、ループバッククロックジェネレータモジュール64−1、入力ドライバモジュール63、出力ドライバモジュール65、及びループバック回路71を備える。
[0083]FIFOメモリ74は、読出しデータパス52−2において使用されるデータフロー同期回路である。FIFOメモリ74は、通常RCLKによってクロックされる。HDCモジュール37は、通常動作中にデータを読み出す場合に、RCLKによってクロックされるFIFOメモリ74の出力を読み出す。しかしながら、ループバック検査中は、FIFOメモリ74は、ループバッククロックでクロックされる。HDCモジュール37は、ループバック検査中にデータを読み戻す際に、ループバッククロックでクロックされたFIFOメモリ74の出力を読み出す。
[0084]RCLKジェネレータモジュール24−1は、HDCモジュール37が書込みデータパス52−1にデータを書き込むため、及び、読出しデータパス52−2からデータを読み出すために使用するRCLKを生成する。ループバッククロックジェネレータモジュール64−1は、ループバック検査中にFIFOメモリ74をクロックするために使用される一定の周期を持ったループバッククロックを生成する。
[0085]ループバック検査を実行する際、ループバック制御モジュール61は、ループバック回路71を起動させる。ループバック回路71は、ループバック70を実行し、書込みバス52−1を読出しバス52−2にループバックする。詳しくは、ループバック回路71は、出力ドライバモジュール65の出力を入力ドライバモジュール63の入力にループバックする。代替的に、ループバック70は外部のループバック又は検査モジュール(図示せず)によって実行されてもよい。
[0086]ループバック制御モジュール761は、ループバッククロックジェネレータモジュール64−1を起動させる。ループバッククロックジェネレータモジュール64−1は、FIFOメモリ74をクロックする一定の周期を持ったループバッククロックを生成する。FIFOメモリ74は、不規則の周期を持ったRCLK等のあるクロックドメインから、一定の周期性を持った他のクロックドメインにデータを転送することができる。
[0087]システム60,60−1のある実施態様においては、RCデバイス及びHDCモジュールを異なるダイ上に組み立ててもよい。ステム60,60−1の他の実施態様においては、RCデバイス及びHDCモジュールは共通のダイ上に組み立てられてもよい。
[0088]図6に示すように、ループバックを用いた自己検査を実行するための方法100は、ステップ102から開始される。ステップ104でループバックが実行可能になっていない場合、方法100はステップ102に戻る。さもなければ、RC読出しクロックジェネレータ64は、ステップ106において、回復チャネルクロックを用いて読出しクロックを生成する。書込みクロックジェネレータモジュール62は、ステップ108において、固定RCタイムベースを分割することによって書込みクロックを生成する。方法100はステップ110で終了する。
[0089]図7に示すように、ループバックを用いた自己検査を実行するための方法150は、ステップ152から開始される。ステップ154でループバックが実行可能になっていない場合、方法150はステップ152に戻る。さもなければ、RC読出しクロックジェネレータ64は、ステップ156において、回復チャネルクロックを用いて読出しクロックを生成する。制御モジュール72は、ステップ158において、RCクロックジェネレータモジュール54−1のクロックソーススイッチ機能を実行不可能にする。制御モジュール72は、ステップ160において、RCクロックデバイダモジュール56−1のZPSクロックのストレッチング及びリフェイジング機能を実行不可能にする。書込みクロックジェネレータモジュール62は、ステップ162において、固定RCタイムベース又は回復チャネルクロックを用いて、一定の周期を持った書込みクロックを生成する。方法150はステップ164で終了する。
[0090]図8に示すように、ループバックを用いた自己検査を実行するための方法200は、ステップ202から開始される。ステップ204でループバックが実行可能になっていない場合、方法200はステップ202に戻る。さもなければ、RC読出しクロックジェネレータ64は、ステップ206において、回復チャネルクロックを用いて読出しクロックを生成する。書込みクロックジェネレータモジュール62は、ステップ208において、一定の周期を持った書込みクロックを生成する。
[0091]ループバック制御モジュール76は、ステップ210において、読出しデータパス52−2においてFIFOメモリ72をクロックするための書込みクロックのように周期が一定のクロックを使用する。FIFOメモリ72は、読出しクロック等の周期が不規則のクロックドメインから、一定の周期を持ったタイムドメインにデータを転送する。方法200はステップ214で終了する。
[0092]図9A〜図9Eに、システム60及びシステム60−1(集合的にシステム60)の様々な典型的な実装例を示す。図9Aに示すように、システム60は、高精細度テレビジョン(HDTV、high definition television)420のマスデータストレージ427に実装することができる。HDTV420は、HDTV入力信号を有線又は無線のフォーマットで受信し、ディスプレイ426に対するHDTV出力信号を生成する。ある実装形態においては、HDTV420の信号処理回路及び/又は制御回路422並びに/或いは他の回路(図示せず)は、データを処理し、符号化及び/又は暗号化を行い、計算を実行し、データをフォーマットし、並びに/或いは、必要とされる他のいかなるタイプのHDTV処理も行うことができる。
[0093]HDTV420は、光及び/又は磁気の記憶装置のようなデバイスにおいて不揮発的にデータを記憶するマスデータストレージ427と通信することができる。HDDは、直径が約1.8インチ(4.57cm)よりも小さい1つ又は複数のプラッタを含むミニHDDであってもよい。HDTV420は、RAM、ROM、フラッシュメモリ等の低レイテンシ不揮発性メモリ、及び/又は、他の適する電子的データストレージ等のメモリ428に接続することができる。また、HDTV420は、WLANとの接続を、WLANネットワークインターフェース429を介してサポートしてもよい。
[0094]図9Bに示すように、システム60は、車両制御システム430のマスデータストレージ446に実装されてもよい。ある実装形態では、パワートレイン制御システム432は、温度センサ、圧力センサ、回転センサ、気流センサ、及び/又は他の適切なセンサなどの一又は複数のセンサからの入力を受信し、並びに/或いは、エンジン動作パラメータ、転送オペレーティングパラメータ、及び/又は、他の制御信号等の一又は複数の制御信号を生成する。
[0095]制御システム440は同様に、入力センサ442から信号を受信し、及び/又は、一又は複数の出力デバイス444に制御信号を出力する。ある実施態様においては、制御システム440は、アンチロックブレーキシステム(ABS)、ナビゲーションシステム、テレマティックスシステム、車両テレマティックスシステム、レーンデパーチャシステム、アダプティブクルーズコントロールシステム、車両エンターテイメントシステム(例えばステレオ、DVD、コンパクトディスク等)等に用いられる。更に他の実装態様を実現することができる。
[0096]パワートレイン制御システム432は、データを不揮発的に記憶するマスデータストレージ446と通信できる。マスデータストレージ446は、ハードディスク装置HDD及び/又はDVD等の光学的及び/又は磁気的なストレージデバイスを備えることができる。HDDは、直径が約1.8インチ(4.57cm)よりも小さい1つ又は複数のプラッタを含むミニHDDであってもよい。パワートレイン制御システム432は、RAM、ROM、フラッシュメモリ等の低レイテンシ不揮発性メモリ、及び/又は、他の適する電子的データストレージ等のメモリ447に接続することができる。また、パワートレイン制御システム432は、WLANネットワークインターフェース429を介してWLANとの接続をサポートしてもよい。制御システム440は、マスデータストレージ、メモリ、及び/又はWLANインターフェース(図示せず)を含んでもよい。
[0097]図9Cに示すように、システム60は、セルラアンテナ451を含み得るセルラ電話450のマスデータストレージ490に実装することができる。ある実施形態では、セルラ電話450は、マイクロフォン456、スピーカ及び/又はオーディオ出力ジャック等のオーディオ出力458、ディスプレイ460、並びに/或いは、キーパッド、ポインティングデバイス、音声作動(voice actuation)及び/又は他の入力装置等の入力装置462を含む。信号処理及び/又は制御の回路452、並びに/或いは、セルラ電話450内の他の回路(図示せず)は、データを処理し、符号化及び/又は暗号化を行い、計算を実行し、データをフォーマットし、並びに/或いは、他のセルラ電話機能を行うことができる。
[0098]セルラ電話450は、光及び/又は磁気のストレージ装置においてデータを不揮発的に記憶するマスデータストレージ464と通信することができる。そのようなデバイスとしては、例えば、HDD(ハードディスクドライブ)及び/又はDVDが挙げられる。システム60は、少なくともHDDに実装される。HDDは、直径が約1.8インチ(4.57cm)よりも小さい1つ又は複数のプラッタを含むミニHDDであってもよい。セルラ電話450は、RAM、ROM、フラッシュメモリ等の低レイテンシ不揮発性メモリ、及び/又は、他の適した電子的データストレージ等のメモリ466に接続することができる。また、セルラ電話450は、WLANネットワークインターフェース468を介してWLANとの接続をサポートしてもよい。
[0099]図9Dに示すように、システム60は、セットトップボックス480のマスデータストレージ464に実装することができる。セットトップボックス480は、信号をブロードバンド送信元(broadband source)等の送信元(source)からの信号を受信し、テレビ受像機及び/又はモニタ並びに/或いは他のビデオ及び/又はオーディオの出力装置等、ディスプレイ488に適した標準及び/又は高精細度のオーディオ/ビデオ信号を出力する。信号処理及び/又は制御の回路484、並びに/或いは、セットトップボックス480内の他の回路(図示せず)は、データを処理し、符号化及び/又は暗号化を行い、計算を実行し、データをフォーマットし、並びに/或いは他のどのようなセットトップボックス機能も行うことができる。
[0100]セットトップボックス480は、データを不揮発的に記憶するマスデータストレージ490と通信することができる。マスデータストレージ490は、光及び/又は磁気のストレージ装置、例えばHDD(ハードディスクドライブ)及び/又はDVDを含む。システム60は、少なくともHDDに実装される。HDDは、直径が約1.8インチ(4.57cm)よりも小さい1つ又は複数のプラッタを含むミニHDDであってもよい。セットトップボックス480は、RAM、ROM、フラッシュメモリ等の低レイテンシ不揮発性メモリ、及び/又は他の適する電子的データストレージ等のメモリ494に接続することができる。また、セットトップボックス480は、WLANとの接続を、WLANネットワークインターフェース496を介してサポートしてもよい。
[0101]図9Eに示すように、システム60は、メディアプレイヤー500におけるマスデータストレージ510に実装することができる。ある実装形態では、メディアプレイヤー500は、ディスプレイ507、及び/又は、キーパッド、タッチパッド等のユーザ入力508を含む。ある実装形態では、メディアプレイヤー500は、典型的に、メニュー、ドロップダウンメニュー、アイコン、並びに/或いは、ディスプレイ507及び/又はユーザ入力508を介したポイントアンドクリックインターフェースを使用するGUI(graphical user interface、グラフィカルユーザインターフェース)を使用することができる。メディアプレイヤー500は、スピーカ及び/又はオーディオ出力ジャック等のオーディオ出力509をさらに含む。信号処理及び/又は制御の回路504並びに/或いはメディアプレイヤー500内の他の回路(図示せず)は、データを処理し、符号化及び/又は暗号化を行い、計算を実行し、データをフォーマットし、並びに/或いは他のどのようなメディアプレイヤー機能も行うことができる。
[0102]メディアプレイヤー500は、圧縮済みのオーディオ及び/又はビデオのコンテンツ等のデータを不揮発的に記憶するマスデータストレージ510と通信することができる。ある実装形態では、圧縮済みオーディオファイルは、MP3フォーマット又は他の適する圧縮済みのオーディオ及び/又はビデオのフォーマットに従うファイルを含む。マスデータストレージ510は、光及び/又は磁気のストレージ装置、例えばHDD(ハードディスクドライブ)及び/又はDVDを含むことができる。システム60は、少なくともHDDに実装される。HDDは、直径が約1.8インチ(4.57cm)よりも小さい1つ又は複数のプラッタを含むミニHDDであってもよい。メディアプレイヤー500は、RAM、ROM、フラッシュメモリなどの低レイテンシ不揮発性メモリ、及び/又は他の適する電子的データストレージ等のメモリ514に接続することができる。また、メディアプレイヤー500は、WLANとの接続を、WLANネットワークインターフェース516を介してサポートしてもよい。上述したものに加えて、本発明は他の実装形態も企図している。
[0103]本発明の広範な教示を様々な形で実施できることを、当業者は前述の説明から理解することができる。したがって、ここでは特定の実施形態を開示したが、図面、明細書、及び添付の特許請求の範囲を検討すれば他の変形例が当業者にとって明らかであるため、本発明の真の範囲は上記各実施形態に限定されるべきではない。
従来技術による典型的なハードディスク装置を示す機能ブロック図である。 ハードディスク装置における読出しチャネルデバイスとハードディスクコントローラモジュールの間の典型的なインターフェースの機能ブロック図である。 読出し−書込みクロックを生成するために読出しチャネルデバイスで使用される典型的なクロックジェネレータの機能ブロック図である。 本開示に係るハードディスク装置においてループバック検査を実行するための典型的なシステムの機能ブロック図である。 本開示に係る典型的な書込みクロックジェネレータの機能ブロック図である。 本開示に係る典型的な書込みクロックジェネレータの機能ブロック図である。 本開示に係るハードディスク装置においてループバック検査を実行するための典型的なシステムの機能ブロック図である。 本開示に係るハードディスク装置においてループバック検査を実行するための典型的な方法のフローチャートである。 本開示に係るハードディスク装置においてループバック検査を実行するための典型的な方法のフローチャートである。 本開示に係るハードディスク装置においてループバック検査を実行するための典型的な方法のフローチャートである。 高解像度テレビジョンの機能ブロック図である。 車両制御システムの機能ブロック図である。 携帯電話機の機能ブロック図である。 セットトップボックスの機能ブロック図である。 メディアプレイヤーの機能ブロック図である。
符号の説明
10…ハードディスク装置、54…RCクロックジェネレータモジュール、56…RCクロックデバイダモジュール、61…ループバック制御モジュール、62…書き込みクロックジェネレータモジュール、63…入力ドライバモジュール、64…ループバッククロックジェネレータモジュール、65…出力ドライバモジュール、66…書込みモジュール、68…読出しモジュール、70…ループバック、71…ループバック回路、72…クロック制御モジュール。

Claims (18)

  1. ハードディスクを制御するハードディスクコントローラ(HDC)モジュールと、
    読出しバス及び書込みバスを介して前記HDCモジュールと通信すると共に、前記書込みバスを前記読出しバスに選択的にループバックするループバック回路を有し、前記HDCモジュールが前記書込みバスにデータを書き込むための書込みクロックを生成し、前記HDCモジュールが前記読出しバスの前記データを読み出すための読出しクロックを生成する読出しチャネル(RC)デバイスと、を備え、
    前記書込みクロックは、前記読出しクロックから独立しているシステム。
  2. 前記RCデバイスは、前記ループバック回路を起動させる制御モジュールを有する請求項1記載のシステム。
  3. 前記RCデバイスは、固定RCタイムベースに基づいて前記書込みクロックを生成する請求項1記載のシステム。
  4. 前記RCデバイスは、回復チャネルクロックに基づいて前記書込みクロックを生成する請求項1記載のシステム。
  5. 前記RCデバイスは、固定RCタイムベース及び回復チャネルクロックの一方を分割することによって、前記書込みクロックを生成する書込みクロックジェネレータモジュールを備える請求項1記載のシステム。
  6. 前記RCデバイスは、前記書込みクロックジェネレータモジュールのストレッチング及びリフェイズの機能を実行不可能にするクロック制御モジュールを備える請求項5記載のシステム。
  7. 前記RCデバイスは、前記書込みクロックを生成するために前記固定RCタイムベース及び前記回復チャネルクロックの一方を前記書込みクロックジェネレータモジュールが選択した後に、前記固定RCタイムベース及び前記回復チャネルクロックの間のスイッチを実行不可能にするクロック制御モジュールを備える請求項5記載のシステム。
  8. 前記HDCモジュールは第1のダイ上に組み立てられ、前記RCデバイスは第2のダイ上に組み立てられている請求項1記載のシステム。
  9. 前記HDCモジュール及び前記RCデバイスは、共通のダイ上に組み立てられている請求項1記載のシステム。
  10. 読出しバス及び書込みバスを用いてハードディスクを制御するハードディスクコントローラ(HDC)モジュールと、
    前記読出しバスのデータをバッファするファーストイン・ファーストアウト(FIFO)メモリと、
    前記読出しバス及び前記書込みバスを介して前記HDCモジュールと通信すると共に、前記書込みバスを前記読出しバスに選択的にループバックするループバック回路を有し、前記書込みバスが前記読出しバスにループバックされたときに前記FIFOメモリをクロックするループバッククロックを生成する読出しチャネル(RC)デバイスと、
    を備えるシステム。
  11. 前記HDCモジュールは、前記書込みバスが前記読出しバスにループバックされたときに、前記ループバッククロックによって生成された前記FIFOメモリの出力を読み出す請求項10記載のシステム。
  12. 前記HDCモジュールは、前記書込みバスが前記読出しバスにループバックされない場合に、前記読出し−書込みクロックによって生成された前記FIFOメモリの出力を読み出す請求項10記載のシステム。
  13. 前記RCデバイスは、前記HDCモジュールが前記読出しバスのデータを読み出すと共に前記書込みバスにデータを書き込むための読出し−書込みクロックを生成する読出し−書込みクロックジェネレータを備える請求項10記載のシステム。
  14. 前記読出し−書込みクロックジェネレータは、固定RCタイムベース及び回復チャネルクロックに基づいて、前記読出し−書込みクロックを生成する請求項13記載のシステム。
  15. 前記読出し−書込みクロックジェネレータは、前記HDCモジュールが前記書込みバスにデータを書き込むときに前記固定RCタイムベースに基づいて前記読出し−書込みクロックを生成する請求項14記載のシステム。
  16. 前記読出し−書込みクロックジェネレータは、前記HDCモジュールが前記読出しバスからデータを読み出すときに前記回復チャネルクロックに基づいて前記読出し−書込みクロックを生成する請求項14記載のシステム。
  17. 前記HDCモジュールは第1のダイ上に組み立てられ、前記RCデバイスは第2のダイ上に組み立てられている請求項10記載のシステム。
  18. 前記HDCモジュール及び前記RCデバイスは、共通のダイ上に組み立てられている請求項10記載のシステム。
JP2007008412A 2006-01-17 2007-01-17 ループバックを用いたストレージシステムエレクトロニクスのテスティング Pending JP2007226942A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US75943106P 2006-01-17 2006-01-17
US80879906P 2006-05-26 2006-05-26
US11/481,109 US7646555B2 (en) 2006-01-17 2006-07-05 Testing storage system electronics using loopback

Publications (2)

Publication Number Publication Date
JP2007226942A true JP2007226942A (ja) 2007-09-06
JP2007226942A5 JP2007226942A5 (ja) 2010-02-25

Family

ID=37964115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007008412A Pending JP2007226942A (ja) 2006-01-17 2007-01-17 ループバックを用いたストレージシステムエレクトロニクスのテスティング

Country Status (6)

Country Link
US (2) US7646555B2 (ja)
EP (1) EP1808860A1 (ja)
JP (1) JP2007226942A (ja)
CN (1) CN101004919B (ja)
SG (1) SG134249A1 (ja)
TW (1) TWI406272B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7716540B2 (en) * 2007-01-03 2010-05-11 Dell Products L.P. Standalone data storage device electromagnetic interference test setup and procedure
TWI402671B (zh) * 2008-09-05 2013-07-21 Hon Hai Prec Ind Co Ltd 一種sata介面測試系統及方法
US8607104B2 (en) * 2010-12-20 2013-12-10 Advanced Micro Devices, Inc. Memory diagnostics system and method with hardware-based read/write patterns

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745008A (ja) * 1993-07-29 1995-02-14 Nec Corp 磁気ディスク制御装置の自己診断方式
JP2004030797A (ja) * 2002-06-26 2004-01-29 Nec Micro Systems Ltd リードチャネル半導体集積回路
JP2005158107A (ja) * 2003-11-21 2005-06-16 Ricoh Co Ltd 光ディスク記録再生装置の信号処理回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729511A (en) * 1991-02-15 1998-03-17 Discovision Associates Optical disc system having servo motor and servo error detection assembly operated relative to monitored quad sum signal
US5479098A (en) * 1993-03-15 1995-12-26 Trace Mountain Products, Inc. Loop-back circuit for testing a magnetic recording system with simultaneous read and write functions
TW299439B (ja) * 1995-04-11 1997-03-01 Discovision Ass
JP3790329B2 (ja) * 1997-06-27 2006-06-28 富士通株式会社 信号ループバック装置
US6397042B1 (en) * 1998-03-06 2002-05-28 Texas Instruments Incorporated Self test of an electronic device
US7099278B2 (en) * 2001-08-10 2006-08-29 Broadcom Corporation Line loop back for very high speed application
JP2004030827A (ja) * 2002-06-27 2004-01-29 Fujitsu Ltd 記録データ読み取り装置及び記録データ読み取り方法
US7477467B1 (en) * 2003-11-25 2009-01-13 Marvell International Ltd. Preamp circuit including a loopback mode for data storage
US7250751B2 (en) * 2005-07-26 2007-07-31 Marvell International Ltd. Integrated systems testing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745008A (ja) * 1993-07-29 1995-02-14 Nec Corp 磁気ディスク制御装置の自己診断方式
JP2004030797A (ja) * 2002-06-26 2004-01-29 Nec Micro Systems Ltd リードチャネル半導体集積回路
JP2005158107A (ja) * 2003-11-21 2005-06-16 Ricoh Co Ltd 光ディスク記録再生装置の信号処理回路

Also Published As

Publication number Publication date
US8031424B2 (en) 2011-10-04
CN101004919A (zh) 2007-07-25
CN101004919B (zh) 2011-07-06
SG134249A1 (en) 2007-08-29
US20070165318A1 (en) 2007-07-19
TWI406272B (zh) 2013-08-21
EP1808860A1 (en) 2007-07-18
US20100110574A1 (en) 2010-05-06
TW200746085A (en) 2007-12-16
US7646555B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
US7561361B1 (en) Dynamic synchronization of timing signals
US8019957B1 (en) Method and system for automatic calibration of a DQS signal in a storage controller
US7979614B1 (en) Flash memory/disk drive interface and method for same
US7733588B1 (en) Repetitive feed-forward algorithm for self-servo-write PLL
US8935591B1 (en) System and method to correct errors in data read from a source supplying streaming data
US8049985B2 (en) Variable spindle speed control for data storage devices
US8166271B2 (en) Memory controller for setting page length and memory cell density for semiconductor memory
US9594630B2 (en) System and method for writing pilot data interspersed with user data for estimating disturbance experienced by user data
JP5698005B2 (ja) ヘッド接触を検出するためのシステム及び方法
JP2007184023A (ja) ディスク・ドライブ及びその制御方法
US8046185B1 (en) Oscillator calibration for motor controller
JP4866919B2 (ja) インサイチュー螺旋書き込みを向上させる方法
US8090932B1 (en) Communication bus with hidden pre-fetch registers
US7945812B1 (en) System and method for error correction
US8031424B2 (en) Method and apparatus for testing electronics of a storage system
US20100153801A1 (en) Method for at speed testing of devices
US7613887B1 (en) System and method for managing a memory storage device
US8976476B1 (en) Storage device with read channel circuitry configured to provide continuity protection for subsector stitching
US20180012627A1 (en) Managing far and near track erasure by dynamic control of a write current parameter of a magnetic disk drive
US8031422B1 (en) Accumulator for non-return to zero (NRZ) linear feedback shift register (LFSR) in controller for disk drive
US8922931B1 (en) Disk drive releasing variable amount of buffered write data based on sliding window of predicted servo quality
US9318147B1 (en) Read read-only fields while writing
US9153270B1 (en) Defect emulation system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803