TWI405130B - 半導體裝置 - Google Patents

Description

半導體裝置

本發明乃關於代表於記憶卡、或非揮發性記憶晶片搭載IC卡用微電腦等之多功能卡的卡片裝置等之半導體裝置，尤其，適用於於動作中從主機裝置拔取，電源供給被切斷之不妥的有效解決技術。

專利文獻1中，記載有在對於卡片槽之卡片之裝設及拔取的檢出，使用於卡片裝置內取下之檢出端子和於卡片槽內部接合之端子。於卡片槽裝設卡片裝置時，檢出端子則接觸於卡片槽之對應端子，令卡片槽內部之對應端乃之電位向接地牽引。於卡片槽側，經由檢出此，開始對卡片裝置之動作電源之供給。卡片被拔取之時，卡片裝置之檢出端子則由卡片槽之對應端子脫離，該對應端子呈電源電壓，經由在卡片槽側檢出此等，停止對被拔取之卡片裝置供給電源。

〔專利文獻1〕日本特開2000－99215號公報(圖5)

〔發明之揭示〕

但是，上述以往技術乃未對於卡片拔取時電源切斷所造成卡片側所產生之不妥加以考量。根據不發明人之檢討，搭載快閃記憶體之記憶卡中，進行資料之改寫之中途，動作電源之供給被切斷，動作中斷之時，會有產生資料破壞或不可回復之特性劣化之疑慮，被本發明人所揭示。例如，寫入處理前之消除處理的中途，動作電源被切斷時，會有殘留過消除狀態之非揮發性記憶體之情形。在此非揮發記憶格之過消除狀態乃例如指較消除檢查動作完成之記憶格所需採用之臨限值電壓分佈，臨限值電壓為低之狀態。於過消除狀態之非揮發性記憶格之選擇端子，即使供予非選位準，於開啟狀態下，於通道會流入電流。如此，正常開啟之非揮發性記憶格存在時，對於共有之其他之記憶格之讀取動作亦會產生誤動作。對此，本案申請人之先前之申請案(日本特願2003－89691)中，提供較容易解決卡片裝置之拔取所造成電源切斷之不妥的技術。即，對於裝設於卡片槽(卡片插槽)，接受動作電源之供給之卡片裝置，由卡片槽拔取之時，從卡片槽側之電源供給被切斷之前，使可以檢出產生於從卡片槽之特定端子分離之檢出端子的電位變化，對卡片裝置內部指示終了處理，並於完全切斷電源供給之前，自行進行終了處理。

但是，先前之申請案中，對於終了處理確保必要之時間的觀點則無充分的檢討。本發明人係著眼於電源供給用端子和拔取檢出用端子的關係，更對於電源切斷，檢討併用僅一定時間補償電源供給之電容。小型之卡片裝置中，雖可使用適於以較小之佔有面積可得較大之電容器之電性二重層電容器，由於內部阻抗較大，在處理時難以得必要之電流。結果，著目於電源供給用端子和拔取檢出用端子之關係上，確保必要之處理時間為最佳的。

本發明的目的係提供可較容易為處理由主機裝置拔取所造成電源切斷之處理時間的確保之半導體裝置。

本發明之前述以及其他之目的和新穎之特徵乃可由本說明之記載及附加圖面得知明瞭。

將本案所揭示發明中之代表者之概要，簡單加以說明時則如下所述。

[1]半導體裝置乃具有外部界面端子和處理電路，裝設呈可拔取至主機裝置，接受動作電源者。前述外部界面端子乃具有電源供給用端子、拔取檢出用端子及其他之端子，前述電源供給用端子乃具有前述拔取檢出用端子從主機裝置之對應端子脫離後，維持特定時間以上與前述主機裝置之對應端子之接觸的長度之同時，前述拔取檢出用端子，較向拔取方向較長地加以形成。

如上述，令前述電源供給用端子，較拔取檢出端子向拔取方向為長時，可容易得較長之到達電源切斷之時間。為不改變主機裝置側之連接器端子之配置，雖可向主機裝置插入方向延伸，但延長距離易受到限制，有無法得必要之處理時間的情形。又，為不改變半導體裝置側之電源供給用端子之長度或形狀進行處理時，雖可將與主機裝置側之連接器端子之接觸點呈前後2處時，得與延伸電源供給用端子之長度實質上相同之效果，但對於主機裝置側之構成，需進行複雜的改良。根據上述手段，容易確保電源遮斷必要的時間，但對於主機裝置側的連接端子的構成無需複雜的改良。

做為本發明之具體之形態，前述電源供給用端子乃較前述拔取檢出端子在於與拔取方向相反側亦較長，超出前述拔取檢出端子，向與拔取方向相反側突出的長度乃較突出於拔取方向之長度為短。在為使前述電源供給用端子更長之情形下為有效的。

作為本發明另一具體的形態，裝設於主機裝置時，前述電源供給用端子係在沿著前述拔取方向2處，接觸前述主機裝置的對應端子。於主機裝置的裝著狀態，在於增加給供點，安定電源供給之上為優異的。

[2]本發明之其他觀點之半導體裝置乃具有外部界面端子和處理電路，可拔取至主機裝置地加以裝設，接受動作電源之供給。前述外部界面端乃乃具有電源供給用端子、拔取檢出端子及其他之端子，前述電源供給用端子乃具有前述拔取檢出端子從主機裝置之對應端子脫離後，對於2.5M/s之拔取速度，可以1.0mm/秒以上與主機裝置之對應端子接觸的長度。根據本發明之檢討的結果，從主機裝置將半導體裝置拔取之速度最高假設成2.5m/s即已充分。考量在於推進型(PUSH－PUSH TYPE)之卡片插槽，對抗彈簧之彈性力，於更在按壓半導體裝置之狀態下，直接向外突出之速度。此時，令直至電源切斷所需要之處理時間，呈1ms。例如令過消除非揮發性記憶格之臨限值電壓，考量偏移至正規消除臨限值電壓分布所需之電壓施加處理時間等。經由確保由此關係所引導之接觸長度，可進行直至電源切斷所需之處理時間的確保。

作為本發明更具體的形態，前述電源供給用端子係較前述拔取檢出用端子於拔取方向較長地形地為佳。與上述相同，容易確保電源切斷必要的時間，但對於主機裝置側的連接端子的構成無需複雜的改良。

作為本發明更具體的形態，前述電源供給用端子係較前述拔取檢出用端子向拔取方向反對側較長地形成。但是，超出前述拔取檢出用端子，與向拔取方向相反側突出之長度則較向拔取方向突出之長度為短。

作為本發明更具體的形態，裝著於主機裝置時，前述電源供給用端子係在沿著前述拔取方向之2處，接觸於前述主機裝置的對應端子為佳。

作為本發明更具體的形態，具有可脫離前述主機裝置的彈性構件為佳。

[3]本發明之更為其他觀點之半導體裝置乃具有外部界面端子和處理電路，可拔取至主機裝置地加以裝設，接受動作電源之供給。前述外部界面端子乃向與拔取方向交叉之方向呈2列配置，具有電源供給用端子、拔取檢出端子及其他之端子，前述電源供給用端子係具有由第1列跨過第2列的長度。

經由上述，於原本具有2列外部界面端子之時，從第1列跨過第2列地，形成前述電源供給用端子時，可容易使至電源切斷的時間變長。而且，具有2列之端子列時，原本卡片槽之連接端子由於至少有2列之故，與前述電源供給用端子之接觸亦可以2個安定加以進行，可對應於電源供給之安定化。

將經由本案所揭示發明中之代表者所得效果，簡單加以說明時則如下所述。

即，比較容易確保由主機裝置拔取所成電源切斷的處理時間。

為實施發明最佳之形態 <<記憶卡>>

圖1中，例示關於本發明之一例的記憶卡。記憶卡1乃具有搭載界面控制電路(CNT)2和快閃記憶體(FLASH)3之卡片基板4，將搭載面以外殼5被覆於與搭載面相反面中，外部界面端子則被露出加以構成。圖中界面控制電路2及快閃記憶體3和卡片基板4上之配線乃模式性圖示。

圖1所示外部界面端子乃具有接地端子VSS、電源端子VCC、第2之接地端子VSS2、序列時鐘輸入端子SCLK、插拔檢出端子INS、匯流排狀態端子BS及資料端子DAT0~DAT3。接地端子VSS、電源端子VCC、第2之接地端子VSS2乃結合於界面控制電路2及快閃記憶體3，用於動作電源之供給。序列時鐘輸入端子SCLK，插取檢出端子INS，匯流排狀態端子BS及資料端子DATO~DAT3係結合於界面控制電路2。記憶卡乃可卸脫自如於圖示省略之主機裝置之卡片槽時，前述前述外部界面端子乃接觸於卡片槽之連接器端子，達成與主機裝置之電性連接。由此，於記憶卡1中，從主機裝置，經由接地端子VSS、電源端子VCC及第2之接地端子VSS2，供給電源。記憶卡1乃供給動作電源時，則開始重置。電源開啟重置後，界面控制電路2乃在與主機裝置間，進行根據特定界面協定之界面控制，又，對於快閃記憶體3而言，進行檔案記憶體存取之記憶體界面控制。然而，不使用前述資料端子DAT1~DAT3之動作模式中，DAT0則做為序列資料輸出入端子(SDIO)加以工作。

快閃記憶體3乃具有矩陣配置電性可消除及寫入之多數之非揮發性記憶格的記憶排。前述非揮發記憶格雖未特別加以限定，乃呈具有源極(源極線連接)、汲極(位元線連接)、通道、相互絕緣於通道上堆積之浮閘及控制閘(字元線連接)的堆疊閘極構造。例如，於字元線，施加負的高電壓，經由從浮閘將電子從井範圍牽引，進行消除處理，又，於字元線電壓，施加正的高電壓，從汲極範圍，向浮閘植入熱載子，進行寫入處理。於消除處理和寫入處理中，由之後之控制閘所視得之臨限值電壓為不同，經由此不同，進行資訊記憶。非揮發性記憶格之汲極電極乃結合在對應之位元線，源極電極乃結合於對應之源極線。資料讀取動作或檢查動作中，於共有位元線之非揮發性記憶格中之一個記憶格之控制閘，藉由字元線，供予選擇位準，供予選擇位準，於共有位元線之其他非揮發性記憶格之控制閘中，藉由字元線，供予非選擇位準，對應於供予選擇位準之非揮發性記憶格之臨限值電壓較選擇位準為低和高的情形，決定讀取資訊之邏輯值。此時，於共有位元線之非揮發性記憶格中，有正常時開啟之非揮發性記憶格時，無法正常進行讀取動作。正常時開啟之非揮發性記憶格乃具有較非選擇位準為低之臨限值電壓的非揮發性記憶格，即過消除狀之非揮發性記憶格。

界面控制電路2乃將快閃記憶體3做為硬碟相容之檔案記憶體加以存取控制。例如將快閃記憶體3之資料範圍，以區段單位可存取地進行位址管理的同時，進行對於不良區段之代替區段之分配控制等。對於快閃記憶體3之存取乃使用物理位址，進行消除處理、寫入處理、讀取處理之存取控制。

<<電源供給用端子>>

前述外部界面端子雖未特別加以限定，於卡片基板4上經由導電圖案之蝕刻加以整形。第2之接地端子VSS2、序列時鐘輸入端子SCLK、插拔檢出端子INS、匯流排狀態端子BS、及資料端子DAT0~DAT3乃各以同樣大小，呈一列等間隔加以排列。於圖1中，A方向乃呈將記憶卡1裝設於主機裝置時之插入方向。接地端子VSS及電源端子VCC乃與前述插入方向A在相反方向變長加以形成。

圖2中例示記憶卡1之外部界面端子和卡片槽之連接器端子的關係。11乃對應於電源端子VCC之連接端子，10乃對應於接地端子VSS之連接端子，12~14乃代表其他之外部界面端子，顯示對應於序列時鐘輸入端子SCLK、資料端子DAT3及插拔檢出端子INS的連接端子。與外部界面端子之接觸點乃在於各連接器端子10~14之前端部。電源供給用連接端子10、11和電源供給用端子VCC、VSS之接觸點乃對於與其他之連接器端子對應之外部界面端子12~14之外部界面端子12~14之接觸點，僅距距離D，與插入方向A向相反方向離開。因此，記憶卡1之插入時，電源供給用端子VCC，VSS乃連接於對應僅較其他外部界面端子對應距離D的接觸時間部分為早的連接端子。記憶卡1之拔取時，電源供給用端子VCC、VSS乃由對應於僅較其他外部界面端子對應距離D的接觸時間部分為延遲的連接端子加以脫離。即，其他之外部界面端子從卡片槽之連接器端子脫離之後，可僅對應距離D之接觸時間分，延遲電源切斷。

如上所述，令接地端子VSS及電源端子VCC，與前述插入方向A向相反方向較長地形成時，可容易採較長之到達電源切斷之時間。對此，為不改變主機裝置側之連接器端子之配置，雖可向主機裝置插入方向延伸，但延長距離易受到限制，有無法得必要之處理時間的情形。

又，為不改變記憶卡之電源供給用端子之長度或形狀進行處理時，雖可將與主機裝置側之連接器端子之接觸點呈前後2處時，得與延伸電源供給用端子之長度實質上相同之效果，但對於主機裝置側之連接器端子構成，需進行複雜的改良。因此，令接地端子VSS及電源端子VCC，經由與記憶卡1之插入方向A呈相反方向較長地形成，可容易確保達電源切斷時所必要之時間，而且，對於主機裝置側之連接器端子之構成，亦無需複雜之改良。

圖3中例示記憶卡之外部界面端子和卡片槽之連接器端子的其他例子。令電源端子VCC對應之連接器端子11A、11B，使前端偏移設置2條，同樣令接地端子VSS對應之連接器端子10A、10B，使前端偏移設置2條。短側之連接端子10A、11A乃在與其他連接端子之前端同樣位置，長側之連接端子10B、11B之前端乃從短側之連接端子10A、11A之前端離開距離D。此時，與圖2同樣地，記憶卡1之插入時，電源供給用端子VCC、VSS乃連接於對應僅較其他外部界面端子對應距離D的接觸時間部分為早的連接端子。卡片之拔取時，電源供給用端子VCC、VSS乃由對應於僅較其他外部界面端子對應距離D的接觸時間部分為延遲的連接端子加以脫離。尤其，於各電源和接地中，電源之供給點(與電源供給用端子對應之連接器端子的連接點則各呈2處之故，可提升記憶卡1裝設後之電源供給之安定性。

圖4中例示記憶卡之外部界面端子和卡片槽之連接器端子的其他例子。將電源端子VCC對應之連接端子10C、10D，使前述偏移設置2條，同樣將接地端子VSS對應之連接端子11C、11D，使前述偏移設置2條的部分，雖與圖3相同，但短側之連接端子10C、11C乃僅從其他之連接端子之前端離開距離D、長側之連接端子10D、11D乃僅更從其他之連接端子之前端離開距離F。記憶卡1之插入時，電源供給用端子VCC，VSS乃連接於對應僅較其他外部界面端子對應距離D＋F的接觸時間部分為早的連接端子。卡片之拔取時，電源供給用端子VCC、VSS乃由對應於僅較其他外部界面端子對應距離D＋F的接觸時間部分為延遲的連接端子加以脫離。即，其他之外部界面端子從卡片槽之連接器端子脫離之後，可僅對應距離D＋F之接觸時間分，延遲電源切斷。於卡片槽裝設完成記憶卡1之狀態中，於各電源和接地中，電源之供給點乃各為1處，但該距離D＋F之部分，可使時間差變大。

使上述電源供給用端子10、11變長，於卡片插拔時，可得前述時間差。裝設時，以此時間差，可早一點進行記憶卡之電源開始重置，拔取時，進行僅提早該時間差分從插拔檢出至電源切斷之終止中途的處理。對於詳細終止處理，則後述。尤其，本發明中於後者結束處理需考量必要的時間，決定電源供給用端子10，11的長度。根據本發明之檢討的結果，從主機裝置將記憶卡1拔取之速度最高假設成2.5m/s即已充分。考量在於推進型(PUSH－PUSH TYPE)之卡片插槽，對抗彈簧之彈性力，於更在按壓半導體裝置之狀態下，直接向外突出之速度。此時，令直至電源切斷所需要之處理時間，呈1ms。

例如令過消除非揮發性記憶格之臨限值電壓，考量偏移至正規消除臨限值電壓分布所需之電壓施加處理時間等。經由確保由此關係所引導之接觸長度，可進行直至電源切斷所需之處理時間的確保。即，前述電源供給用端子乃具有前述拔取檢出端子從主機裝置之對應端子脫離後，對於2.5M/s之拔取速度，可以1.0mm/秒以上與主機裝置之對應端子接觸的長度。例如，令前述拔取速度成為2.5m/s，令達電源切斷所需之處理時間為1ms時，圖2及圖3之D為2.5mm，圖4之D＋F則為2.5mm。

圖5中，例示為插拔之電路構成。對應於插拔檢出端子INS之卡片槽之連接器端子14，於主機裝置23之內部，藉由阻抗21加以吸合。於記憶卡1內部中插拔檢出端子INS係藉由阻抗22連接連接端子VSS，VSS2。以記憶卡1本身，為可檢出從卡片槽之拔取，例如插拔檢出端子INS中，結合放大器20之輸入，使用該輸出，判定拔取。連接器端子14乃於浮動之狀態中，吸合於電源電壓VCC。插入記憶卡1，於連接器端子14接觸插拔檢出端子INS時，成為阻抗21和22之分壓比所決定之低位準。

將此經由主機裝置23之檢出，辨識記憶卡1之裝設。前述放大器20乃將該低位準和接地電壓vss間之位準，做為輸入臨限值電壓而具有，當輸入電壓較輸入臨限值電壓為低時輸出低位準，為高時輸出高位準。

經由記憶卡1之拔取，從電路元件部14插拔檢出端子INS脫離之時，放大器20之輸入則呈電路之接地電壓VSS，經由放大器20之輸出反轉，界面控制電路2乃可辮識記憶卡1之拔取。

圖6中，例示為插拔之電路構成。對應於插拔檢出端子INS之卡片槽之連接器端子乃與圖5同樣，於主機裝置之內部，藉由阻抗21加以吸合。於記憶卡1內部中，插拔檢出端子INS乃連接於差動放大器24之反轉輸入端子(－)。差動放大器24之輸出端乃乃藉由阻抗25，負回歸至反轉輸入端子(－)。於差動放大器之非反轉輸入端子(＋)中，連接接地端子VSS、VSS2。此負回歸差動放大器24之輸出電壓Vout乃令供予反轉輸入端子(－)之電流為i，令負回歸阻抗24之阻抗值為R時，Vout＝－i．R。經由此負回歸差動放大器24，可檢出供予插拔檢出端子INS之電流的有無，由此，可檢出主機裝置之連接器端子和記憶卡之插拔檢出端子INS的接觸．脫離。

圖7之中，顯示將外部界面端子以2列配置之例子。TML乃第2列之外部界面端子。外部界面端子TML乃例如增加並列資料輸出入位元數時所增設之資料端子、或於記憶卡1搭載保全用之IC卡用微電腦時之外部界面端子。

第1列之外部界面端子乃與圖1相同。

圖8之中，顯示將外部界面端子以2列配置之其他例子。與圖7不同處乃第1列之電源供給用端子之配置。與圖1及圖7比較可明白，將電源供給用端子VSS、VCC向卡片插入方向僅偏移距離G加以配置。此乃為了經由增設第2列之外部界面端子TML，此間之配線空間變小，於產產生不妥之時，為使其間之配線空間變大。又，與圖7比較可明白，使電源供給用端子VSS、VCC較其之外部界面端子為粗。經由如此，令上述電源供給用端子之連接器端子以2個接點構成時，可容易進行連接器端子之製造。

圖9中，例示記憶卡之彈出抑制機構者。於記憶卡1之兩側面，形成缺口30~32。主機裝置之卡片槽23中，在記憶卡1之側面，彈性接觸之簧片33~35則以單支撐加以支持。記憶卡1則在裝設終了於卡片槽23之狀態(A)下，前述簧片34、35則進入缺口31、32，定位記憶卡1。前記板螺絲33係於記憶卡1的側面作用押壓力。卡片槽23係例如於押入操作容許卡片的裝著，脫離，具有所謂推拔形態的構成。即，具有低抗彈簧之按壓力，經由插入之記憶卡之變移，彈簧被壓縮，以撥動插銷加以插銷，之後，經由將記憶卡些微之按壓，解開撥動插銷所造成插銷，以彈簧之彈力，將記憶卡向排出方向彈撥之構成。由圖9之裝設狀態(A)，以至於將記憶卡些微向插入方向按壓，於記憶卡作用排出方向之彈撥力之後的狀態(B)中，3個之簧片33~35，則彈性接觸於記憶卡1之側面，使滑動阻抗作用，抑制記憶卡1過於快速被彈出。此係賦予延遲由主機裝置拔取記憶體卡1時的最高速度，於前述結束處理時間需要較長的時間時，縮短前述距離D,D＋F地加以作用。

<<終止處理>>

對於記憶卡之拔取時之終止處理加以說明。前述終止處理乃例如將消除及消除檢查處理途中之非揮發性記憶格之臨限值電壓，整飭於特定之臨限值電壓分布之處理(亦稱寫入處理)。在此，對於快閃記憶體3之寫入處理之指示乃經由重置信號(省略圖示)加以進行。即，快閃記憶體3乃於消除及消除檢查處理之中途，重置信號被宣告時，進行寫入處理。例如快閃記憶體中，消除處理對於字元線單位之非揮發性記憶格進行時，寫入處理乃對於成為消除處理對象之非揮發性記憶格，進行輕寫入處理。輕寫入乃指使寫入高電壓施加時間，較通常之寫入處理為短的寫入處理，消除對象之記憶格中，使臨限值電壓成為負電壓的記憶格之臨限值電壓，提高至正電壓的處理。於以字元線單位進行消除處理之時，於字元線施加寫入電壓時，臨限值電壓成為負電壓的記憶格中，施加於蓄積電荷之電荷蓄積層的電位差，較施加於臨限值電壓成為正電壓的記憶格之電荷蓄積層的電位差為大之故，臨限值電壓愈是呈負電壓之記憶格，則愈早進行寫入。寫入處理中，於過消除狀態，尤其令臨限值電壓成為負電壓狀態之記憶格之臨限值電壓，成為正電壓為目的之故，較通常之寫入處理，寫入電壓之施加時間可為較短。由此，記憶卡1乃於電源供給完全被切斷之前，在資料之寫入中途，即使產生不期望之電源切斷，亦不產生過消除狀態之記憶格，可自我進行處理。使寫入處理時間變短，乃在可能範圍下，使施加電壓提升即可。

又，其他之終止處理乃終止對於記憶範圍之認識所需管理範圍之資訊記憶的處理。檔案記憶體之FAT(檔案配置表)或區段管理範圍乃需保証經由電源之切入可加以讀取。例如於區段管理範圍中，收容邏輯位址(區段位址)和記憶位址之對應，區段之有效性或對於不良區段之代替位址等。做為終止處理，可抑制經由終止關於改寫對象區段之FAT或區段管理範圍之資訊記憶，由於如此之範圍資料在不完全之狀態下中斷處理，而無法進行區段等之記憶範圍之辨識的事態。例如假設消除對象區段之區段管理範圍亦與區段消除一起被消除之時，於不進行此終止處理時，可預見完全不可能進行該區段之辨識的情形。終止處理之指示亦對於快閃記憶體3做為重疊信號加以供給即可。此重疊信號被宣告之時，為消除處理或寫入處理中時，進行終止上述FAT或對於區段管理範圍之資訊記憶的終止處理即可。

又，前述其他之終止處理乃終止臨限值電壓之啟始化處理後之中途之資訊記憶的處理。例如，重置信號被宣告時，為消除處理或寫入處理中時，終止對於寫入中途之區段之寫入處理，於該區段管理範圍，設定顯厚該區段為有效之管理資訊。於消除後，可終止在主機側所指示之寫入處理之故，經由電源之再導入，可無需再進行寫入之再嘗試等之處理。

<<無需電容器>>

如上述，令前述電源供給用端子VCC、VSS，較拔取檢出端子INS向拔取方向為長時，可容易得較長之到達電源切斷之時間。因此，在動作中途之電源切斷時，為補償動作電源，於連接於前述電源端子VCC之電源配線和連接於接地端子VSS之接地配線間，無需搭載電源補償用電容器。因此，無需搭載電源補償用電容器之空間。即無需特別採用小型容量較大之電容器，但不適切於使用較大電流的電性二重層電容器。

圖10中，顯示記憶卡1之電路零件搭載面。做為配線，代表性顯示電源配線36和接地配線37。於電源配線36和接地配線37間，如前所述未連接電源補償用電容器。在此例中，於電源配線36和接地配線37間，連接具有振動減低機能與2個退耦電容器38，前述退耦電容器38需要的電容器由於較小緣故，搭載此等無面積的負擔。

<<多功能記憶卡>>

圖11中例示具有關於本發明之第2之例之多功能的記憶卡的方塊圖。示於同圖之記憶卡41乃例如提供資訊記憶機能、伴隨加密．解碼處理及認証處理等之保全機能等之多功能。保全機能乃例如利用於信用卡之結帳或交通機構之繳費等。

記憶卡41乃於形成複數個之外部端子之配線基板，搭載卡片控制器42、和於前述卡片控制器42以內部匯流排46所連接之電性可改寫之非揮發性記憶裝置例如快閃記憶體43、和於前述卡片控制器42以內部匯流排46連接之做為保全控制器之IC卡用微電腦(亦稱IC微電腦)44。雖未特別加以限定，前述卡片控制器42、快閃記憶體43及IC卡微電腦乃各以個別之半導體積體電路晶片加以構成。

卡片控制器42乃例如具有做為多功能卡規格標準的記憶卡的外部界面機能、令快閃記憶體對應該形式做為檔案記憶體加以存取之記憶體界面機能、以及使用記憶卡命令等，與IC卡微電腦界面連接之IC片微電腦界面機能。

快閃記憶體43雖未特別圖示，具有電性可消除及寫入之非揮發性記憶格。非揮發性記憶格乃雖未特別圖示，具有浮閘之所謂堆疊閘構造、或具備ONO(氧化物．氮化物．氧代物)閘絕緣膜的記憶體電晶體部和選擇電晶體部所成所謂分離間構造。前述非揮發性記憶格乃於前述浮閘等，植入電子時，臨限值電壓則上昇，又，從前述浮間等，抽出電子時，臨限值電壓則下降。前述非揮發性記憶格乃記憶對應於對於為資料讀取之字元線電壓的臨限值電壓的高低的資訊。快閃記憶體43乃經由卡片控制器42之控制，可進行記憶於非揮發性記憶格之資訊的讀取、對於非揮發性記憶格之資訊的收容(例如寫入)及非揮發性記憶格之記憶資訊之啟始化(例如消除)。

IC卡微電腦44雖未特別圖示，具備保有CPU與該動作程式及利用於認証之控制資訊等的非揮發性記憶體，根據該動作，進行認証處理或加密．解碼處理等。於IC卡微電腦44中，可採用單獨與外部進行界面接觸者、或進行非接觸界面連接者、或可進行兩者之界面連接之雙界面者。在此，採用非接觸界面，例如以使用將資料輸出入、時脈輸入、重置信號輸入連接於端子LA、LB之天線的高頻通訊加以進行。以非接觸界面動作之時，IC卡微電腦44乃從連接於天線端子(LA、LB)之天線，供給電力而動作。

記憶卡41乃做為外部界面端子，具有C1~C5,C6，C6A,C6B,C7~C13之外部端子。在此呈可進行8位元並列資料輸出入之例，C1乃資料端子DAT3、C7~C9乃資料端子DAT0~DAT2、C10~C13乃資料端子DAT4~DAT7、C2乃命令端子CMD、C5乃時脈端子CLK、C4乃電源端子VCC、C3乃接地端子VSS、C6乃第2之接地端子VSS2、C6A、C6B乃天線端子LA、LB。第2之接地端子VSS2乃於記憶卡1中，利用於卡片插拔之檢出。

圖12中例示記憶卡41之外部界面端子之排列。外部界面端子乃在對於記憶卡41之插入方向A交叉之方向，以2列加以形成。電源供給用端子VSS、VCC乃跨越2列加以形成。卡片槽之連接器端子乃對應於第1列之界面端子者，較對應於第2列之界面端子者，卡片插入方向為前者。於原本具有2列外部界面端子之時，從第1列跨過第2列地，形成前述電源供給用端子VCC，VSS時，可容易使至電源切斷的時間變長。而且，具有2列之端子列時，原本卡片槽之連接端子由於至少有2列之故，與前述電源供給用端子VSS、VCC之接觸亦可以2個安定加以進行，可容易對應於電源供給之安定化。圖11及圖12之例中，做為專用端子，未違插拔檢出用端子。在此，令第2接地端子VSS2，利用於插拔之檢出。即，可令電源端子VCC和第2接地端子VSS2以高阻抗加以連接。記憶卡41裝設於卡片槽之狀態下，第2之接地端子VSS2之位準乃呈接地電位。從卡片槽拔取記憶卡41時，從電源端子VCC所對應之卡片槽之電源用連接端子以至於脫離之期間，第2之接地端子VSS2乃呈高位準。由此，卡片控制器42乃可辨識卡片之拔取。檢出卡片之拔取時，卡片控制器42乃於電源切斷前之期間，進行與前述同樣之終止處理。

於圖12中，天線端子LA、LB和第2接地端子VSS2乃分割呈代表於第1列之時脈端子CLK之第1之界面端子的大小範圍而加以形成。記憶卡41之IC卡微電腦44乃雖呈非接觸界面，採用藉由卡片控制器43與外部界面連接之接觸界面時，天線端子LA、LB和第2接地端子VSS2乃呈1個之第2接地端子VSS2。因此，對於如此非接觸界面非對應之記憶卡，經由利用第2接地端子之大小之端子範圍，可成為具有2個天線連接端子LA、LB之非接觸界面對應之記憶卡41。形成前述2個天線連接端子LA、LB之處乃對應於形成未具備天線所成資料輸出入機能的非接觸界面非對應之記憶卡之第2接地端子的範圍。將非接觸界面對應之記憶卡，插入至非接觸界面非對應之記憶卡用之卡片槽時，天線連接端子LA、LB乃於卡片槽內，連接於接地電位供給用之連接端子。於接地電位中，無交流成分，即無信號成份之故，在記憶卡之動作上並無問題。相反，經由天線連接端子LA、LB，於接地電位重疊高頻成分時，電位亦不會大幅變動。於非接觸界面非對應之記憶卡用卡片槽，插入圖11之記憶卡41時，於天線連接端子LA、LB，無連接卡片槽側之信號用連接端子所造成之不妥。又，於非接觸界面用之卡片槽，插入非接觸界面非對應之卡片槽時，卡片槽之天線連接用連接器端子連接於非接觸界面非對應之卡片槽之接地用連接器端子，天線雖會短路，但天線之起電力為小，且天線之輸出阻抗為大之故，不會產生由於天線短路之不妥。如圖11所示，於前述天線連接端子LA、LB中，藉由AC結合用容量元件Cac，連接於IC卡微電腦44。從天線連接端子LA、LB經由非接觸界面非對應之卡片槽之接地電位用連接器端子，於接地電位可抑制直流成分的重疊，又可確實不妨礙來自天線之信號成分之傳送。

圖13所示記憶卡41之外部界面端子之配置乃在天線連接端子LA、LB為大的部分上，與圖12不同。圖14所示記憶卡41之外部界面端子之配置乃在天線連接端子LA、LB和第2接地端子VSS2前後之配置為相反的部分上，與圖12不同。圖15所示記憶卡41之外部界面端子之配置乃在天線連接端子LA、LB和第2接地端子VSS2前後之配置為相反的部分上，與圖13不同。圖16所示記憶卡41之外部界面端子之配置乃廢除第2接地端子VSS2，增加部分使天線連接端子LA、LB變長的部分上，與圖12不同。

以上將由本發明所成發明根據實施形態具體加以說明，但本發明乃非限定於此，於未脫離此要點之範圍下，可進行種種之變更。

例如，消除．寫入之定義乃與上述相反亦可。非揮發性記憶格之記憶資訊乃未限定於2值，可為4值以上。記憶卡之外部界面端子之機能或名稱乃未限定於以上之說明，可適切加以變更。記憶卡乃可搭載IC卡微電腦以外之資料處理裝置。對於快閃記憶體之終止處理的指示乃未限定使用重置信號之時，使用其他信號或命令亦可。處理電路乃未限定界面控制電路和快閃記憶體。快閃記憶體乃未專限定於使用於資訊記憶者，構成可程式邏輯陣列之快閃記憶體亦可。又，終止處理乃未限定於回寫處理、管理資訊之寫入終止處理或中途之寫入動作之終了，可為其他之處理。又，退耦電容器乃非必需設置者。

〔產業上之利用可能性〕

本發明乃可廣泛適用於搭載可改寫記憶資訊之非揮發性記憶體和該控制電路，接受由外部之動作電源之供給的半導體裝置。

1．．．記憶卡

2．．．界面控制電路

3．．．快閃記憶體

VSS．．．(電源供給用端子)接地端子

VCC．．．(電源供給用端子)電源端子

INS．．．(拔取檢出端子)插拔檢出端子

VSS2．．．第2接地端子

4．．．卡片基板

5．．．外殼

10．．．對應於VCC之卡片槽之連接端子

11．．．對應於VSS之卡片槽之連接端子

14．．．對應於INS之卡片槽之連接端子

23．．．主機裝置之卡片槽

30~32．．．缺口

33~35．．．簧片

36．．．電源配線

37．．．接地配線

38．．．退耦電容器

41．．．記憶卡

42．．．卡片控制器

43．．．快閃記憶體

IC．．．卡微電腦

LA，LB．．．天線連接端子

[圖1]顯示關於本發明之一例的記憶卡之概略平面圖。

[圖2]將記憶卡之外部界面端子和卡片槽之連接端子的連接例，以裝設完成之狀態顯示之平面圖。

[圖3]將記憶卡之外部界面端子和卡片槽之連接端子的連接例，以裝設完成之狀態顯示之平面圖。

[圖4]將記憶卡之外部界面端子和卡片槽之連接端子的更外連接例，以裝設完成之狀態顯示之平面圖。

[圖5]例示將插拔檢比為了在於電壓檢出之電路構成的電路圖。

[圖6]例示將插拔檢出為了在於電流檢出之電路構成的電路圖。

[圖7]顯示將外部界面端子以2列配置之例子的平面圖。

[圖8]顯示將外部界面端子以2列配置之其他例子的平面圖。

[圖9]例示記憶卡之躍出抑制機構之概略平面圖。

[圖10]例示記憶卡之電路零件搭載面之平面圖。

[圖11]具有關於本發明之第2之例之多功能的記憶卡的方塊圖。

[圖12]例示圖11之記憶卡之外部界面端子之排列的平面圖。

[圖13]顯示天線端子變大之部分與圖12不同之外部界面端子之排列的平面圖。

[圖14]顯示天線端子和第2接地端子之前後之配置呈相反的部分與圖12不同之外部界面端子之排列的平面圖。

[圖15]顯示天線端子和第2接地端子之前後之配置呈相反的部分與圖13不同之外部界面端子之排列的平面圖。

[圖16]廢止第2接地端子，相對增加天線端子長度的部分與圖12不同之外部界面端子之排列的平面圖。

1．．．記憶卡

2．．．界面控制電路

3．．．快閃記憶體

4．．．卡片基板

5．．．外殼

INS．．．(拔取檢出端子)插拔檢出端子

VSS．．．(電源供給用端子)接地端子

VCC．．．(電源供給用端子)電源端子

VSS2．．．第2接地端子

Claims (7)

1. 一種半導體裝置，乃具有外部界面端子和處理電路，於主機裝置呈可拔取地加以裝設，接受動作電源之供給，其特徵乃前述外部界面端子乃具有電源供給用端子、拔取檢出端子及其他之端子；前述電源供給用端子乃具有前述拔取檢出端子從主機裝置之對應端子脫離之後，可維持特定時間以上與前述主機裝置之對應端子的接觸的長度；前述電源供給用端子乃較前述拔取檢出端子向拔取方向較長地加以形成者。
2. 如申請專利範圍第1項之半導體裝置，其中，前述電源供給用端子乃較前述拔取檢出端子在於與拔取方向相反側亦較長，超出前述拔取檢出端子，向與拔取方向相反側突出的長度乃較突出於拔取方向之長度為短。
3. 如申請專利範圍第1項之半導體裝置，其中，裝設於主機裝置時，前述電源供給用端子乃在沿前述拔取方向之2處，接觸於前述主機裝置之對應端子。
4. 一種半導體裝置，乃具有外部界面端子和處理電路，於主機裝置呈可拔取地加以裝設，接受動作電源之供給，其特徵乃前述外部界面端子乃具有電源供給用端子、拔取檢出端子及其他之端子；前述電源供給用端子乃具有前述拔取檢出端子從主機裝置 之對應端子脫離之後，對於2.5m/s之拔取速度，具有1.0ms以上主機裝置之對應端子的接觸的長度者。
5. 如申請專利範圍第4項之半導體裝置，其中，前述電源供給用端子乃較前述拔取檢出端子，向拔取方向變長地加以形成。
6. 如申請專利範圍第5項之半導體裝置，其中，前述電源供給用端子乃較前述拔取檢出端子在於與拔取方向相反側亦較長地形成，超出前述拔取檢出端子，向與拔取方向相反側突出的長度乃較突出於拔取方向之長度為短。
7. 如申請專利範圍第4項之半導體裝置，其中，裝設於主機裝置時，前述電源供給用端子乃在沿前述拔取方向之2處，接觸於前述主機裝置之對應端子。