TWI400585B - 混合式多層光罩組及製造積體電路元件之方法 - Google Patents

Description

混合式多層光罩組及製造積體電路元件之方法

本發明是有關於一種半導體製程之方法，且特別是有關於一種與光罩相關的半導體製程之方法。

製造積體電路元件需要一系列的光罩，其中光罩的圖案投影至半導體基材上以形成圖案。因為積體電路元件的複雜度增加以及成品電路的幾何面積縮小，量產前需要先試製以驗證。試製時，要使用能夠減少成本與材料，且使得量產速度較先前為快的方式進行。

量產時，在光罩上製造多個相同圖案，用於在半導體基材的多個晶粒上，形成多個相同圖案。這些晶粒位於半導體基材的同一層。此方法可以使多個晶粒同時曝光。試製時常見的方法是使用多層光罩(Multi-Layer Masks,MLMs)，多層光罩包含多個圖案，這些圖案間彼此不同以分別對應半導體基材的不同層結構，而非形成多個相同圖案。

使用多層光罩的一圖案，圖案化半導體基材的第一層結構後，再將多層光罩相對於半導體基材移動，以圖案化半導體基材的第二層結構。舉例但並非限制，多層光罩包含四個圖案，用在半導體基材上形成四個圖案，這些圖案分別位於一晶粒之四個不同層，且一次只能圖案化一晶粒。使用多層光罩雖然使得產量減少，但因為光罩的製造費用下降，此技術仍具有優勢。

多層光罩出現在美國專利先前技術6,710,851及5,995,200，因此將二案合併以作為參考。此二案描述多層光罩的多個不同圖案，皆以周邊界以及間邊界分隔，但此多層光罩無法使用於量產，呈現於先前技術的問題亟待改善。

因此本發明之一實施方式提供一種製造積體電路元件之方法。此積體電路元件具有多個層結構，這些層結構區分為第一子集和第二子集。製造積體電路元件之方法步驟如下：

(1)　為第一子集製造多層光罩，此多層光罩具有多個圖案，這些圖案彼此不同，以分別對應第一子集之層結構。

(2)　為第二子集製造第一投產光罩，此第一投產光罩具有多個圖案，這些圖案彼此相同。

(3)　使用多層光罩和第一投產光罩進行試製。

(4)　試製後，為第一子集製造第二投產光罩。

(5)　使用第一投產光罩和第二投產光罩，製造積體電路元件。

本發明之另一實施方式，提出一種混合式光罩組，其可圖案化半導體基材之層結構，以製造積體電路元件，這些層結構區分為第一子集和第二子集。混合式光罩組包含多層光罩和投產光罩。多層光罩包含多個圖案與間隙，多層光罩的圖案彼此不同以分別對應第一子集。間隙分隔這些圖案。投產光罩亦包含多個圖案與切割道。投產光罩的圖案彼此相同以對應第二子集。切割道分隔這些圖案。其中，多層光罩之間隙的寬度寬於投產光罩之切割道的寬度。

根據本發明之另一實施例，一種光罩，其可圖案化半導體基材，以製造積體電路元件。此光罩包含基板、光罩區、輸出圖案以及對準標誌組。其中，光罩區定義於基板，且此光罩區包含多個子光罩區與切割道。切割道分隔子光罩區。輸出圖案重複形成於子光罩區。對準標誌組重複形成於子光罩區周圍之切割道，藉此使子光罩區具有本身之對準標誌組。

本發明揭露多個不同的實施例，用以施行多種不同的特色。組成元件以及配置的實施例將描述於下，以簡化本揭露。以下提及的多個實施例皆為舉例，並非用以限定本發明。此外，本發明在實施例中重複使用多個元件符號，僅是為使實施例簡明，而非規定在各實施例或結構之間有任何的相關性。下述實施例的第一特色和第二特色之構造或配置，可能包含結合該二特色的實施例，也可能包含再結合另一特色的實施例，使得第一特色和第二特色之間沒有直接的關聯性，或使此二特色以不同的配置方法結合。

請參照第1圖。實施例中，微影系統100包含發光源110，而發光源110可以是任何適當的光源。例如，發光源110可以是波長436奈米的G線(G-line)或是356奈米的I線(I-line)水銀燈、波長248奈米的氟化氪(KrF)準分子雷射、波長193奈米的氟化氬(ArF)準分子雷射、波長157奈米的氯(F2)準分子雷射，或是其它符合要求的波長之光源(波長約小於100奈米)。發光源110含有一從紫外光(UV)、深紫外光(DUV)、極短紫外光(EUV)或X光中，所選取的光源。發光源包含一由電子束、離子束或電漿中所選取的粒子源。

微影系統100包含照明系統120，如聚光鏡。照明系統120包含透鏡以及其它透鏡組件。例如，照明系統120包含微透鏡系統、陰影遮罩或其它設計，用來導正由光源110發出至光罩的光線。

在圖案化的過程中，提供微影系統100一光罩130。光罩130包含透明基板以及具有圖案的吸收層。透明基板可以使用熔矽石(SiO2)，例如矽硼玻璃(borosilicate glass)和鈉鈣玻璃(soda-lime glass)，亦可以使用氟化鈣(calcium fluoride)或其他適當材料。具有圖案的吸收層是經過多次處理，並由多種材料構成，例如由鉻(Cr)和氧化鐵(iron oxide)所製成的金屬膜，或由二硅化鉬(MoSi)、硅酸鋯(ZrSiO)、氮化矽(SiN)、氮化鈦(TiN)所製成的無機薄膜。進入吸收區時，光束會部分地或全部地被阻擋。在吸收層製造孔道，可以使得光束穿越而不會被吸收層所吸收。光罩也可以結合其它解析度增強技術，如相移光罩(Phase Shift Mask,PSM)或光學鄰近校正術(Optical Proximity Correction,OPC)。

微影系統100包含接物鏡140，其中接物鏡140包含透鏡元件。透鏡元件包含透明基層，或更包含多個塗層。透明基層是傳統的接物鏡，以熔矽石、氟化鈣(CaF2)、氟化鋰(LiF)、氟化鋇(BaF2)或其它適當材料製成。透鏡元件所使用的材料，是以微影過程中的發光源波長作為選擇，用來使得吸收和發散值達到最小。照明透鏡120及接物透鏡140都被稱為成像透鏡，可能另含有一些元件，如入射光瞳和出射光瞳，用來在半導體基材上形成光罩130所定義的圖案。

微影系統110包含光孔145，使發光源110散發的能量可以穿透。光孔145介於發光源110和半導體基材之間的任何位置。

微影系統100可以更包含基板台150，使半導體基材以平移或旋轉的方式與光罩130對準。例如，半導體基材160被放置在基板台150上，用來在微影過程中進行曝光。半導體基材160包含基本半導體，如晶矽(crystal silicon)、多晶矽(polycrystalline silicon)、無定型矽(amorphous silicon)、鍺(germanium)，以及鑽石(diamond)；複合半導體，如碳化矽(silicon carbide)和砷化鎵(gallium arsenic)；合金半導體，如釸鍺(SiGe)、鎵鉮鏻(GaAsP)、鋁銦鉮(AlInAs)、鋁鎵鉮(AlGaAs)、鎵銦鏻(GaInP)，或其它合金。微影過程中，光阻塗布層形成於半導體基材160。

微影系統100可以使用多種不同配置。例如，光孔145可以被配置在光罩130和接物鏡140之間。微影系統100可以包含不同的元件和機構，以進行浸潤式微影法。本發明可以與許多不同種類的微影系統一起運作，包含掃描機、步進機以及掃描步進式系統。

第2圖說明標準半導體基材160，包含多個被稱為「區域」(field)的區塊。一區域可能包含多個晶粒。量產時，微影過程一次曝光晶圓的一區域。半導體基材160包含多個含有完整積體電路的完整區域162，以及多個排列在晶圓周圍區塊的不完整區域164。不完整區域164可能因為受限於晶圓的幾何圖形，而無法涵蓋完整的電路線圖。如果沒有具功能性的晶粒，則廢棄此區域。

請參照第3圖，元件符號200代表標準光罩，可用來作為第1圖微影系統100的光罩130。光罩200包含四個相同圖案202，用以圖案化半導體基材的一區域。半導體基材上的電路層可能是有效區、多晶矽層、金屬層或是接觸層。切割道204分隔此四個相同圖案202。圖案的數量在此為一例子，而每一圖案實際上代表任何可能數量的晶粒。

請參照第4圖，元件符號210代表另一標準光罩，可用來作為第1圖微影系統100的光罩130。光罩210為多層光罩，包含四個不同圖案212、214、216和218，分別對應四個不同層，可以使區域的一子集曝光。例如，一區域包含八個晶粒，而圖案212、214、216和218皆各成像於兩個晶粒上，以間隙220分隔此四圖案。間隙220為標準多層光罩的一部分，用來屏蔽發射。因此，一次只能使得四個不同圖案212、214、216或218其中之一進行曝光。圖案的數量在此僅為一個例子。在某些實施例中，光罩210包含屏蔽光罩，用來遮蔽光罩的另外三個圖案，使得僅有一圖案可以圖案化半導體基材160。

請參照第5圖，元件符號250亦代表標準光罩，可以用來作為第1圖微影系統100的光罩130。光罩250包含四個相同圖案212，如第4圖光罩220的圖案，用以圖案化基板的區域。切割道252分隔此四圖案212。圖案的數量僅為一個例子，且每一圖案代表任何可能數量的晶粒。

請參照第6圖，元件符號260亦代表標準光罩，可用來作為第1圖微影系統100的光罩130。光罩260包含四個相同圖案214，如第4圖光罩220的圖案，用以圖案化基板的區域。切割道262分隔此四圖案214。圖案的數量僅為一個例子，且每一圖案代表任何可能數量的晶粒。

雖然沒有明示，另一光罩可以包含四個相同圖案216，而另一光罩則可包含四個相同圖案218。此二光罩皆包含切割道，以分隔相連之圖案。

請參照第7圖，元件符號300指明一標準方法，可使積體電路元件由試製而至量產。試製310是指設計積體電路元件及所使用的相關光罩，進行測試和驗證的過程。步驟320中，製造出至少一光罩，如第4圖的多層光罩210。多層光罩包含多個不同圖案以對應至不同層，而有減少費用的優點。因光罩費用昂貴，故使用多層光罩可使費用大為減少。如第4圖，多層光罩有寬於切割道的間隙，可用以分隔多個不同圖案。

傳統多層光罩的試製中，有些光罩會有多個相同圖案對應同一層結構，其間隙大小同於第4圖的多層光罩210，這些光罩包含如有效區、多晶矽、金屬層或接觸層的圖案。步驟325製造如第3圖的光罩200之投產光罩，而非製造含有間隙的光罩。此光罩的優點在於試製後，這些光罩可用於量產，而不需要購買及建造新的光罩。

參照步驟330，使用多層光罩以及投產光罩進行試製，稱為組合模式或混合式光罩組生產。試製時使用多層光罩，一圖案會對準第1圖的半導體基材160，且圖案會曝光於基板的子區域。重複此過程至圖案成像於整個晶圓表面，如第2圖所繪示。使用投產光罩時，光罩將完全曝光於半導體基材160的區域。參照第3圖，光罩將一次在半導體基材上對準並曝光此四個相同圖案202。

參照步驟340，將決定試製的成功與否。若需修正光罩，則返回前面步驟重新製造新光罩，再以新光罩重複執行試製的步驟320或325。若成功通過試製，則進入量產步驟350。步驟360，在先前步驟中位於多層光罩之不同層結構的圖案，將製造於不同的投產光罩。試製時使用的投產光罩可於量產時使用。製造出一套完整的投產光罩後，在步驟370則可使用此套投產光罩進行量產。

第8圖繪示一混合式光罩組380，根據本發明的實施例，可用於第1圖的微影系統100。此混合式光罩組為投產光罩，如第3圖的光罩200，根據本發明揭露的實施例，將更詳盡地描述於第8圖。混合式光罩組380包含光罩區384，定義於基板382。光罩區384的圖案以微影系統，同時投影於半導體基材。光罩區384包含兩個以上的子光罩區，由切割道分隔。此例中，光罩區384包含四個子光罩區386、388、390和392。舉例來說，子光罩區386是由虛線386a、386b、386c、386d所標示出的區域。子光罩區由切割道394分隔。如第8圖繪示，每一子光罩區皆形成圖案387。在此用來說明的圖案中，包含兩個正方形及一個長方形。一對準標誌組396，如396a、396b和396c，形成於切割道及第一子光罩區386。重複複製此套對準標誌組396於切割道，其中切割道位於光罩區域384之其餘子光罩區的周圍，切割道亦包含區域398，此區域不可形成任何對準標誌組。

本發明之實施例，提供一種製造積體電路元件的方法，利用此方法試製時，多層光罩的圖案彼此不同，分別對應第一子集，投產光罩的圖案彼此相同對應於第二子集，稱為第一投產光罩。試製時，使用多層光罩及投產光罩。試製後，製造第一子集之第二投產光罩。積體電路元件使用第一投產光罩和第二投產光罩進行量產。

本發明之另一實施例提供一混合式光罩組，用於半導體基材曝光多層圖案，以製造積體電路元件。混合式光罩組包含多層光罩，對應於第一子集，此多層光罩包含許多不同圖案，以間隙分隔。混合式光罩組更包含投產光罩，對應於第二子集。每一投產光罩皆包含多個相同圖案，以切割道分隔。

本發明之另一實施例提供一混合式光罩組，用於半導體基材上曝光多層圖案，以製造積體電路元件。混合式光罩組包含基板；定義於基板之光罩區，而光罩區包含多個以切割道分隔之子光罩區；輸出圖案，形成於基板且重複於各子光罩區；對準標誌組，形成於切割道且重複於各子光罩區。本發明之混合式光罩組在不同例子中，可能包含4或6個子光罩區。

前面已描述多個實施例之特徵，使得熟習該技藝者，可以更詳細了解接下來之細節描述。熟習該技藝者可以更無困難地，使用本揭露作為其它步驟及結構之設計或修改的基礎，用以實現與此介紹，同目的或優點之實施例。熟習該技藝者應了解該同等之構造，並未偏離本揭露之精神及範圍，任何熟習該技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。

100．．．微影系統

110．．．發光源

120．．．照明系統

130．．．光罩

140．．．接物鏡

145．．．光孔

150．．．基板台

160．．．半導體基材

162．．．完整區域

164．．．不完整區域

200．．．光罩

202．．．有效區

204．．．切割道

210．．．多層光罩

212~218．．．圖案

220．．．間隙

250．．．光罩

252．．．切割道

260．．．光罩

262．．．切割道

300~370．．．步驟

為對於本發明有較佳的了解，所附的圖示之詳細說明如下。實施此技術，並非僅能按照實施例的多個特徵執行，而是可以任意地增減多個特徵，使得此討論更為清楚。

第1圖係繪示依照本發明另一較佳實施例的一種微影系統之標準實施例圖。

第2圖係繪示第1圖微影系統中，所使用之半導體晶圓其一實施例之俯視圖。

第3~6圖係繪示依照本發明另一較佳實施例，可用於第1圖微影系統之多個光罩圖。

第7圖係繪示使用第1圖微影系統之方法，及依照本發明另一較佳實施例之第3~6圖的光罩之一種流程圖。

第8圖係繪示依照本發明另一較佳實施例，可使用於第1圖微影系統之一種混合式光罩組圖。

300~370．．．步驟

Claims (20)

1. 一種製造積體電路元件之方法，其中該積體電路元件具有複數個層結構，將該些層結構至少區分為一第一子集和一第二子集，該製造積體電路元件之方法包含：為該第一子集製造至少一多層光罩，其中該多層光罩具有複數個圖案，該些圖案彼此不同，以分別對應該第一子集中之該些層結構；為該第二子集製造至少一第一投產光罩，其中該第一投產光罩包含複數個圖案，該些圖案彼此相同；使用該多層光罩和該第一投產光罩，進行試製；於試製後，為該第一子集製造至少一第二投產光罩；以及使用該第一投產光罩和該第二投產光罩，製造該積體電路元件。
2. 如請求項1所述之製造積體電路元件之方法，其中該多層光罩包含至少一間隙，介於該多層光罩之該些圖案之間，該第一投產光罩包含至少一切割道，介於該第一投產光罩之該些圖案之間，且該間隙之寬度寬於該切割道之寬度。
3. 如請求項1所述之製造積體電路元件之方法，其中該第二子集包含至少一有效區圖案。
4. 如請求項1所述之製造積體電路元件之方法，其 中該第二子集包含至少一多晶矽層圖案。
5. 如請求項1所述之製造積體電路元件之方法，其中該第二子集包含至少一接觸層圖案。
6. 如請求項1所述之製造積體電路元件之方法，其中該第二子集包含至少一金屬層圖案。
7. 如請求項1所述之製造積體電路元件之方法，其中進行該試製之步驟包含：一次將該多層光罩的該些圖案其中之一，曝光至一晶圓之一子區域；以及一次將該投產光罩之該些圖案，曝光至一晶圓之一區域。
8. 如請求項1所述之製造積體電路元件之方法，其中進行該試製之步驟包含：使用該多層光罩進行一屏蔽式曝光；以及使用該投產光罩進行一非屏蔽式曝光。
9. 一種混合式光罩組，用於對一半導體基材上的複數個層結構進行曝光，以製造一積體電路元件，其中該些層結構至少區分為一第一子集和一第二子集，該混合式光罩組包含： 第一多層光罩組，具有至少一多層光罩，用以形成該第一子集之該些層結構，該多層光罩包含複數個圖案，該些圖案彼此不同以分別對應該第一子集之該些層結構中的不同層結構，該些圖案被一間隙分隔，該間隙具有一第一寬度；以及第二光罩組，具有至少一光罩，用以形成該第二子集之該些層結構，該光罩包含複數個相同的圖案對應一共同層，該些相同的圖案被一切割道分隔，該切割道具有小於該第一寬度的一第二寬度；其中係使用該第一多層光罩組及該第二光罩組製造該積體電路元件。
10. 如請求項9所述之混合式光罩組，其中該第二子集之該些層結構其中至少一為有效區、多晶矽層、接觸層或金屬層。
11. 如請求項9所述之混合式光罩組，且其中該第一多層光罩組係配置以令該多層光罩之該些圖案分別曝光，而該第二光罩組則配置以令該些彼此相同的圖案一齊曝光。
12. 如請求項9所述之混合式光罩組，其中該多層光罩之該些圖案均包含一對準標誌組。
13. 如請求項12所述混合式光罩組，其中該對準標誌 組形成於該間隙上。
14. 一種混合式光罩組，用於對一半導體基材上的複數個層結構進行曝光，以製造一積體電路元件，其中該些層結構至少區分為一第一子集和一第二子集，該混合式光罩組包含：第一光罩組，具有至少一多層光罩，用以形成該第一子集之該些層結構，該多層光罩包含多個光罩區，該些光罩區配置讓各該光罩區單獨被曝光，該些光罩區被一間隙分隔，且該間隙用以阻擋輻射；以及第二光罩組，具有至少一投產光罩，用以形成該第二子集之該些層結構，該投產光罩包含具有數個相同圖案的一區域，該些相同圖案被一切割道分隔，且配置讓該些相同圖案及該切割道同時被曝光至一共同層；其中係使用該第一光罩組及該第二光罩組製造該積體電路元件。
15. 如請求項14所述之光罩，其中該第二光罩組具有多數個該投產光罩，每一該投產光罩的該區域的尺寸彼此不同。
16. 如請求項14所述之光罩，其中該間隙具有一第一寬度，該切割道具有一第二寬度，該第二寬度小於該第一寬度。
17. 如請求項14所述之光罩，其中該些光罩區係各自被曝光以形成有效區、多晶矽層、接觸層或金屬層。
18. 如請求項14所述之光罩，其中該些光罩區的數量為4。
19. 如請求項14所述之光罩，其中該投產光罩包含：一光罩區，定義於一基材上，其中該光罩區包含數個子光罩區，該些子光罩區被該切割道分隔；一輸出圖案，形成於該基材上，且重複於各該子光罩區；一對準標誌組，形成於該切割道上，且重複形成於每一該子光罩區的周圍，藉此使各該子光罩區均具有本身之對準標誌組。
20. 如請求項19所述之光罩，其中該些子光罩區的數量為4或6。