TWI389621B - 電路板之製作方法 - Google Patents

Description

電路板之製作方法

本發明涉及電路板技術領域，特別涉及一種厚度較小之電路板之製作方法。

印刷電路板(Printed Circuit Board, PCB)作為各種數位元件之載體廣泛應用於各種數位產品之封裝。隨著數位產品沿著輕、薄、短、小、省電之趨勢不斷發展，印刷電路板之製作工藝亦面臨更大之挑戰。

為減小數位產品之厚度，用於製作雙面電路板之柔性覆銅基材之厚度已從100微米降低至36微米，這一發展給電路板製作之各個步驟均帶來不便。尤其在經歷複數次塗佈光阻、曝光顯影、蝕刻、光阻去除及電鍍等濕制程後，柔性覆銅基材會出現嚴重壓折傷。另，於電鍍工序，柔性覆銅基材極易從治具上脫落至電鍍槽底，而導致產品報廢。於選擇性電鍍，即，於柔性覆銅基材之一表面貼附乾膜，僅對另一表面進行電鍍，所得產品還發生捲曲，給剝膜帶來困難，捲曲嚴重時，整個電路板將報廢。又如，於蝕刻柔性覆銅基材以形成外層線路後，所得產品皺褶嚴重。以上現象均不利於提高生產效率或產品良率。

有鑑於此，提供一種電路板之製作方法，以提高生產效率及產品良率實屬必要。

一種電路板之製作方法，包括步驟：提供二電路基板，每個電路基板均包括中間層與分別形成於所述中間層兩側之第一導電層與第二導電層，每個電路基板均包括加工區與環繞連接所述加工區之邊緣區；提供一黏結片，其具有與所述加工區相對應之開口；將所述黏結片壓合於所述二電路基板之間以形成壓合板，所述二電路基板之加工區中之第二導電層均暴露於所述開口；將所述壓合板之二第一導電層均製作成第一導電線路；以及切割去除所述壓合板中與所述電路基板之邊緣區對應之區域，從而得到二分離之電路板。

本技術方案提供之電路板之製作方法將二電路基板與一黏結片壓合於一起製成壓合板，由於所得之壓合板之厚度較大，後續之濕制程均不會導致壓合板出現皺褶、捲曲或報廢之情況。有利於提高產品之良率。

下面將結合附圖及實施例對本技術方案提供之電路板之製作方法作進一步詳細說明。

本技術方案實施例提供一種電路板之製作方法，其包括以下步驟：

第一步，提供兩個如圖1所示之電路基板10，其包括中間層11與分別形成於所述中間層11兩側之第一導電層12與第二導電層13。

所述電路基板10可為雙面覆銅基板或多層板。所述中間層11可為絕緣層或多層板之內層板。本實施例中，所述電路基板10為雙面覆銅基板，所述中間層11為聚酯（PET）薄膜或聚醯亞胺（PI）薄膜。所述第一導電層12與第二導電層13可均為銅層。所述電路基板10為長方體形，其厚度約為36微米。所述電路基板10包括加工區101與環繞連接於所述加工區101之邊緣區102。所述加工區101位於所述電路基板10之中心。所述加工區101包括複數產品區103與一連接區104。所述連接區104連接於所述複數產品區103之間。所述邊緣區102為環形。本實施例中，所述加工區101為方形。所述邊緣區102為方形框體。所述產品區103之數量為四個，所述四個產品區103呈陣列式排布。所述連接區104為“十”字型。所述第一導電層12與第二導電層13可均為銅箔。

第二步，蝕刻所述第一導電層12以於所述第一導電層12中預定位置形成複數第一孔120，得到如圖2所示之結構。所述複數第一孔120藉由影像轉移及蝕刻工藝形成。具體地，可先於所述第一導電層12上貼附光阻，再經過曝光、顯影、蝕刻等工藝去除所述第一導電層12之部分導電材料，剩餘之部分導電材料即圍合形成複數第一孔120。每一第一孔120均具有連接於所述第一導電層12相對之二表面之間之第一側面121。

第三步，將所述第二導電層13製作成第二導電線路130，得到如圖3所示之結構。具體地，可先於所述第二導電層13之一側形成光阻層，再經過曝光、顯影、蝕刻等工藝去除所述第二導電層13之部分導電材料，剩餘之部分導電材料即構成第二導電線路130。

可理解，上述第三步與第二步亦可調換順序，或者同時進行。

第四步，於所述中間層11中形成與所述複數第一孔120一一連通之複數第二孔110，從而於所述二電路基板10中均形成複數貫穿所述第一導電層12與中間層11之盲孔105，得到如圖4所示之結構。所述第二導電層13部分暴露於所述盲孔105。本實施例中，所述複數第二孔110藉由雷射燒蝕形成。具體地，可採用二氧化碳雷射燒蝕所述中間層11。所述第二孔110具有連接於所述中間層11之二相對之表面之間之第二側面111。所述第二側面111與第一側面121共同構成盲孔105之孔壁106。

第五步，提供一如圖5所示之黏結片14，其具有與所述加工區101相對應之開口140。

所述黏結片14之主要材質可為聚丙烯酸甲酯或環氧樹脂。所述黏結片14之兩側通常會有離型保護膜。所述黏結片14之厚度範圍為12.5微米到50微米。具體地，可先提供一塊與所述電路基板10形狀大小大致相同之長方體形片，再藉由沖型等方式於其中心處形成開口140，即可得到環形之黏結片14。所述開口140之長度與寬度均大於或等於所述加工區101之長度與寬度。

第六步，將所述黏結片14壓合於所述二電路基板10之間以形成如圖6所示之壓合板107，所述二電路基板10之加工區101中之第二導電層13均暴露於所述開口140。

製作所述壓合板107時，可先將所述黏結片14貼合於一塊電路基板10之第二導電層13之邊緣區102。然後使另一電路基板10之第二導電層13之邊緣區102貼合於所述黏結片14，得到貼合板。最後將所述貼合板移至壓合機內進行壓合，所述黏結片14形成黏結層141，即得到壓合板107。所述壓合板107之厚度範圍為80微米到120微米，其兩側均為第一導電層12。

第七步，於所述圖6中之盲孔105之孔壁106形成孔壁導電層108，得到導通盲孔109，如圖7所示。

具體地，可採用化學沈銅工藝或黑影工藝，本實施例中，孔壁導電層108係藉由黑影工藝形成，其材質為碳。所述黑影工藝僅於絕緣之材料表面沈積導電層，故，所述孔壁導電層108僅形成於盲孔105之第二孔110之第二側面111。

第八步，藉由電鍍於所述壓合板107之二第一導電層12之表面、所述複數導通盲孔109之孔壁導電層108表面以及所述第二導電層13暴露於所述複數導通盲孔109之表面形成導電鍍層122，如圖8所示。

第九步，將所述第一導電層12製作成第一導電線路123，得到如圖9所示之結構。本步驟中，所述導電鍍層122隨所述第一導電層12一起被製作成第一導電線路123。可先於所述導電鍍層122之一側形成光阻層，再經過曝光、顯影、蝕刻等工藝去除所述第一導電層12與導電鍍層122之部分導電材料，剩餘之部分導電材料即構成第一導電線路123。

第十步，切割去除所述壓合板107中與所述電路基板10之邊緣區102對應之區域，得到二分離之如圖10所示之電路板16。可採用成型機對所述壓合板107進行切割。由於所述開口140之長度與寬度均大於或等於所述加工區101之長度與寬度，壓合後形成於所述邊緣區102之黏結層141亦隨邊緣區102脫離所述壓合板107，可得到二分離之電路板16、每一電路板16均形成有第一導電線路123、導通盲孔109與第二導電線路130之。第十一步，於上述電路板16之兩側形成分別覆蓋所述第一導電線路123與第二導電線路130之第一覆蓋層150與第二覆蓋層151，得到如圖11所示之結構。本實施例中，覆蓋所述第一導電線路123之第一覆蓋層150於對應導通盲孔109處留出開口，可根據需要於該處安裝數位元件。第二覆蓋層151覆蓋所述第二導電線路130之導線並部分填充導線之間之空隙。

第十二步，去除所述電路板16之連接區104，得到與所述複數產品區103一一對應之複數電路板單元17，如圖12所示。每一電路板單元17中，所述第一導電線路123藉由所述導通盲孔109與所述第二導電線路130訊號連接。

本技術方案提供之電路板之製作方法將兩塊電路基板10與黏結片14壓合於一起製成壓合板107，由於第六步所得之壓合板107之厚度較大，後續之第七步至第九步之化學沈銅工藝或黑影工藝、電鍍工藝、影像轉移及蝕刻工藝等過程均不會導致壓合板107出現皺褶、捲曲或報廢之情況。有利於提高產品之良率。此外，形成壓合板107後，可同時對其兩側之第一導電層12進行電鍍，相較於傳統之需要針對每一電路基板10之某一表面進行選擇性電鍍之做法，可省去於第二導電層13貼附保護膜以及後續之去除保護膜之步驟，不僅節省了工序、有利於提高生產效率，還避免了電路基板10因厚度小而落入電鍍槽內之風險，有利於提高產品良率。

綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

10‧‧‧電路基板

11‧‧‧中間層

12‧‧‧第一導電層

120‧‧‧第一孔

121‧‧‧第一側面

122‧‧‧導電鍍層

123‧‧‧第一導電線路

13‧‧‧第二導電層

130‧‧‧第二導電線路

14‧‧‧黏結片

140‧‧‧開口

141‧‧‧黏結層

150‧‧‧第一覆蓋層

151‧‧‧第二覆蓋層

16‧‧‧電路板

17‧‧‧電路板單元

101‧‧‧加工區

102‧‧‧邊緣區

103‧‧‧產品區

104‧‧‧連接區

105‧‧‧盲孔

106‧‧‧孔壁

107‧‧‧壓合板

108‧‧‧孔壁導電層

109‧‧‧導通盲孔

圖1係本技術方案實施例提供之一電路基板之結構示意圖。

圖2係上述電路基板形成複數第一孔後之剖面示意圖。

圖3係於上述電路基板之第二導電層製作成第二導電線路後之剖面示意圖。

圖4係上述電路基板形成複數第二孔並得到盲孔後之剖面示意圖。

圖5係本技術方案實施例提供之黏結片之結構示意圖。

圖6係所得壓合板之剖面示意圖。

圖7係於上述壓合板之盲孔之孔壁形成孔壁導電層後之剖面示意圖。

圖8係於上述壓合板之二第一導電層上均形成導電鍍層後之剖面示意圖。

圖9係將上述壓合板之二第一導電層均製作成第一導電線路後之剖面示意圖。

圖10係去除上述壓合板之邊緣區，得到之一電路基板之剖面示意圖。

圖11係上述電路基板之兩側分別形成第一覆蓋層與第二覆蓋層後之剖面示意圖。

圖12去除上述電路基板之連接區，得到之一電路板單元之剖面示意圖。

10‧‧‧電路基板

11‧‧‧中間層

12‧‧‧第一導電層

13‧‧‧第二導電層

140‧‧‧開口

141‧‧‧黏結層

101‧‧‧加工區

102‧‧‧邊緣區

103‧‧‧產品區

104‧‧‧連接區

105‧‧‧盲孔

106‧‧‧孔壁

107‧‧‧壓合板

Claims (10)

1. 一種電路板之製作方法，包括步驟：
   提供二電路基板，每個電路基板均包括中間層與分別形成於所述中間層兩側之第一導電層與第二導電層，每個電路基板均包括加工區與環繞連接所述加工區之邊緣區；
   提供一黏結片，其具有與所述加工區相對應之開口；
   將所述黏結片壓合於所述二電路基板之間以形成壓合板，所述二電路基板之加工區中之第二導電層均暴露於所述開口；
   將所述壓合板之二第一導電層均製作成第一導電線路；以及
   切割去除所述壓合板中與所述電路基板之邊緣區對應之區域，從而得到二分離之電路板。
2. 如申請專利範圍第1項所述之電路板之製作方法，其中，於將所述黏結片壓合於所述二電路基板之間之前，蝕刻第一導電層以於第一導電層中形成複數第一孔，同時蝕刻第二導電層以將第二導電層製成第二導電線路。
3. 如申請專利範圍第2項所述之電路板之製作方法，其中，於第一導電層中形成複數第一孔後，於將所述黏結片壓合於所述二電路基板之間之前，還於中間層中形成與所述複數第一孔一一連通之複數第二孔，以於電路基板中形成複數貫穿所述第一導電層與中間層之盲孔。
4. 如申請專利範圍第2項所述之電路板之製作方法，其中，所述電路基板為雙面覆銅基板，所述複數第二孔藉由雷射燒蝕形成。
5. 如申請專利範圍第1項所述之電路板之製作方法，其中，於將所述黏結片壓合於所述二電路基板之間之前，將所述二電路基板之第二導電層均製作成第二導電線路。
6. 如申請專利範圍第3項所述之電路板之製作方法，其中，於形成所述壓合板之後，將所述壓合板之二第一導電層製作成第一導電線路之前，於所述複數盲孔之孔壁形成孔壁導電層。
7. 如申請專利範圍第6項所述之電路板之製作方法，其中，所述孔壁導電層之材質為碳。
8. 如申請專利範圍第6項所述之電路板之製作方法，其中，於所述複數盲孔之孔壁形成孔壁導電層之後，將所述第一導電層製作成第一導電線路之前，藉由電鍍於所述壓合板之二第一導電層表面、所述複數盲孔之孔壁導電層表面以及所述第二導電層暴露於所述複數盲孔之表面形成導電鍍層，於將所述第一導電層製作成第一導電線路時，所述第一導電層表面之導電鍍層與第一導電層一起被蝕刻。
9. 如申請專利範圍第1項所述之電路板之製作方法，其中，於得到二分離之電路板之後，於每一電路板之兩側分別形成第一覆蓋層與第二覆蓋層。
10. 如申請專利範圍第1項所述之電路板之製作方法，其中，所述電路基板之加工區包括複數產品區與一連接區，所述連接區連接於所述複數產品區之間，於切割去除所述壓合板中與所述電路基板之邊緣區對應之區域之後，還去除所述連接區，從而得到與所述複數產品區一一對應之複數電路板單元。