TWI389104B - 支援硬碟最高傳輸速率的硬碟存取方法及系統 - Google Patents

支援硬碟最高傳輸速率的硬碟存取方法及系統 Download PDF

Info

Publication number
TWI389104B
TWI389104B TW098104326A TW98104326A TWI389104B TW I389104 B TWI389104 B TW I389104B TW 098104326 A TW098104326 A TW 098104326A TW 98104326 A TW98104326 A TW 98104326A TW I389104 B TWI389104 B TW I389104B
Authority
TW
Taiwan
Prior art keywords
hard disk
transmission rate
controller
rate
supporting
Prior art date
Application number
TW098104326A
Other languages
English (en)
Other versions
TW201030737A (en
Inventor
Chung Ching Huang
Chin Han Chang
Jia Hung Wang
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW098104326A priority Critical patent/TWI389104B/zh
Priority to US12/416,605 priority patent/US8108598B2/en
Publication of TW201030737A publication Critical patent/TW201030737A/zh
Application granted granted Critical
Publication of TWI389104B publication Critical patent/TWI389104B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Description

支援硬碟最高傳輸速率的硬碟存取方法及系統
本發明是有關於一種硬碟存取方法及系統,且特別是有關於一種支援硬碟最高傳輸速率的硬碟存取方法及系統。
隨著電子科技的進步,手機、個人數位助理(Personal Digital Assistant,PDA)、筆記型電腦等不佔空間且可隨身攜帶的行動裝置也推陳出新。這些行動裝置藉由其輕薄短小的體積以及多元化的功能,逐漸獲得廣大使用者之青睞,一躍成為目前市場上最熱門的商品之一。搭配高速的處理器以及高容量的儲存媒體,這些行動裝置能夠集合各項時尚的功能於一身,除了一般的照相、通話、上網功能外,現在連多媒體播放、遊戲、導航等高階功能也都可以整合在行動裝置上,因此能夠提供使用者更為便利且多樣化的功能。
對於這類行動裝置來說,其電力的供應是非常重要的一環。為了讓系統在進入閒置狀態時可以減少所消耗的功率,一般會進入一個比較省電的中央處理單元增強電源模式(CPU Enhanced Power Mode)。在此模式下,位於控制器的鎖相迴路(Phase Locked Loop,PLL)將會被關閉,直到硬碟發出中斷(Interrupt)或是直接記憶體存取(Direct Memory Access,DMA)的要求時,控制器才會發出電源管理事件(Power Management Event,PME)的訊息,藉以喚醒中央處理單元。然而,在中央處理單元被喚醒之後,有可能會因為硬體設計上的缺陷,使控制器與硬碟之間傳輸信號的相位偏移,造成控制器的時脈信號無法正確地同步於硬碟的時脈信號,而產生硬碟存取錯誤的問題。此時就只能降低硬碟的傳輸速度以換取系統的穩定。
舉例來說,目前整合驅動電子(Integrated Drive Electronics,IDE)硬碟的標準規格可支援7個高速直接記憶體存取(Ultra Direct Memory Access,UDMA)模式,各個模式均對應特定的傳輸速率(如下表1所示)。其中,傳輸速率係由模式0至模式6逐漸升高,而以模式6的傳輸速率133MB/s為最高。
圖1所繪示為習知硬碟存取方法的示意圖。請參照圖1,假設目前使用之硬碟其可支援的最高傳輸速率為模式5的100MB/s,在系統進入省電模式之後,若欲再次喚醒系統來存取硬碟時,就有可能發生控制器與硬碟間傳輸信號的相位偏移。由於控制器與硬碟需要運作於同步存取的環境,所以,此時可以藉由同時降低硬碟與控制器的傳輸速率來換取系統的穩定性,例如從模式5降到模式4,以對硬碟執行資料讀取或是寫入。然而,這樣的作法將會犧牲掉硬碟可支援的最高傳輸速率(例如:傳輸速率模式5的133MB/s)。也就是說,在控制器讀取資料時,硬碟原本可以以傳輸速率模式5的方式進行,但是基於相位偏移的考量,所以只能以傳輸速率模式4的方式進行,而造成系統整體的效能下降。
本發明提供一種支援硬碟最高傳輸速率的硬碟存取方法,利用軟體方式造就出非同步存取環境,可維持硬碟最高速率的存取。
本發明提供一種支援硬碟最高傳輸速率的硬碟存取系統,適應性調整控制器存取硬碟的時脈信號,可在不影響硬碟最高傳輸速率的情況下,正常地讀取及存取硬碟資料。
本發明提出一種支援硬碟最高傳輸速率的硬碟存取方法,適於由控制器存取硬碟中的資料,其中控制器及硬碟均支援多個傳輸速率,此硬碟存取方法係先取得硬碟最高所能支援的第一傳輸速率,而控制器以不小於此第一傳輸速率之傳輸速率,且將硬碟的傳輸速率維持在第一傳輸速率,以讀取硬碟的資料。
本發明提出一種支援硬碟最高傳輸速率的硬碟存取系統,其包括硬碟及控制器。其中,硬碟可支援多個傳輸速率,其中包括硬碟最高所能支援的第一傳輸速率。控制器亦支援上述所有的傳輸速率,其係透過傳輸介面連接至硬碟,用以取得硬碟最高所能支援的第一傳輸速率。其中,控制器以不小於第一傳輸速率之傳輸速率,且將硬碟的傳輸速率維持在第一傳輸速率,以透過控制器讀取硬碟的資料。
基於上述,本發明支援硬碟最高傳輸速率的硬碟存取方法及系統藉由適應性提高控制器存取硬碟的時脈以支援硬碟最高傳輸速率,而能夠正常地自硬碟讀取資料。此外,藉由適應性將控制器存取硬碟的時脈降低至比硬碟更低的傳輸速率,而能夠正常地將資料寫入硬碟。藉由上述之軟體方式即可造就出非同步存取環境,而能夠維持硬碟最高傳輸速率的存取。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
一般而言,控制器(例如:硬碟控制器)在存取硬碟時,都必須是在同步存取的環境進行,亦即控制器的時脈信號與硬碟的時脈信號同步。為了避免信號產生相位偏移,以往都是以控制器與硬碟一起降低傳輸速率的方式來解決。本發明利用軟體的方式造就出非同步存取的環境,來解決上述相位偏移的問題。所謂”非同步存取的環境”是指:在讀取資料時,控制器可以不小於硬碟可支援的最高傳輸速率的傳輸速率(例如:硬碟標準規格中的最高傳輸速率、或是與硬碟可支援的最高傳輸速率相同的傳輸速率),對硬碟進行讀取,而不再受限於寫入”模式控制暫存器”中的數值對於控制器之傳輸速率的控制;在寫入資料時,則是藉由寫入”模式控制暫存器”中的數值,將控制器存取硬碟的時脈降低至比硬碟原本傳輸速率低的傳輸速率。據此,相較於以往的方式,不僅硬碟可繼續維持原本之可支援的最高傳輸速率,以進行資料讀取及寫入,也可避免傳輸信號發生相位偏移的情況。為了使本發明之內容更為明瞭,以下特舉實施例作為本發明確實能夠據以實施的範例。
圖2是依照本發明一實施例所繪示之支援硬碟最高傳輸速率的硬碟存取方法流程圖。請參照圖2,本實施例適於由控制器存取硬碟的資料,此控制器及硬碟例如是支援如表1所示的多階傳輸速率。其中,所述控制器例如是位於南北橋整合的晶片組中或是南橋晶片組中,而硬碟可配置於主機(例如:手機、個人數位助理或筆記型電腦等行動裝置)內或是連接於主機之外。配置於主機內的硬碟例如是整合驅動電子(Integrated Drive Electronics,IDE)硬碟,而連接於主機之外部的硬碟例如可藉由傳輸介面轉換而由控制器所控制之外接式硬碟,本實施例不限制其範圍。
首先,主機在開機時,會先去取得硬碟最高所能支援的傳輸速率(步驟S202)。詳細地說,主機在其基本輸入/輸出系統(Basic Input/Output System,BIOS)執行開機自我測試(Power-On Self Test,POST)的過程中,會透過輸入/輸出埠(Input/Output Port,IO port)發出識別指令(Identify Command)給硬碟,以詢問硬碟可支援的最高傳輸速率(例如:傳輸速率模式5的133MB/s)。此可支援的最高傳輸速率將會由基本輸入/輸出系統利用宣告進階電源介面原始語言(Advanced Configuration & Power Interface Source Language,ASL)碼的方式,告知作業系統此硬碟所能支援的最高傳輸速率。特別是,以往系統會參考寫入”模式控制暫存器”中的數值來告知作業系統,進而控制硬碟的傳輸速率;然而,在本發明中,是透過基本輸入/輸出系統告知作業系統詢問硬碟可支援的最高傳輸速率之結果,進而控制硬碟的傳輸速率。
在控制器與硬碟間傳輸信號有可能發生相位偏移的情況下,控制器在讀取硬碟時,本發明藉由控制器本身設計架構的特性,可以忽略寫入”模式控制暫存器”中的數值對於控制器之傳輸速率的控制,而以不小於硬碟可支援的最高傳輸速率的傳輸速率,進行讀取。也就是說,本發明之控制器可以以硬碟傳輸速率標準中最高的傳輸速率(例如高速直接記憶體存取(Ultra Direct Memory Access,UDMA)模式6的傳輸速率133MB/s),或是與硬碟可支援的最高傳輸速率相同的傳輸速率(例如:傳輸速率模式5的133MB/s),對硬碟進行資料讀取動作。此時,硬碟對於傳輸速率的設定仍可繼續維持在基本輸入/輸出系統告知作業系統之傳輸速率,即硬碟本身所能支援的最高傳輸速率(步驟S204)。
詳細地說,在硬體設計上,上述控制器可支援硬碟傳輸速率標準各種傳輸速率。此外,對於本發明之控制器與硬碟而言,高時脈的裝置具有可相容低時脈裝置且可向下讀取低時脈裝置信號的特性。因此,當控制器在讀取硬碟時,基於上述的特性,控制器可以以硬碟傳輸速率標準中的最高傳輸速率(例如:模式6)、或是與硬碟可支援的最高傳輸速率相同的傳輸速率(例如:模式5)進行讀取;而對於硬碟而言,其對於傳輸速率的設定仍可繼續維持在基本輸入/輸出系統告知作業系統之傳輸速率,即硬碟本身所能支援的最高傳輸速率(例如:模式5)。而且,基於上述的特性,控制器與硬碟之間並不會有相互衝突的問題。因此在本發明中,控制器可讀取較低傳輸速率的硬碟,而不會發生信號相位偏移的問題,且可將硬碟的傳輸速率繼續維持在硬碟所能支援的最高傳輸速率。
另一方面,控制器在寫入硬碟時,會將控制器本身的傳輸速率降低至比硬碟可支援的最高傳輸速率低的傳輸速率,同時也將硬碟對於傳輸速率的設定維持在硬碟本身所能支援的最高傳輸速率,進而對硬碟進行資料寫入動作(步驟S206)。詳細地說,為了確保硬碟可以讀取到由控制器寫入的資料,本實施例可將控制器的傳輸速率降低至比硬碟可支援的最高傳輸速率低一階或更低的傳輸速率(例如:模式4),而同樣基於本發明之高時脈的裝置可讀取低時脈裝置信號的特性,硬碟在接收由控制器寫入的資料時,也就不會發生信號相位偏移的問題,且可將硬碟的傳輸速率繼續維持在基本輸入/輸出系統告知作業系統之傳輸速率,即硬碟本身所能支援的最高傳輸速率(例如:模式5)。
藉由上述之硬碟存取方法,即可避免因控制器與硬碟間信號相位的不同步所造成硬碟存取錯誤的情形。在此需強調的是,上述信號相位不同步的情形通常發生在系統進入省電模式後再次喚醒處理器而處理器欲存取硬碟的情況下。針對此情況,本發明提供對應的方法以正常地存取硬碟資料,以下則再舉一實施例詳細說明。
圖3是依照本發明一實施例所繪示之支援硬碟最高傳輸速率的硬碟存取方法流程圖。請參照圖3,本實施例考慮系統執行中央處理單元增強電源模式(CPU Enhanced Power Mode)等電源管理模式的情況,在確保硬碟維持最高傳輸速率的情況下,仍然能夠讓控制器(例如:硬碟控制器)正常地存取硬碟資料。其中,所述控制器例如是位於南北橋整合的晶片組中或是南橋晶片組中,而硬碟可配置於主機(例如:手機、個人數位助理或筆記型電腦等行動裝置)內或是連接於主機之外。配置於主機內的硬碟例如是整合驅動電子(Integrated Drive Electronics,IDE)硬碟,而連接於主機之外部的硬碟例如可藉由傳輸介面轉換而由控制器所控制之外接式硬碟,本實施例不限制其範圍。
首先,主機在其基本輸入/輸出系統執行開機自我測試的過程中,透過輸入/輸出埠發出識別指令至硬碟,以取得硬碟所能支援的最高傳輸速率(步驟S302)。
值得注意的是,為了避免系統進出電源管理模式時產生信號相位偏移,本實施例針對系統有可能出現存取錯誤的傳輸速率進行限制,當主機取得硬碟所能支援的最高傳輸速率時,即會將此硬碟最高傳輸速率與預設傳輸速率比較,而判斷此硬碟最高傳輸速率是否等於預設傳輸速率(步驟S304)。其中,所述預設傳輸速率即是由業者先行測試,系統有可能出現存取錯誤的傳輸速率。
若硬碟可支援的最高傳輸速率剛好等於預設傳輸速率,則可藉由基本輸入/輸出系統(BIOS)使控制器的傳輸速率降低至比預設傳輸速率低一階或更低的傳輸速率(步驟S306),並在控制器所對應的模式控制暫存器中填入此傳輸速率相對應的數值,使其符合系統需求。而為了確保硬碟可以繼續維持在可支援的最高傳輸速率,基本輸入/輸出系統(BIOS)還會針對所取得之硬碟可支援的最高傳輸速率宣告一組進階電源介面原始語言碼,藉以告知作業系統硬碟仍然能夠支援此最高傳輸速率(步驟S308)。
若硬碟可支援的最高傳輸速率不等於預設傳輸速率,或是模式控制暫存器中已填入比預設傳輸速率低一階或更低之傳輸速率相對應的數值之後,就不會有傳輸速度不同步的問題,此時當作業系統閒置超過一預設時間時,即會進入電源管理模式(步驟S310),並等待下個事件以執行下個動作。其中,作業系統在進入電源管理模式時,例如會將控制器的鎖相迴路(Phase Locked Loop,PLL)關閉,藉以達到省電的功效。
然而,在作業系統進入電源管理模式的過程中,控制器仍會持續偵測並接收硬碟發出的存取信號(步驟S312)。此存取信號例如是中斷(Interrupt)信號或是直接記憶體存取(Direct Memory Access,DMA)請求。而在接收到存取信號時,控制器即會發送電源管理事件至主機的電源管理單元,藉以喚醒主機的處理器(步驟S314),並將作業系統回復為正常操作模式(步驟S316)。
值得一提的是,在處理器被喚醒後,若硬碟可支援的最高傳輸速率等於預設傳輸速率,且主機欲讀取硬碟時,會忽略寫入”模式控制暫存器”中的數值對於控制器之傳輸速率的控制,而以不小於硬碟可支援的最高傳輸速率的傳輸速率,進行讀取。也就是說,本發明之控制器可以以硬碟傳輸速率標準中的最高傳輸速率(即模式6的傳輸速率133MB/s),或是與硬碟可支援的最高傳輸速率相同的傳輸速率(例如:傳輸速率模式5的133MB/s),對硬碟進行資料讀取動作。此時,硬碟對於傳輸速率的設定仍可繼續維持在基本輸入/輸出系統告知作業系統之傳輸速率,即硬碟本身所能支援的最高傳輸速率(步驟S318)。
另一方面,控制器在寫入硬碟時,會將控制器本身的傳輸速率降低至比硬碟可支援的最高傳輸速率低一階或更低的傳輸速率,同時也將硬碟對於傳輸速率的設定維持在硬碟本身所能支援的最高傳輸速率,進而對硬碟進行資料寫入動作(步驟S320)。
舉例來說,圖4是依照本發明一實施例所繪示之支援硬碟最高傳輸速率的硬碟存取方法之範例。請參照圖4,本實施例假設目前使用之硬碟其可支援的最高傳輸速率為模式5的100MB/s,且系統會發生存取錯誤的傳輸速率也是模式5的100MB/s。此外,系統進入省電模式的預設傳輸速率為模式4的66.7MB/s。在上述條件下,當主機取得硬碟最高所支援的傳輸速率(即模式5)時,即會檢查其是否為可能發生存取錯誤的傳輸速率,而由於硬碟最高所支援的傳輸速率剛好就是可能發生存取錯誤的傳輸速率,此時主機會透過基本輸入/輸出系統(BIOS)將模式4對應的數值寫入控制器所對應的模式控制暫存器中,以符合系統進入省電模式的條件並避開可能發生存取錯誤的模式,同時由基本輸入/輸出系統宣告一組進階電源介面原始語言碼,以告知作業系統硬碟仍能支援模式5,取代以往由模式控制暫存器中的數值來控制硬碟的傳輸速率之方式。據此,即可在維持硬碟傳輸速率為模式5的情況下,讓系統正常進入省電模式(即模式4)。
值得注意的是,在系統進入省電模式之後,若欲再次喚醒處理器來讀取硬碟時,為避免可能發生的信號相位偏移(若硬碟可支援的最高傳輸速率等於預設傳輸速率),此時由於本發明之控制器本身設計架構的特性,可以忽略寫入模式控制暫存器中的數值對於控制器之傳輸速率的控制,所以控制器會以硬碟傳輸速率標準中最高的傳輸速率(例如:模式6)、或是與硬碟可支援的最高傳輸速率相同的傳輸速率(例如:模式5)進行讀取。另一方面,由於基本輸入/輸出系統(BIOS)已告知作業系統硬碟仍然能夠支援此可支援的最高傳輸速率,所以硬碟的傳輸速率仍繼續維持在模式5的100MB/s。然後,由控制器對硬碟進行資料讀取動作,如此則可在維持硬碟最高速率傳輸的情況下,正常地讀取硬碟中的資料並維持系統的穩定性。
另一方面,在系統進入省電模式之後,若欲再次喚醒中央處理單元,並由控制器來寫入硬碟時,為避免可能發生的信號相位偏移(若硬碟可支援的最高傳輸速率等於預設傳輸速率),此時系統會讀取控制器的模式控制暫存器的數值。由於模式控制暫存器中已填入比預設傳輸速率低一階或更低之傳輸速率相對應的數值,所以對應之控制器的傳輸速率會降低至模式4的66.7MB/s。再者,由於基本輸入/輸出系統(BIOS)已告知作業系統硬碟仍然能夠支援此可支援的最高傳輸速率,所以硬碟的傳輸速率仍繼續維持在模式5的100MB/s。然後,由控制器對硬碟進行資料寫入動作,如此則可在維持硬碟最高速率傳輸的情況下,正常地將資料寫入硬碟並維持系統的穩定性。
藉由上述之硬碟存取方法,即使作業系統在進入電源管理模式之後又回復為正常操作模式,仍可藉由適應性調整控制器的傳輸速率,從而避免控制器與硬碟間信號發生相位偏移的情形,進而增加系統的穩定性。
值得一提的是,針對上述之硬碟存取方法,本發明亦提供對應的系統架構,藉由控制器(例如:硬碟控制器)與硬碟間的溝通協調,並適應性調整記錄於模式控制暫存器中的傳輸速率數值,而能夠藉由此傳輸速率參數來存取硬碟的資料。以下則再舉一實施例詳細說明。
圖5是依照本發明一實施例所繪示之支援硬碟最高傳輸速率的硬碟存取系統方塊圖。請參照圖5,本實施例之硬碟存取系統500包括主機510、硬碟520及傳輸介面530。其中,主機510例如是手機、個人數位助理或筆記型電腦等行動裝置,硬碟520例如是整合驅動電子硬碟或是外接式硬碟,而傳輸介面530例如是整合驅動電子介面或是可使外接式硬碟由主機510中的控制器514控制之傳輸轉換介面。在一實施例中,硬碟520與傳輸介面530可配置於主機510中,本實施例不限制其範圍。上述各個元件的詳細功能分述如下:主機510例如是支援如表1所示標準規格中所有傳輸速率,而硬碟520例如是可支援這些傳輸速率的一部份,且包括支援一個最高傳輸速率。
主機510包括處理器512及控制器514,而控制器514則包括模式控制暫存器516。其中,控制器514(例如是:硬碟控制器),可透過傳輸介面530連接至硬碟520,而能夠取得硬碟520所能支援的最高傳輸速率。詳細地說,主機510係在其基本輸入/輸出系統執行開機自我測試的過程中,透過輸入/輸出埠發出識別指令,並透過傳輸介面530傳送至硬碟520,以詢問硬碟520的最高傳輸速率。
在取得硬碟最高傳輸速率後,主機510將進一步判斷此傳輸速率是否高於預設傳輸速率,而在此硬碟最高傳輸速率高於預設傳輸速率時,將預設傳輸速率對應的數值填入模式控制暫存器516中,並由其基本輸入/輸出系統宣告進階電源介面原始語言碼,藉以將比硬碟最高傳輸速率告知主機510的作業系統。
為了避免信號產生相位偏移,控制器514在讀取硬碟520資料時,可以忽略寫入”模式控制暫存器516”中的數值對於控制器514之傳輸速率的控制,而以不小於硬碟可支援的最高傳輸速率的傳輸速率,進行讀取。也就是說,本發明之控制器514可以以硬碟傳輸速率標準中的最高傳輸速率,或是與硬碟520可支援的最高傳輸速率相同的傳輸速率,對硬碟520進行資料讀取動作。此時,硬碟520對於傳輸速率的設定仍可繼續維持在基本輸入/輸出系統告知作業系統之傳輸速率,即硬碟520本身所能支援的最高傳輸速率。
另一方面,控制器514在寫入硬碟520時,會將控制器514本身的傳輸速率降低為比硬碟最高傳輸速率低一階或更低的傳輸速率,同時也將硬碟520對於傳輸速率的設定維持在硬碟520本身所能支援的最高傳輸速率,進而將對硬碟520進行資料寫入動作。
上述硬碟存取系統架構可以應用在所有行動裝置的系統上,而能夠在不犧牲硬碟讀取效能的情況下,以軟體的方式來支援信號可能發生相位偏移的情況。特別是,在硬碟的運作上,對硬碟進行讀取的次數明顯大於對硬碟進行寫入的次數,因此,本發明之控制器不受模式控制暫存器中之數值的影響,而使硬碟可以繼續維持在其所能支援的最高傳輸速率,進而對硬碟進行資料讀取動作。此外,此硬碟存取系統更可支援中央處理單元增強電源模式等電源管理模式下的信號同步,其詳細的運作流程可參考先前實施例中的說明,在此不再贅述。
綜上所述,本發明支援硬碟最高傳輸速率的硬碟存取方法及系統藉由適應性調整控制器本身的傳輸速率,同時維持硬碟的最高傳輸速率,即使行動裝置從省電模式下回復,依然可以支援硬碟最高傳輸速率的存取動作,而維持系統的穩定性。此外,利用軟體造就出非同步存取環境的方式不但可以突破硬體的限制,也可以大幅減少硬體改動所消耗的成本。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500...硬碟存取系統
510...主機
512...處理器
514...控制器
516...模式控制暫存器
520...硬碟
530...傳輸介面
S202~S206...本發明一實施例之支援硬碟最高傳輸速率的硬碟存取方法之各步驟
S302~S320...本發明一實施例之支援硬碟最高傳輸速率的硬碟存取方法之各步驟
圖1所繪示為習知硬碟存取方法的示意圖。
圖2是依照本發明一實施例所繪示之支援硬碟最高傳輸速率的硬碟存取方法流程圖。
圖3是依照本發明一實施例所繪示之支援硬碟最高傳輸速率的硬碟存取方法流程圖。
圖4是依照本發明一實施例所繪示之支援硬碟最高傳輸速率的硬碟存取方法之範例。
圖5是依照本發明一實施例所繪示之支援硬碟最高傳輸速率的硬碟存取系統方塊圖。
S202~S206...本發明一實施例之支援硬碟最高傳輸速率的硬碟存取方法之各步驟

Claims (27)

  1. 一種支援硬碟最高傳輸速率的硬碟存取方法,適於由一控制器存取一硬碟的資料,其中該控制器及該硬碟均支援多階傳輸速率,該硬碟存取方法包括下列步驟:取得該硬碟最高所能支援之一第一傳輸速率;以及該控制器以不小於該第一傳輸速率之傳輸速率,且維持該硬碟之傳輸速率於該第一傳輸速率,以讀取該硬碟的資料。
  2. 如申請專利範圍第1項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中取得該硬碟最高所能支援之該第一傳輸速率的步驟包括:於一主機開機時發送一識別指令(Identify Command)給該硬碟,以詢問該硬碟最高所能支援之該第一傳輸速率。
  3. 如申請專利範圍第1項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中在取得該硬碟最高所能支援之該第一傳輸速率的步驟之後,更包括:判斷該第一傳輸速率是否等於一預設傳輸速率;以及若等於該預設傳輸速率,填入比該預設傳輸速率低的傳輸速率於該控制器的一模式控制暫存器中,並宣告一進階電源介面原始語言(Advanced Configuration & Power Interface Source Language,ASL)碼,以將該硬碟最高所能支援之該第一傳輸速率告知一作業系統。
  4. 如申請專利範圍第3項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中在填入比該預設傳輸速率低的傳輸速率以及宣告該進階電源介面原始語言碼的步驟之後,更包括:該作業系統進入一電源管理模式;由該控制器接收該硬碟發出之一存取信號; 由該控制器發送一電源管理事件至一電源管理單元,以喚醒一處理器;以及回復該作業系統為一正常操作模式。
  5. 如申請專利範圍第4項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中該作業系統係在其閒置超過一預設時間時,進入該電源管理模式。
  6. 如申請專利範圍第4項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中該作業系統進入該電源管理模式的步驟包括:關閉該控制器的鎖相迴路(Phase Locked Loop,PLL)。
  7. 如申請專利範圍第4項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中該存取信號包括一中斷(Interrupt)信號或一直接記憶體存取(Direct Memory Access,DMA)請求。
  8. 如申請專利範圍第1項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中該控制器以不小於該第一傳輸速率之傳輸速率來讀取該硬碟的資料的步驟包括:該控制器不由填入於一模式控制暫存器中之一數值所控制。
  9. 如申請專利範圍第1項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中維持該硬碟之傳輸速率於該第一傳輸速率以讀取該硬碟的資料的步驟包括:將該硬碟最高所能支援之該第一傳輸速率告知一作業系統。
  10. 如申請專利範圍第1項所述之支援硬碟最高傳輸速率的硬碟存取方法,更包括:降低該控制器之傳輸速率至比該第一傳輸速率低的傳輸速率,並維持該硬碟之傳輸速率於該第一傳輸速率,以寫入資料於該硬碟。
  11. 如申請專利範圍第10項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中降低該控制器之傳輸速率至比該第一傳輸速率低的傳輸速率,並維持該硬碟之傳輸速率於該第一傳輸速率,以寫入資料於該硬碟之步驟包括:降低該控制器之傳輸速率至比該第一傳輸速率低一階的傳輸速率,其中該控制器與該硬碟支援多階傳輸速率。
  12. 如申請專利範圍第10項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中該控制器以比該第一傳輸速率低的傳輸速率,以寫入資料於該硬碟的步驟包括:該控制器由填入於一模式控制暫存器中之一數值所控制。
  13. 如申請專利範圍第10項所述之支援硬碟最高傳輸速率的硬碟存取方法,其中維持該硬碟之傳輸速率於該第一傳輸速率,以寫入資料於該硬碟的步驟包括:將該硬碟最高所能支援之該第一傳輸速率告知一作業系統。
  14. 一種支援硬碟最高傳輸速率的硬碟存取系統,包括:一硬碟,支援多階傳輸速率,包括其最高所能支援之一第一傳輸速率;以及一控制器,支援該些傳輸速率,透過一傳輸介面連接至該硬碟,用以取得該硬碟最高所能支援之該第一傳輸速率,其中該控制器以不小於該第一傳輸速率之傳輸速率,且維持該硬碟之傳輸速率於該第一傳輸速率,以透過該控制器讀取該硬碟的資料。
  15. 如申請專利範圍第14項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中於一主機開機時,透過該控制器發送一識別指令給該硬碟,以詢問該硬碟最高所能支援之該第一傳輸速率。
  16. 如申請專利範圍第14項所述之支援硬碟最高傳輸速率的硬碟存取系統,更包括一模式控制暫存器配置於該控制器中,其中該系統更判斷該第一傳輸速率是否等於一預設傳輸速率,而在該第一傳輸速率等於該預設傳輸速率時,填入比該預設傳輸速率低的傳輸速率於該模式控制暫存器中,並宣告一進階電源介面原始語言碼,以將該硬碟最高所能支援之該第一傳輸速率告知一作業系統。
  17. 如申請專利範圍第16項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中該作業系統更在閒置一預設時間後,進入一電源管理模式。
  18. 如申請專利範圍第17項所述之支援硬碟最高傳輸速率的硬碟存取系統,更包括一處理器,其中在該作業系統進入該電源管理模式之後,該控制器更接收該硬碟發出之一存取信號,而發送一電源管理事件至一電源管理單元,以喚醒該處理器,而回復該作業系統為一正常操作模式。
  19. 如申請專利範圍第18項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中該存取信號包括一中斷信號或一直接記憶體存取請求。
  20. 如申請專利範圍第17項所述之支援硬碟最高傳輸速率的硬碟存取系統,更包括一處理器,其中該處理器包括在控制該作業系統進入該電源管理模式時,關閉該控制器之一鎖相迴路。
  21. 如申請專利範圍第14項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中該控制器以不小於該第一傳輸速率之傳輸速率以讀取該硬碟的資料包括:該控制器不由填入於一模式控制暫存器中之一數值所控制。
  22. 如申請專利範圍第14項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中維持該硬碟之傳輸速率於該第一傳輸速率以讀取該硬碟的資料包括:將該硬碟最高所能支援之該第一傳輸速率告知一作業系統。
  23. 如申請專利範圍第14項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中該控制器以比該第一傳輸速率低的傳輸速率,並維持該硬碟之傳輸速率於該第一傳輸速率,以透過該控制器寫入資料於該硬碟。
  24. 如申請專利範圍第23項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中該控制器以比該第一傳輸速率低的傳輸速率,以寫入資料於該硬碟包括:該控制器由填入於一模式控制暫存器中之一數值所控制。
  25. 如申請專利範圍第23項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中降低該控制器之傳輸速率至比該第一傳輸速率低的傳輸速率包括:降低該控制器之傳輸速率為比該第一傳輸速率低一階的傳輸速率,其中該控制器與該硬碟支援多階傳輸速率。
  26. 如申請專利範圍第23項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中維持該硬碟之傳輸速率於該第一傳輸速率,以讀取該硬碟的資料包括:將該硬碟最高所能支援之該第一傳輸速率告知一作業系統。
  27. 如申請專利範圍第14項所述之支援硬碟最高傳輸速率的硬碟存取系統,其中該傳輸介面包括整合驅動電子(Integrated Drive Electronics,IDE)介面。
TW098104326A 2009-02-11 2009-02-11 支援硬碟最高傳輸速率的硬碟存取方法及系統 TWI389104B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098104326A TWI389104B (zh) 2009-02-11 2009-02-11 支援硬碟最高傳輸速率的硬碟存取方法及系統
US12/416,605 US8108598B2 (en) 2009-02-11 2009-04-01 Hard drive accessing method and hard drive accessing system supporting maximum transmission rate of hard drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098104326A TWI389104B (zh) 2009-02-11 2009-02-11 支援硬碟最高傳輸速率的硬碟存取方法及系統

Publications (2)

Publication Number Publication Date
TW201030737A TW201030737A (en) 2010-08-16
TWI389104B true TWI389104B (zh) 2013-03-11

Family

ID=42541325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104326A TWI389104B (zh) 2009-02-11 2009-02-11 支援硬碟最高傳輸速率的硬碟存取方法及系統

Country Status (2)

Country Link
US (1) US8108598B2 (zh)
TW (1) TWI389104B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9367258B2 (en) * 2013-03-11 2016-06-14 New Concepts Development Corp. Systems and methods for managing storage space in hybrid data storage systems
US9538489B1 (en) * 2014-08-27 2017-01-03 Sprint Communications Company L.P. Wireless communication device to synchronize data transfer rates
US10547470B2 (en) * 2016-09-06 2020-01-28 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Self-locking a network communications component transmission rate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317842B1 (en) * 1999-02-16 2001-11-13 Qlogic Corporation Method and circuit for receiving dual edge clocked data
US20030217204A1 (en) * 2002-05-20 2003-11-20 Toshiba Tec Kabushiki Kaisha Method for determining a data transmission mode of a hard disk drive
JP2004262491A (ja) * 2003-02-28 2004-09-24 Dainippon Printing Co Ltd 包装材料

Also Published As

Publication number Publication date
US20100205365A1 (en) 2010-08-12
US8108598B2 (en) 2012-01-31
TW201030737A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
JP4875710B2 (ja) ゼロ電圧プロセッサスリープ状態のための方法および装置
CN108073421B (zh) 为外围子系统提供个体化电源控制的方法和装置
US8516285B2 (en) Method, apparatus and system to dynamically choose an optimum power state
US7529955B2 (en) Dynamic bus parking
US20070288782A1 (en) Method for reducing power consumption of a computer system in the working state
US20130232364A1 (en) Hardware Automatic Performance State Transitions in System on Processor Sleep and Wake Events
TW200305802A (en) Power conservation techniques for a digital computer
US9746910B2 (en) Supporting runtime D3 and buffer flush and fill for a peripheral component interconnect device
TWI389104B (zh) 支援硬碟最高傳輸速率的硬碟存取方法及系統
JP2013239179A (ja) チップ・ツー・チップリンクを通じて共有メモリへのアクセスを支援するシステムオンチップ、その動作方法、及び該システムオンチップを含む電子システム
JP2003323225A (ja) クロック制御回路、データ転送制御装置及び電子機器
CN101814007A (zh) 支持硬盘最高传输速率的硬盘存取方法及系统