TWI388981B - 資料儲存裝置與資料儲存方法 - Google Patents

Description

資料儲存裝置與資料儲存方法

本發明係有關於一種資料儲存裝置、以及所使用之資料儲存方法。

除了硬碟、光碟…等，記憶體常被用來儲存資料。以NAND Flash(NAND快閃記憶體)為例，攜帶式電子裝置常用其作為儲存單元。例如，市面上常見的mp3隨身聽…等，即常使用NAND快閃記憶體儲存資料。

第1圖圖解NAND快閃記憶體的物理空間。一NAND快閃記憶體具有複數個區塊(blocks，編號為block₁、block₂、…、block_n)，且該些區塊各自包括複數個頁(pages，例如，區塊block₁即包括複數個頁page(1)、page(2)、…、page(n))。NAND快閃記憶體的寫入操作通常以「頁」為單位，一頁一頁寫入記憶體中；待儲存空間用罄，則通常以「區塊」為單位釋放記憶體空間。

此種不對稱的寫入/抹除規則使得邏輯位址與物理位址之間的映射(mapping)技術更顯重要；其中，邏輯運算所使用之位址資訊稱為邏輯位址，而記憶體之實體位址資訊稱為物理位址。不良的邏輯-物理位址映射將嚴重影響記憶體的使用效率。

本發明揭露一種資料儲存裝置、以及所使用之資料儲存方法。

本發明資料儲存裝置包括：一第一記憶體以及一記憶體控制器。第一記憶體為實際儲存資料的元件，以物理位址劃分其中空間。至於邏輯運算階段所見之位址資訊，則稱為邏輯位址。記憶體控制器於一寫入操作下接收一邏輯位址與一寫入資料且修正該邏輯位址的一寫入頻度標示，且根據該寫入頻度標示決定該邏輯位址於該第一記憶體上所對應的一物理位址，據以將該寫入資料寫入該第一記憶體之所述物理位址。

本發明資料儲存裝置更包括一第二記憶體，用以紀錄上述邏輯位址與物理位址的對應關係，且紀錄上述寫入頻度標示。

在NAND快閃記憶體的例子中，第一記憶體(為一NAND快閃記憶體)包括複數個區塊，且各個區塊包括複數個頁。在以「頁」為單位寫入資料的情況下，記憶體控制器令同一區塊所儲存資料之複數個邏輯位址具有同樣的寫入頻度標示。

此外，記憶體控制器可以「區塊」為單位釋放第一記憶體的空間。記憶體控制器可自寫入頻度標示值最高的複數個區塊中選取區塊，並釋放其空間。

關於寫入頻度標示的設定，可採用隨機數技術。記憶體控制器可於每次寫入操作產生一隨機數。若隨機數符合一特定條件，則提升目前處理之邏輯位址的寫入頻度標示；反之，若隨機數不符合該特定條件，則維持該寫入頻度標示。

此外，關於寫入頻度標示的設定，更可採用另一方式： 將所接收之上述邏輯位址所對應一寫入計數值加一，且於該寫入計數值達到一預定計數值時提升所接收之該邏輯位址的上述寫入頻度標示，且於該寫入計數值未達到該預定計數值時維持該寫入頻度標示。

此外，本發明更揭露寫入頻度標示重置技術-記憶體控制器可每隔一特定時間調降至少一個特定區塊所對應的複數個上述邏輯位址的寫入頻度標示。上述特定區塊可為較早儲存資料的區塊。

第2圖以方塊圖圖解本發明資料儲存裝置的一種實施方式，其中特別說明一寫入操作。資料儲存裝置200包括一第一記憶體202、一第二記憶體204、以及一記憶體控制器206。第一記憶體202為實際儲存資料的元件，以物理位址劃分其中空間。至於邏輯運算階段所見之位址資訊，則稱為邏輯位址。寫入操作中，記憶體控制器206接收一邏輯位址與欲寫入該邏輯位址的一寫入資料，圖中將兩者整合標號為212。邏輯位址與物理位址之間的映射關係呈一邏輯-物理位址映設表(mapping table)208記錄於第二記憶體204中。此外，本發明更利用第二記憶體204之空間，對每一邏輯位址提供一寫入頻度標示，呈一寫入頻度標示表210。在本發明一實施方式中，該第二記憶體204是在該資料儲存裝置200運作時載入該邏輯-物理位址映設表(mapping table)208和該寫入頻度標示表210，該第二記憶體204舉例而言可以是一隨機記憶體(RAM)。邏輯-物理位 址映設表208、與寫入頻度標示表210之內容乃由記憶體控制器206決定。

第3圖以流程圖說明上述寫入操作，不僅可由記憶體控制器206實現，亦可以軟體或其他方式實行；以下詳述之。寫入操作開始後首先執行步驟S302：根據接收到的邏輯位址自第二記憶體204讀取該邏輯位址的寫入頻度標示、且修正之。接著進入步驟S304，根據修正後的寫入頻度標示決定該邏輯位址所映設的一物理位址。步驟S306隨即根據該物理位址將該邏輯位址的寫入資料寫入該第一記憶體202，並且將邏輯-物理位址之映設關係、與步驟S302修正後的寫入頻度標示更新至第二記憶體204中。

第4圖以NAND快閃記憶體為例，圖解NAND快閃記憶體(用來實現第一記憶體202)採用第3圖資料儲存技術後其中資料儲存狀況。步驟S304令第一記憶體202同一區塊所儲存的資料之邏輯位址具有同樣的寫入頻度標示。此實施例令第二記憶體對每一邏輯位址提供兩位元的空間儲存上述寫入頻度標示。寫入頻度標示因而包括四種等級：第三級頻度(11)、第二級頻度(10)、第一級頻度(01)、與第零級頻度(00)；愈高級數代表愈頻繁的寫入頻度。在本發明其它實施例中，還以不同位元數的空間儲存該寫入頻度標示，例如用1位元來儲存，則寫入頻度包括高頻度(1)和低頻度(0)兩種。位元數不同，可以表徵的寫入頻度的等級數量就不同。經過第3圖所示之寫入操作，第一記憶體202包括：第三級頻度的複數個區塊block(3,1)~block(3,n₁)；第二級頻度的複數個區塊block(2,1)~ block(2,n₂)；第一級頻度的複數個區塊block(1,1)~block(1,n₃)；以及第零級頻度的複數個區塊block(0,1)~block(0,n₄)。

此實施方式將資料以「頁」為單位寫入第一記憶體202，其中，一邏輯位址所對應的物理位址為一物理頁，且每次寫入的資料量可為一頁、或小於一頁。關於同一邏輯位址，先前儲存的資料會在新的寫入操作後變成無效。舉例說明之，參閱第4圖，最新寫入指令的邏輯位址被映射至物理位址402、且該邏輯位址上一次寫入動作被映射至物理位址404；由於該邏輯位址重新被指向物理位址402，物理位址404所儲存的資料變成無效資料(dirty)。圖中以斜線標示無效資料。

參閱第4圖，可發現，同一級寫入頻度標示的該些區塊以近似的比例擁有無效資料。第三級頻度之區塊block(3,1)~block(3,n₁)具有最高比例的無效資料；其次為第二級頻度之區塊block(2,1)~block(2,n₂)；再其次為第一級頻度之區塊block(1,1)~block(1,n₃)。而寫入頻度最低的第零級頻度之區塊block(0,1)~block(0,n₄)僅具有極少數的無效資料。

上述無效資料之分佈極有利於儲存空間釋放(例如：garbage collection)的進行。第5圖以流程圖說明釋放儲存空間的一種方式，其中以「區塊」作為釋放空間的單位。此方法可由第2圖之記憶體控制器206、或軟體、或其他方式實行。步驟S502首先選定要釋出的區塊。步驟S504將選定區塊內的有效資料複製到其他區塊中備份；接著， 進行步驟S506，抹除選取的區塊，令其空間為可寫入。其中步驟S502-選定要釋出的區塊-一種實施方式是自最高級頻度(第三級頻度)之區塊block(3,1)~block(3,n₁)中選取欲釋放的區塊。由於最高級頻度之區塊block(3,1)~block(3,n₁)通常具有最少的有效資料，故步驟S504所執行之備份工作可大大精簡，顯著地提升記憶體的效能。

以釋放第4圖所示第三級區塊中一區塊block(3,1)為例，第6圖圖解其備份動作。區塊block(3,1)中尚存的有效資料包括頁602、604。區塊606為備份空間，亦屬於第三級頻度的區塊(例如，第4圖區塊block(3,n₁))。步驟S504將有效資料602…604等備份至區塊606，相關的邏輯-物理位址映設也會隨之修改。由於本發明令資料在物理空間的儲存是按照寫入頻度等級不同做了分區，本發明可以藉由選擇釋放寫入頻度等級較高的區塊，來減少釋放時的備份工作，從而大大提升了系統效率。

關於寫入頻度標示之修正(第3圖步驟S302)，本發明一種實施例採用隨機數技術，第7圖圖解其流程圖；此技術可由第2圖所示之記憶體控制器206、軟體、或其他方式實現。步驟S702首先產生一隨機數，其值可為’0’或’1’。步驟S704判斷該隨機數的值。若隨機數為’1’，則執行步驟S706，提升需寫入資料的該邏輯位址的寫入頻度標示。若隨機數為’0’，則執行步驟S708，維持該寫入頻度標示。使用者可設定隨機數產生’1’的概率X，藉以控制寫入頻度標示的跳升。舉例說明之，使用者設定一跳升事件：期望一邏輯位址每被寫入n次即跳升一級寫入頻度標示；此 外，使用者設定此跳升事件發生的概率為P；根據式子1-(1-X)^n=P，隨機數產生’1’的概率X需設定為：X=1-(1-P)^(1/n)。以n為10，P為90%的狀況為例(即是說，設定一跳升事件，期待該邏輯位址每被寫入10次則跳升該邏輯位址之寫入頻度標示，且該跳升事件發生的概率可達到90%)，則計算出X約為0.21。若n為9~11皆可接受，且y仍預期為90%，則計算出X約為0.226~0.268皆可接受，為了工程計算方便，X可設為0.25。則關於步驟S702，當使用者設定該隨機數產生’1’的概率X為0.25(即將一隨機數產生器之生成概率設置為25%)，則當一邏輯位址被寫入時，該隨機數產生器會以25%的概率生成隨機數；接下來在步驟S704的判斷中，若該隨機數的值為“1”，則代表該邏輯位址有90%的可能性被寫入了10次。從較大的樣本空間上來看，一邏輯位址平均被寫入10次出現一次為“1”的隨機數。

第8圖以流程圖圖解修正寫入頻度標示(第3圖步驟S302)的另一種實施方式；此技術可由第2圖所示之記憶體控制器206、或軟體、或其他方式實現。步驟S802首先產生一隨機數，其值可為0~99。步驟S804比較該隨機數與一臨界值。若隨機小於該臨界值，則執行步驟S806，提升需寫入資料的該邏輯位址的寫入頻度標示。若隨機數大於該臨界值，則執行步驟S808，維持該寫入頻度標示。使用者可以當前的系統時間、中央處理器的時間標記、或硬體實現的隨機數產生器作為一隨機數種子，得到高斯白噪音隨機數。藉由對該高斯白噪音隨機數取模數(除以100求餘 數)，即可得範圍為0~99的隨機數。使用者可設定步驟S804所使用之臨界值，藉以控制寫入頻度標示的跳升機率。其中該臨界值x的設定原理與前述實施方式中該隨機數產生’1’的概率X的設定方法類似，即通過式子x/100=1-(1-P)^(1/n)計算，其中n與一跳升事件相關，顯示使用者期望一邏輯位址每被寫入n次即跳升一級寫入頻度標示，P為此跳升事件發生的概率。以n為9~11皆可接受，且P預期為90%，則計算出x約為22.6~26.8皆可接受，為了工程計算方便，例如可設該臨界值x為25。則在第8圖所述之技術中，步驟S802產生一隨機數後，步驟S804比較該隨機數與臨界值25。若該隨機數小於臨界值25，則執行步驟S806，提升需寫入資料的該邏輯位址的寫入頻度標示；反之，則執行步驟S808，維持該寫入頻度標示。

在其它實施方式中，亦可將臨界值設定為75，且將步驟S804修正為：比較隨機數是否大於該臨界值75。若該隨機數大於75，則執行步驟S806提升需寫入資料的該邏輯位址的寫入頻度標示；反之，則執行步驟S808，維持該寫入頻度標示。

以上兩種實施方式是以概率隨機數的方式來反應一邏輯位址被寫入的次數，只需用較少的位元儲存每個邏輯位址的寫入頻度即可，無須占用第二記憶體204較多的存儲空間來存放一邏輯位址址被寫入的次數，因此可以大大節省存儲空間。

在儲存空間允許的前提下，本發明的另一實施例還可以直接為每個邏輯位址配置儲存空間來存放該邏輯位址被 寫入的寫入計數值，直接根據該寫入計數值的多寡來修正該寫入頻度標示。第9圖圖解其流程圖；此技術可由第2圖所示之記憶體控制器206、軟體、或其他方式實現。步驟S902首先在一邏輯位址被寫入時，將其寫入計數值加1。步驟S904判斷該寫入計數值是否達到一預定計數值。若該寫入計數值達到一預定計數值，則執行步驟S906，提升需寫入資料的該邏輯位址的寫入頻度標示，舉例而言，每當該邏輯位址被寫入20次，就應將該邏輯位址的寫入頻度標示提升一級。若該寫入計數值尚未達到該預定計數值，則執行步驟S908，維持該寫入頻度標示。

本發明更揭露一種寫入頻度標示重置技術，以避免所有邏輯位址的寫入頻度標示到最後皆為最高級。此重置技術可由第2圖記憶體控制器206、軟體、或其他方式實現。各邏輯位址的拜訪通常有時間性。例如，開機時頻繁使用的邏輯位址可能在之後的應用程式中就變成很少使用。本發明每隔一段時間即降低第一記憶體202中同一級寫入頻度的區塊中最早被使用的區塊之頻度級數。例如，每當對該第一記憶體202執行10000次寫入操作即執行一次重置動作，令第三級頻度的複數個區塊中最早使用的區塊降為第二級頻度，令第二級頻度的複數個區塊中最早使用的區塊降為第一級頻度，且令第一級頻度的複數個區塊中最早使用的區塊降為第零級頻度。儲存在第二記憶體204中的寫入頻度標示表210亦隨之調整。在本發明的一種實施方式中，可以使用先進先出記憶體(FIFO)的方式來排序同一級寫入頻度的該等區塊，最早被使用的區塊排列在該先 進先出記憶體的最前端，因此在需要重置寫入頻度標示時，可藉由訪問該先進先出記憶體就可以確定要重置寫入頻度標示的區塊，并將其上所有物理位置所對應的邏輯位址的寫入頻度標示降低一級(可直接修正第2圖之寫入頻度標示表210)。

本發明藉由在系統運作的一段時間內，按照寫入頻度不同，將記憶體的邏輯位址歸類不同的等級，并寫入不同等級的物理空間分區中，從而大大提高了系統運作，特別是釋放區塊時的效能。本發明的另一個優勢是，用較少的存儲空間來表徵邏輯位址被寫入的頻繁度，因此也大大節省了存儲空間。

以上說明書敘述僅列舉本發明的某些實施方式，並非用來限定本發明範圍。本技術領域者根據本發明與現有技術所衍伸出來的任何變形與改良皆涉及本發明技術範圍。申請專利範圍並非僅限定於說明書實施例內容，更包括本技術領域者依照其敘述所能想像到的任何變形。

200‧‧‧資料儲存裝置

202、204‧‧‧第一、第二記憶體

206‧‧‧記憶體控制器

208‧‧‧邏輯-物理位址映射表

210‧‧‧寫入頻度標示表

212‧‧‧邏輯位址與寫入資料

402、404‧‧‧對應同一邏輯位址的兩頁

602、604‧‧‧區塊block(3,1)內的有效資料

606‧‧‧備分用區塊

block₁…block_n‧‧‧區塊

block(0,1)~block(0,n₄)‧‧‧第零級頻度之複數個區塊

block(1,1)~block(1,n₃)‧‧‧第一級頻度之複數個區塊

block(2,1)~block(2,n₂)‧‧‧第二級頻度之複數個區塊

block(3,1)~block(3,n₁)‧‧‧第三級頻度之複數個區塊

page(1)…page(m)‧‧‧頁

第1圖圖解NAND快閃記憶體的物理空間；第2圖以方塊圖圖解本發明資料儲存裝置的一種實施方式；第3圖以流程圖說明本發明資料儲存技術之寫入操作；第4圖以NAND快閃記憶體為例，圖解第一記憶體202採用第3圖技術後其中資料儲存狀況；第5圖以流程圖說明本發明釋放儲存空間的一種方式； 第6圖圖解第5圖所述之備份動作；第7圖以流程圖說明第3圖步驟S302修正寫入頻度標示的一種實施方式；以及第8圖以流程圖說明第3圖步驟S302修正寫入頻度標示的一種實施方式。

第9圖以流程圖說明第3圖步驟S302修正寫入頻度標示的一種實施方式。

200‧‧‧資料儲存裝置

202、204‧‧‧第一、第二記憶體

206‧‧‧記憶體控制器

208‧‧‧邏輯-物理位址映射表

210‧‧‧寫入頻度標示表

212‧‧‧邏輯位址與寫入資料

Claims (24)

1. 一種資料儲存裝置，包括：一第一記憶體，包括複數個區塊，各區塊包括複數個頁；以及一記憶體控制器，於一寫入操作下接收一邏輯位址與一寫入資料且修正該邏輯位址的一寫入頻度標示，且根據該寫入頻度標示決定該邏輯位址於該第一記憶體上所對應的一物理位址，據以將該寫入資料寫入該第一記憶體之所述物理位址，使該第一記憶體中該物理位址所在的一區塊之複數個頁所對應的複數個邏輯位址之寫入頻度標示同等級。
2. 如申請專利範圍第1項所述之資料儲存裝置，其中，更包括一第二記憶體，紀錄上述邏輯位址與物理位址的對應關係，且紀錄上述寫入頻度標示。
3. 如申請專利範圍第1項所述之資料儲存裝置，其中上述記憶體控制器更以上述區塊為單位釋放該第一記憶體的空間。
4. 如申請專利範圍第3項所述之資料儲存裝置，其中上述記憶體控制器自對應最頻繁寫入頻度標示的複數個區塊中擇一釋放其空間。
5. 如申請專利範圍第1項所述之資料儲存裝置，其中上述記憶體控制器於該寫入操作下更根據使用者對上述寫入頻度標示之等級跳升的期望產生一隨機數，且根據所產生之該隨機數選擇提升或維持所接收之該邏輯位址的上述 寫入頻度標示。
6. 如申請專利範圍第5項所述之資料儲存裝置，其中，該記憶體控制器所產生的該隨機數係根據一預設概率值為一特定值，且該記憶體控制器係於該隨機數為該特定值時提升所接收之該邏輯位址的上述寫入頻度標示，該預設概率值係基於使用者對上述寫入頻度標示之等級跳升的期望而設定。
7. 如申請專利範圍第6項所述之資料儲存裝置，其中上述預定概率值由式子X=1-(1-P)^(1/n)計算，其中X為上述預定概率值，n有關於一跳升事件，期待同一邏輯位址每被n次寫入即跳升一級寫入頻度標示，P設定該跳升事件發生的概率。
8. 如申請專利範圍第1項所述之資料儲存裝置，其中該記憶體控制於該寫入操作下更對高斯白噪音隨機數取模數以產生一隨機數，並根據該隨機數選擇提升或維持所接收之該邏輯位址的上述寫入頻度標示。
9. 如申請專利範圍第8項所述之資料儲存裝置，其中該記憶體控制係將該隨機數與一臨界值比較，於該隨機數小於該臨界值時作寫入頻度標示等級提升，上述臨界值由式子x/100=1-(1-P)^(1/n)計算，其中x為上述臨界值，n有關於一跳升事件，期待同一邏輯位址每被n次寫入即跳升一級寫入頻度標示，P設定該跳升事件發生的概率。
10. 如申請專利範圍第1項所述之資料儲存裝置，其中上述記憶體控制器於該寫入操作下更將所接收之上述邏輯位址所對應一寫入計數值加一，且於該寫入計數值達到 一預定計數值時提升所接收之該邏輯位址的上述寫入頻度標示，且於該寫入計數值未達到該預定計數值時維持該寫入頻度標示。
11. 如申請專利範圍第1項所述之資料儲存裝置，其中該記憶體控制器更每隔一特定時間調降至少一特定區塊所對應的複數個邏輯位址的寫入頻度標示。
12. 如申請專利範圍第11項所述之資料儲存裝置，其中上述特定區塊為寫入頻度標示相同的複數個區塊中最先寫入資料的區塊。
13. 一種資料儲存方法，該方法一寫入操作包括：接收一邏輯位址以及一寫入資料；修正該邏輯位址的一寫入頻度標示；以及根據修正後的該寫入頻度標示決定該邏輯位址於一第一記憶體上所對應的一物理位址，據以將該寫入資料寫入該第一記憶體之所述物理位址，使該第一記憶體中該物理位址所在的一區塊之複數個頁所對應的複數個邏輯位址之寫入頻度標示同等級。
14. 如申請專利範圍第13項所述之方法，其中上述邏輯位址與物理位址的對應關係、以及上述寫入頻度標示紀錄於一第二記憶體中。
15. 如申請專利範圍第13項所述之方法，更包括以上述區塊為單位釋放該第一記憶體的空間。
16. 如申請專利範圍第15項所述之方法，其中上述釋放第一記憶體空間之步驟更包括：自對應最頻繁寫入頻度標示的複數個區塊中選擇其一 用來釋放空間。
17. 如申請專利範圍第13項所述之方法，其中上述修正寫入頻度的步驟更包括：根據使用者對上述寫入頻度標示之等級跳升的期望產生一隨機數；以及根據所產生之該隨機數選擇提升或維持上述寫入頻度標示。
18. 如申請專利範圍第17項所述之方法，其中該隨機數係根據一預設概率值為一特定值，且所述方法係於該隨機數為該特定值時提升所接收之該邏輯位址的上述寫入頻度標示，該預設概率值係基於使用者對上述寫入頻度標示之等級跳升的期望而設定。
19. 如申請專利範圍第18項所述之方法，其中上述預定概率值由式子X=1-(1-P)^(1/n)計算，其中X為上述預定概率值，n有關於一跳升事件，期待同一邏輯位址每被n次寫入即跳升一級寫入頻度標示，P設定該跳升事件發生的概率。
20. 如申請專利範圍第13項所述之方法，係於該寫入操作下更對高斯白噪音隨機數取模數以產生一隨機數，並根據該隨機數選擇提升或維持所接收之該邏輯位址的上述寫入頻度標示。
21. 如申請專利範圍第20項所述之方法，其中係將該隨機數與一臨界值比較，於該隨機數小於該臨界值時作寫入頻度標示等級提升，上述臨界值由式子x/100=1-(1-P)^(1/n)計算，其中x為上述臨界值，n有關於 一跳升事件，期待同一邏輯位址每被n次寫入即跳升一級寫入頻度標示，P設定該跳升事件發生的概率。
22. 如申請專利範圍第13項所述之方法，更於該寫入操作下：將所接收之上述邏輯位址所對應一寫入計數值加一，且於該寫入計數值達到一預定計數值時提升所接收之該邏輯位址的上述寫入頻度標示，且於該寫入計數值未達到該預定計數值時維持該寫入頻度標示。
23. 如申請專利範圍第13項所述之方法，更包括：每隔一特定時間調降至少一個特定區塊所對應的複數個邏輯位址的寫入頻度標示。
24. 如申請專利範圍第23項所述之方法，其中上述特定區塊為寫入頻度標示相同的複數個區塊中最先寫入資料的區塊。