CN101609431B - 闪存装置的运作方法及闪存装置 - Google Patents
闪存装置的运作方法及闪存装置 Download PDFInfo
- Publication number
- CN101609431B CN101609431B CN2008101743133A CN200810174313A CN101609431B CN 101609431 B CN101609431 B CN 101609431B CN 2008101743133 A CN2008101743133 A CN 2008101743133A CN 200810174313 A CN200810174313 A CN 200810174313A CN 101609431 B CN101609431 B CN 101609431B
- Authority
- CN
- China
- Prior art keywords
- order
- blocks
- cells
- address
- logical block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供一种闪存装置的运作方法及闪存装置。于一实施例中,该闪存装置包括一单阶单元存储器及一多阶单元存储器。该方法包括以下步骤:首先,接收一主机欲写入一逻辑区块地址的一区块更新资料。接着,检查是否该逻辑区块地址的累积更新次数。当该累积更新次数超过一界限值,检查该逻辑区块地址对应的实体区块地址是否指向该多阶单元存储器的一多阶单元区块。若该逻辑区块地址对应的该实体区块地址指向该多阶单元区块,自该单阶单元存储器选取一单阶单元区块,将该逻辑区块地址对应到该单阶单元区块的实体区块地址,并将该区块更新资料写入该单阶单元区块。
Description
技术领域
本发明是有关于闪存,特别是有关于闪存的写入方法。
背景技术
目前的闪存(flash memory)有两种型式,其中之一为单阶单元(Single LevelCell,SLC)存储器,另一则为多阶单元(Multiple Level Cell,MLC)存储器。单阶单元存储器包括多个存储单元区块,每一存储单元区块包含多个存储单元,而每一存储单元仅可储存一位元资料,因此单阶单元存储器所包含的存储单元区块称之为单阶单元区块。多阶单元存储器亦包括多个存储单元区块,每一存储单元区块包含多个存储单元,但每一存储单元可储存多位元的资料,因此多阶单元存储器所包含的存储单元区块称之为多阶单元区块。
由于单阶单元存储器的存储单元仅可储存一位元资料,因此单阶单元存储器所能储存的资料量较低。然而,单阶单元存储器却有较快的存取速度及较高的可读写次数(endurance)。可读写次数是表示一存储单元区块经过多少次写入尚不会失效的概略值,用以衡量一存储器的稳定度。反之,由于多阶单元存储器的存储单元可储存多位元资料,因此多阶单元存储器所能储存的资料量较高。然而,多阶单元存储器却有较慢的存取速度及较低的可读写次数。因此,单阶单元存储器与多阶单元存储器各有不同的优缺点,需要依据系统的应用方式决定采用单阶单元存储器或多阶单元存储器以储存资料,以达到系统的最佳效能。
目前一般的闪存装置仅包含单一单阶单元存储器或多阶单元存储器。若一存储器装置可同时包含单阶单元存储器与多阶单元存储器,则此种存储器装置可以同时结合单阶单元存储器的高存取速度及高读写次数的优点以及多阶单元存储器的高资料储存量的优点,因而其效能优于一般仅包含单一单阶单元存储器或多阶单元存储器的存储器装置。然而,为了发挥单阶单元存储器与多阶单元存储器各自的优点,必须有效地同时管理单阶单元存储器与多阶单元存储器,故这样的管理方法为现今技术急迫需要发展的。
发明内容
有鉴于此,本发明的目的在于提供一种闪存装置的运作方法,以解决现有技术存在的问题,即该闪存装置必须能区分所储存的资料的性质,而将资料依其性质储存于最适当的存储器中。换句话说,高存取频率的资料应储存于单阶单元存储器中,以发挥其高存取速度及高读写次数的优点;而低存取频率的资料应储存于多阶单元存储器中,以发挥其高资料储存量的优点。因此,本发明提供一种闪存装置,以结合单阶单元存储器与多阶单元存储器的优点。
本发明提供一种闪存装置的运作方法。于一实施例中,该闪存装置包括一单阶单元(Single Level Cell,SLC)存储器及一多阶单元(Multiple Level Cell,MLC)存储器。该方法包括以下步骤:首先,接收一主机欲写入一逻辑区块地址的一区块更新资料。接着,检查该逻辑区块地址的累积更新次数。当该累积更新次数超过一界限值,检查该逻辑区块地址对应的实体区块地址是否指向该多阶单元存储器的一多阶单元区块。若该逻辑区块地址对应的该实体区块地址指向该多阶单元区块,自该单阶单元存储器选取一单阶单元区块,将该逻辑区块地址对应到该单阶单元区块的实体区块地址,并将该区块更新资料写入该单阶单元区块。
本发明提供一种闪存装置。于一实施例中,该闪存装置包括一单阶单元(Single Level Cell,SLC)存储器,一多阶单元(Multiple Level Cell,MLC)存储器,以及一控制器。该单阶单元存储器包括多个单阶单元区块以储存资料。该多阶单元存储器包括多个多阶单元区块以储存资料。该控制器接收一主机欲写入一逻辑区块地址的一区块更新资料,检查是否该逻辑区块地址的累积更新次数超过一界限值,并检查该逻辑区块地址对应的实体区块地址是否指向该多阶单元存储器的一多阶单元区块。当该累积更新次数超过该界限值,且该逻辑区块地址对应的该实体区块地址指向该多阶单元区块时,该控制器自该单阶单元存储器选取一单阶单元区块,将该逻辑区块地址对应到该单阶单元区块的实体区块地址,并将该区块更新资料写入该单阶单元区块。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1为依据本发明的闪存装置的区块图;
图2为依据本发明的资料区块的地址的对应关系的示意图;
图3为依据本发明的闪存装置的运作方法的流程图;
图4为依据本发明的闪存装置的运作方法的一实施例的第一阶段示意图;
图5为依据本发明的闪存装置的运作方法的一实施例的第二阶段示意图;
图6为依据本发明的闪存装置的运作方法的一实施例的第三阶段示意图。
具体实施方式
图1为依据本发明的闪存装置104的区块图。于一实施例中,该闪存装置104为一存储卡或一固态硬盘(Solid State Disk)。一主机102借由闪存装置104储存资料,并自闪存装置104读取资料。于一实施例中,该闪存装置104包括一控制器106,一单阶单元(Single-Level-Cell,SLC)存储器108,以及一多阶单元(Multiple-Level-Cell,MLC)存储器110。单阶单元存储器108包括多个单阶单元区块,每一单阶单元区块包含多个单阶存储单元,每一单阶存储单元可储存一位元的资料。多阶单元存储器110包括多个多阶单元区块,每一多阶单元区块包含多个多阶存储单元,每一多阶存储单元可储存多位元的资料。控制器106耦接于主机102与单阶单元存储器108及多阶单元存储器110之间,依据主机102的指令,将主机102传送的资料储存或写入至单阶单元存储器108及多阶单元存储器110,或自单阶单元存储器108及多阶单元存储器110读取资料以传送回主机102。
图2为依据本发明的资料区块的地址的对应关系的示意图。同一资料区块对不同的装置会有不同的地址作为存取该资料区块的依据。对于主机102而言,主机102是依据资料区块的逻辑区块地址(Logic Block Address,LBA)202以存取该资料区块。对于单阶单元存储器108而言,单阶单元存储器108系依据资料区块的单阶单元实体区块地址(SLC Physical Block Address,SPBA)210以存取该资料区块。对于多阶单元存储器110而言,多阶单元存储器110系依据资料区块的多阶单元实体区块地址(MLC Physical Block Address,MPBA)208以存取该资料区块。
由于控制器106需作为主机102、单阶单元存储器108及多阶单元存储器110之间存取资料的中介者,控制器106须知道同一资料区块的逻辑地址(LBA)202与实体地址(physical block address,PBA)204间的对应关系。此外,由于存储器装置104包含有单阶单元实体区块地址210与多阶单元实体区块地址208两种实体区块位置,造成使用上的不便,因此控制器106将单阶单元实体区块地址210与多阶单元实体区块地址208皆编排为一系列的实体地址204。于一实施例中,单阶单元实体区块地址210先虚拟为多阶单元实体区块地址206,该虚拟多阶单元实体区块地址206被分派到次序在前的实体区块地址204,而多阶单元实体区块地址208被分派到次序在后的实体区块地址204。当然,控制器106必须纪录逻辑区块位置202与实体区块位置208的对应关系,以及虚拟多阶单元实体区块地址206与单阶单元实体区块地址210的对应关系。于一实施例中,该控制器106以一地址对应表储存逻辑区块位置202与实体区块位置208的对应关系。
图3为依据本发明的闪存装置的运作方法300的流程图。首先,控制器106接收主机102欲写入一逻辑区块地址的一区块更新资料(步骤302)。接着,控制器106检查该逻辑区块地址的一累积更新次数(Update Count)(步骤304)。于一实施例中,每当主机102要求写入一逻辑区块地址时,控制器102便将一累积更新次数表中该逻辑区块地址对应的累积更新次数加一,而维持该累积更新次数表。因而于步骤304中,控制器106可借由查询该累积更新次数表,而得到该逻辑区块地址的累积更新次数。
此时,若该累积更新次数超过一界限值(步骤306),则主机102欲写入的该逻辑区块地址被视为高存取频率的逻辑区块地址。由于高存取频率的逻辑区块地址适合以单阶单元存储器108储存,因此控制器106继续检查该逻辑区块地址对应的一实体区块地址(步骤308),以判断是否该实体区块地址是指向多阶单元存储器110的一多阶单元区块(步骤310)。于一实施例中,该控制器106以一地址对应表纪录逻辑区块地址与实体区块地址的对应关系,而可于步骤308中借查询该地址对应表得到该逻辑区块地址对应的实体区块地址。此时,由于图2中单阶单元存储器108所包含的多个单阶单元区块对应到次序在前的实体区块地址206,而多阶单元存储器110所包含的多个多阶单元区块对应到次序在后的实体区块地址208,因此若该实体区块地址是属于次序在后的实体区块地址,则该实体区块地址是指向多阶单元存储器110的多阶单元区块。
由于高存取频率的逻辑区块地址适合以单阶单元存储器108储存,因此若主机102欲写入的该逻辑区块地址是指向多阶单元存储器110的多阶单元区块,则控制器106不应将该逻辑区块地址的区块更新资料写入其原本指向的多阶单元区块,而应将该逻辑区块地址的区块更新资料转而写入一单阶单元区块,才能发挥单阶单元存储器高存取速度及高稳定性的优点。因此,控制器106自单阶单元存储器108选取一单阶单元区块(步骤312),接着将该逻辑区块地址对应到选取的该单阶单元区块的实体区块地址(步骤314),并将该区块更新资料写入该单阶单元区块(步骤316),才完成该区块更新资料的写入动作。于一实施例中,该控制器106包括纪录所有逻辑区块地址与实体区块地址的对应关系的一地址对应表,而控制器106借由更改该地址对应表中该逻辑区块地址与受选取的该单阶单元区块的实体区块地址的对应关系,而达成步骤314的动作。
至于步骤312中如何自单阶单元存储器108选取一单阶单元区块,有多种方式。于一实施例中,控制器106检查单阶单元存储器108所包含的多个单阶单元区块所对应的累积更新次数,并自这些多个单阶单元区块中选取具有最小的累积更新次数者,以作为步骤312所选取的单阶单元区块。于另一实施例中,控制器106检查单阶单元存储器108所包括的多个单阶单元区块所对应的累积更新次数,并自这些多个单阶单元区块中选取累积更新次数小于一预定值者,作为步骤312所选取的单阶单元区块。
此外,当控制器106于步骤312中选取该单阶单元区块后,控制器106还必须检查该单阶单元区块是否已储存一资料。若选取的该单阶单元区块已有储存资料时,控制器106于步骤316将该区块更新资料写入该单阶单元区块前,必须备份该单阶单元区块已储存的资料。当步骤316写入完毕后,控制器106还需更改地址对应表,以将该单阶单元区块原本对应的逻辑区块地址对应到逻辑区块地址原本指向的多阶单元区块的实体区块地址,并将选取的单阶单元区块原本储存的资料写入该多阶单元区块,以完成选取的单阶单元区块与该逻辑区块地址原本指向的多阶单元区块两者间资料的互换。
此外,由于仅有高存取频率的逻辑区块地址适合以单阶单元存储器108储存,因此步骤306中若主机102欲写入的该逻辑区块地址的累积更新次数未超过该界限值,则控制器106可将该区块更新资料直接写入该逻辑区块地址原本所对应的实体区块地址指向的区块,而不去判断是否该逻辑区块地址原本所指向的区块是单阶单元区块或多阶单元区块(步骤318)。同样的,由于仅有高存取频率的逻辑区块地址适合以单阶单元存储器108储存,因此步骤310中若主机102欲写入的该逻辑区块地址原本便指向单阶单元存储器108的一单阶单元区块,则控制器106直接将该区块更新资料写入该单阶单元区块(步骤318)。
图4显示依据本发明的闪存装置的运作方法的一实施例的第一阶段示意图。闪存装置包含一单阶单元存储器402与一多阶单元存储器404。单阶单元存储器402包括X个单阶单元区块,其中有逻辑区块地址分别为SLBA0、SLBA1、SLBA2、…、SLBAX的单阶单元区块。逻辑区块地址为SLBA0的单阶单元区块储存资料DP,而其累积更新次数为20。逻辑区块地址为SLBA1的单阶单元区块储存资料DQ,而其累积更新次数为60。逻辑区块地址为SLBA2的单阶单元区块储存资料DR,而其累积更新次数为100。逻辑区块地址为SLBAX的单阶单元区块未储存资料,而其累积更新次数为0。
多阶单元存储器404包括Y个多阶单元区块,其中有逻辑区块地址分别为MLBA0、MLBA1、MLBA2、…、MLBAY的多阶单元区块。逻辑区块地址为MLBA0的多阶单元区块储存资料DI,而其累积更新次数为50。逻辑区块地址为MLBA1的多阶单元区块储存资料DJ,而其累积更新次数为199。逻辑区块地址为MLBA2的多阶单元区块储存资料DK,而其累积更新次数为80。逻辑区块地址为MLBAy的多阶单元区块未储存资料,而其累积更新次数为0。
图5显示依据本发明的闪存装置的运作方法的一实施例的第二阶段示意图。假设一主机欲将区块更新资料DU写入逻辑区块地址为MLBA1的多阶单元区块。因此闪存装置的控制器将逻辑区块地址为MLBA1的多阶单元区块的资料改写为DU,并将其累积更新次数加1而成为200。此时控制器检查到逻辑区块地址为MLBA1的多阶单元区块的累积更新次数已超过一界限值200,因此于单阶单元存储器402中选取一单阶单元区块,作为储存逻辑区块地址为MLBA1的资料DU的对象。由于在单阶单元存储器402所包含的多个单阶单元区块中,以逻辑区块地址为SLBAX的单阶单元区块的累积更新次数最小,因此控制器选取逻辑区块地址为SLBAX的单阶单元区块作为储存逻辑区块地址为MLBA1的资料DU的对象。
图6显示依据本发明的闪存装置的运作方法的一实施例的第三阶段示意图。控制器首先将原本的逻辑区块地址为SLBAX的单阶单元区块对应到逻辑区块地址MLBA1,接着将逻辑区块地址MLBA1的资料DU储存至该单阶单元区块。另外,控制器还将该单阶单元区块的累积更新次数由0改为150。之所以未将其累积更新次数改为200,是避免该单阶单元区块的累积更新次数不断超过界限值200。接着,控制器将原本的逻辑区块地址为MLBA1的多阶单元区块对应到逻辑区块地址SLBAX。由于原本逻辑区块地址为SLBAX的区块未储存资料,因此控制器清空储存于该多阶单元区块的资料,并将其更新次数修改为0。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (18)
1.一种闪存装置的运作方法,该闪存装置包括一单阶单元存储器及一多阶单元存储器,该方法包括下列步骤:
接收一主机欲写入一逻辑区块地址的一区块更新资料;
检查该逻辑区块地址的累积更新次数,该累积更新次数是经由查询一包含在闪存装置中的累积更新次数表得到;该累积更新次数表纪录该主机对每一逻辑区块地址的累积更新次数,每当该主机要求写入其中一逻辑区块地址时,便将该累积更新次数表中该逻辑区块地址对应的累积更新次数加一,而维持该累积更新次数表;
当该累积更新次数超过一界限值,检查该逻辑区块地址对应的实体区块地址是否指向该多阶单元存储器的一多阶单元区块;
若该逻辑区块地址对应的该实体区块地址指向该多阶单元区块,自该单阶单元存储器选取一单阶单元区块;
将该逻辑区块地址对应到该单阶单元区块的实体区块地址;以及
将该区块更新资料写入该单阶单元区块。
2.如权利要求1所述的闪存装置的运作方法,其特征在于,该方法更包括:若该累积更新次数未超过该界限值,将该区块更新资料写入该逻辑区块地址对应的实体区块地址所指向的区块。
3.如权利要求1所述的闪存装置的运作方法,其特征在于,该方法更包括:若该逻辑区块地址对应的该实体区块地址指向该单阶单元存储器的一单阶单元区块,将该区块更新资料写入该单阶单元区块。
4.如权利要求1所述的闪存装置的运作方法,其特征在于,该单阶单元区块的选取包括:
检查该单阶单元存储器包括的多个单阶单元区块所对应的累积更新次数;以及
自该些多个单阶单元区块中选取具有最小的累积更新次数者,作为该选取的单阶单元区块。
5.如权利要求1所述的闪存装置的运作方法,其特征在于,该单阶单元区块的选取包括:
检查该单阶单元存储器包括的多个单阶单元区块所对应的累积更新次数;以及
自该些多个单阶单元区块中选取累积更新次数小于一预定值者,作为该选取的单阶单元区块。
6.如权利要求1所述的闪存装置的运作方法,其特征在于,该方法更包括:
当选取该单阶单元区块后,检查该单阶单元区块是否储存一资料;
若该单阶单元区块有储存资料时,于该区块更新资料写入该单阶单元区块前备份该资料;
将该单阶单元区块原本对应的逻辑区块地址对应到该多阶单元区块的实体区块地址;以及
将该资料写入该多阶单元区块。
7.如权利要求1所述的闪存装置的运作方法,其特征在于,该闪存装置包含纪录每一逻辑区块地址所对应的实体区块地址的一地址对应表,而该逻辑区块地址与该单阶单元区块的实体区块地址的对应步骤,是通过更改该地址对应表的对应关系而完成。
8.如权利要求1所述的闪存装置的运作方法,其特征在于,该闪存装置拥有一系列的实体区块地址,其中该单阶单元存储器所包含的多个单阶单元区块对应到次序在前的实体区块地址,而该多阶单元存储器所包含的多个多阶单元区块对应到次序在后的实体区块地址。
9.如权利要求8所述的闪存装置的运作方法,其特征在于,该逻辑区块地址对应的实体区块地址是否指向该多阶单元区块的检查步骤,是通过检查该逻辑区块地址对应的实体区块地址是否属于次序在后的实体区块地址而完成。
10.一种闪存装置,包括:
一单阶单元存储器,包括多个单阶单元区块以储存资料;
一多阶单元存储器,包括多个多阶单元区块以储存资料;以及
一控制器,接收一主机欲写入一逻辑区块地址的一区块更新资料,检查是否该逻辑区块地址的累积更新次数超过一界限值,并检查该逻辑区块地址对应的实体区块地址是否指向该多阶单元存储器的一多阶单元区块;当该累积更新次数超过该界限值且该逻辑区块地址对应的该实体区块地址指向该多阶单元区块时,该控制器自该单阶单元存储器选取一单阶单元区块,将该逻辑区块地址对应到该单阶单元区块的实体区块地址,并将该区块更新资料写入该单阶单元区块,
其中该控制器包含用以纪录该主机对每一逻辑区块地址的累积更新次数的一累积更新次数表,而该控制器借由查询该累积更新次数表而检查该逻辑区块地址的累积更新次数;每当该主机要求写入其中一逻辑区块地址时,便将该累积更新次数表中该逻辑区块地址对应的累积更新次数加一,而维持该累积更新次数表。
11.如权利要求10所述的闪存装置,其特征在于,当该累积更新次数未超过该界限值时,该控制器将该区块更新资料写入该逻辑区块地址对应的实体区块地址所指向的区块。
12.如权利要求10所述的闪存装置,其特征在于,当该逻辑区块地址对应的该实体区块地址指向该单阶单元存储器的一单阶单元区块时,该控制器将该区块更新资料写入该单阶单元区块。
13.如权利要求10所述的闪存装置,其特征在于,该控制器检查该单阶单元存储器包括的多个单阶单元区块所对应的累积更新次数,并自该些多个单阶单元区块中选取具有最小的累积更新次数者,以作为该选取的单阶单元区块。
14.如权利要求10所述的闪存装置,其特征在于,该控制器检查该单阶单元存储器包括的多个单阶单元区块所对应的累积更新次数,并自该些多个单阶单元区块中选取累积更新次数小于一预定值者,以作为该选取的单阶单元区块。
15.如权利要求10所述的闪存装置,其特征在于,当选取该单阶单元区块后,该控制器检查该单阶单元区块是否储存一资料;若该单阶单元区块有储存资料时,该控制器于该区块更新资料写入该单阶单元区块前备份该资料,将该单阶单元区块原本对应的逻辑区块地址对应到该多阶单元区块的实体区块地址,并将该资料写入该多阶单元区块。
16.如权利要求10所述的闪存装置,其特征在于,该控制器包含纪录每一逻辑区块地址所对应的实体区块地址的一地址对应表,而该控制器借由更改该地址对应表的对应关系而将该逻辑区块地址对应到该单阶单元区块的实体区块地址。
17.如权利要求10所述的闪存装置,其特征在于,该闪存装置拥有一系列的实体区块地址,其中该单阶单元存储器所包含的该些多个单阶单元区块对应到次序在前的实体区块地址,而该多阶单元存储器所包含的该些多个多阶单元区块对应到次序在后的实体区块地址。
18.如权利要求17所述的闪存装置,其特征在于,该控制器借由检查该逻辑区块地址对应的实体区块地址是否属于次序在后的实体区块地址,而检查该逻辑区块地址对应的实体区块地址是否指向该多阶单元区块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US7378408P | 2008-06-19 | 2008-06-19 | |
US61/073,784 | 2008-06-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101609431A CN101609431A (zh) | 2009-12-23 |
CN101609431B true CN101609431B (zh) | 2012-02-22 |
Family
ID=41483190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101743133A Active CN101609431B (zh) | 2008-06-19 | 2008-10-29 | 闪存装置的运作方法及闪存装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101609431B (zh) |
TW (1) | TWI388986B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591748A (zh) * | 2011-12-29 | 2012-07-18 | 记忆科技(深圳)有限公司 | 固态硬盘及其掉电保护方法、系统 |
CN103365785B (zh) * | 2012-03-30 | 2016-03-30 | 点序科技股份有限公司 | 闪速存储器模块的地址映射方法 |
FR2997208B1 (fr) * | 2012-10-19 | 2016-01-15 | Continental Automotive France | Procede de gestion d'une memoire flash |
TWI606339B (zh) | 2016-02-17 | 2017-11-21 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料維護方法 |
TWI655541B (zh) * | 2017-10-24 | 2019-04-01 | 宇瞻科技股份有限公司 | 延長固態硬碟壽命之方法 |
CN109697023B (zh) * | 2017-10-24 | 2022-04-29 | 宇瞻科技股份有限公司 | 延长固态硬盘寿命的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007084079A1 (en) * | 2006-01-18 | 2007-07-26 | Trek 2000 International Ltd. | Portable data storage device incorporating multiple flash memory units |
CN101118768A (zh) * | 2006-07-31 | 2008-02-06 | 株式会社东芝 | 磁盘驱动设备及其控制方法 |
CN101154189A (zh) * | 2006-09-27 | 2008-04-02 | 三星电子株式会社 | 支持不同存储单元类型的非易失性存储器的设备和方法 |
US20080104309A1 (en) * | 2006-10-30 | 2008-05-01 | Cheon Won-Moon | Flash memory device with multi-level cells and method of writing data therein |
-
2008
- 2008-10-16 TW TW97139710A patent/TWI388986B/zh active
- 2008-10-29 CN CN2008101743133A patent/CN101609431B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007084079A1 (en) * | 2006-01-18 | 2007-07-26 | Trek 2000 International Ltd. | Portable data storage device incorporating multiple flash memory units |
CN101118768A (zh) * | 2006-07-31 | 2008-02-06 | 株式会社东芝 | 磁盘驱动设备及其控制方法 |
CN101154189A (zh) * | 2006-09-27 | 2008-04-02 | 三星电子株式会社 | 支持不同存储单元类型的非易失性存储器的设备和方法 |
US20080104309A1 (en) * | 2006-10-30 | 2008-05-01 | Cheon Won-Moon | Flash memory device with multi-level cells and method of writing data therein |
Also Published As
Publication number | Publication date |
---|---|
CN101609431A (zh) | 2009-12-23 |
TWI388986B (zh) | 2013-03-11 |
TW201001170A (en) | 2010-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5728672B2 (ja) | ハイブリッドメモリ管理 | |
US8583860B2 (en) | Block management method for flash memory and controller and storage system using the same | |
US9098395B2 (en) | Logical block management method for a flash memory and control circuit storage system using the same | |
US7890550B2 (en) | Flash memory system and garbage collection method thereof | |
CN101727295B (zh) | 一种基于虚拟块闪存地址映射的数据写入及读出方法 | |
CN102779096B (zh) | 一种基于页块面三维的闪存地址映射方法 | |
US20090089485A1 (en) | Wear leveling method and controller using the same | |
CN101169760B (zh) | 电子硬盘的存储空间的管理方法 | |
US20140129758A1 (en) | Wear leveling in flash memory devices with trim commands | |
US7649794B2 (en) | Wear leveling method and controller using the same | |
CN101609431B (zh) | 闪存装置的运作方法及闪存装置 | |
CN101556555B (zh) | 用于闪存的区块管理方法、其控制器与储存系统 | |
US9037814B2 (en) | Flash memory management method and flash memory controller and storage system using the same | |
US8074128B2 (en) | Block management and replacement method, flash memory storage system and controller using the same | |
CN106557432B (zh) | 缓冲存储器管理方法、存储器控制电路单元及存储装置 | |
US8037236B2 (en) | Flash memory writing method and storage system and controller using the same | |
US8943264B2 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
CN103106148B (zh) | 区块管理方法、存储器控制器与存储器存储装置 | |
CN110442299A (zh) | 数据写入方法、存储器控制电路单元以及存储器储存装置 | |
CN111583976B (zh) | 数据写入方法、存储器控制电路单元以及存储器存储装置 | |
CN101826053B (zh) | 闪存的存取方法及闪存装置 | |
TWI453747B (zh) | 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器 | |
CN110442300A (zh) | 整理指令记录方法、存储器控制电路单元与存储装置 | |
TWI470428B (zh) | 用於非揮發性記憶體的資料程式規劃系統、記憶體管理方法及其控制器 | |
US20210406169A1 (en) | Self-adaptive wear leveling method and algorithm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |