TWI386134B

TWI386134B - 電路板式薄型電感結構

Info

Publication number: TWI386134B
Application number: TW97135311A
Authority: TW
Inventors: Kuan Hsing Li
Original assignee: Universal Scient Ind Shanghai
Priority date: 2008-09-15
Filing date: 2008-09-15
Publication date: 2013-02-11
Also published as: TW201012327A

Description

電路板式薄型電感結構

本發明係有關於一種電感結構，尤指一種電路板式薄型電感結構。

按，隨著科技的快速發展，電腦設備已非常廣泛地被應用在現今的社會中，而電腦零組件中的主機板更是其中用來協調電腦各項零組件的重要橋樑，為了使主機板上的CPU能夠得到較穩定的電壓及電流以驅動CPU，電感元件更是扮演了舉足輕重的角色，目前電感元件已經被大量且廣泛地使用在主機板上。

此外，電感元件的使用原理在於：當方波形電壓通過電感時，電感可將方波形電壓轉換成電流型態，並且電感可將電流的大小變化固定在有限度的範圍內。當電流通過電感後即轉化為較平滑的電壓輸出，而輸出電壓與輸入電壓的比和方波形電壓的作用比有關，所以可以達到降壓的目的。

請參閱第一圖所示，其係為習知電感結構之立體示意圖。由上述圖中可知，習知電感A具有一呈環狀結構之中心軸A1，並且一線圈A2係繞設在該中心軸A1上。藉由該電感A的特性以擔任CPU電源管理之重要元件。

然而，上述習知電感在使用時尚有下列之缺失存在：1、現有CPU的需求電流有日漸增加的趨勢，因此為了使得電感的飽和電流增加，業者通常會以增大線圈直徑或增加繞線圈數的方式以增加電感的飽和電流，然而增大線圈直徑或增加繞線圈數必定會使得繞線的面積增加，進而導致電感的體積過大，而使得主機板上的使用空間無法有效的被利用。

2、習知電感A的中心軸A1為一環狀結構，當製作此種電感時，必須僱請大量人力手工繞設線圈A2於中心軸A1上，因而使得製作成本偏高，並且也無法符合目前工廠自動化的需求。

是以，由上可知，上述習知之電感結構，在實際使用上，顯然具有不便與缺失存在。緣是，本發明人有感上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計合理且有效改善上述缺失之本發明。

本發明所要解決的技術問題，在於提供一種電路板式薄型電感結構，其透過一中空多層電路板單元及一容置於該中空多層電路板單元的中空容置空間之磁性單元的配合，不僅能夠達到「高電感值的效果」，並且也能夠達到「薄型化的效果」。

為了解決上述技術問題，根據本發明之其中一種方案，提供一種電路板式薄型電感結構，其包括：一中空多層電路板單元及一磁性單元。其中，該中空多層電路板單元係具有一多層電路板本體、一貫穿該多層電路板本體之容置空間、複數層彼此分離一預定距離並且環繞於該多層電路板本體內之導電層、複數個導通孔、及複數個分別填充於該等導通孔內之導電體，其中每一個導通孔係成形於每兩層導電層之間，以使得每一個導電體係電性連接於每兩層導電層之間。該磁性單元係填充於該中空多層電路板單元之容置空間內。此外，該多層電路板本體的底端係具有至少兩個導電焊墊，並且該等導電層中之最上層導電層及最下層導電層係分別電性連接於上述至少兩個導電焊墊。

另外，依據不同的應用需求，本發明至少可包括下列兩種應用方式：第一種應用方式：該中空多層電路板單元係透過上述至少兩個導電焊墊以電性地設置於一主機板上，並且該主機板係具有複數個容置於該容置空間內之電子元件，其中該磁性單元係覆蓋在該等電子元件上。

第二種應用方式：該中空多層電路板單元係具有複數個設置於該多層電路板本體的上表面之上層導電焊墊、複數個設置於該多層電路板本體的下表面之下層導電焊墊、複數個外接導通孔、及複數個分別填充於該等外接導通孔內之外接導電體，其中每一個外接導通孔係成形於每一個上層導電焊墊與每一個下層導電焊墊之間，以使得每一個外接導電體係電性連接於每一個上層導電焊墊與每一個下層導電焊墊之間。此外，該中空多層電路板單元係透過該等下層導電焊墊以電性地設置於一模組主板上，並且該模組主板係具有複數個容置於該容置空間內之電子元件及複數個分別相對應電性連接於該等下層導電焊墊之模組主板焊墊，其中該磁性單元係覆蓋在該等電子元件上。

因此，本發明透過該中空多層電路板單元之多層堆疊設計，以使得該等導電層能夠在厚度非常薄的空間內(該多層電路板本體內)產生較大的繞行面積，進而提昇本發明電路板式薄型電感結構所能夠產生的電感值。換言之，由於該等導電層係環繞於該多層電路板本體內，因此本發明之電感結構不僅能夠達到「高電感值的效果」，並且也能夠達到「薄型化的效果」。此外，透過該磁性單元的使用，不但使得本發明之電路板式薄型電感結構所產生的磁場能夠集中，並且本發明所具備的電感特性也能夠被提昇。

為了能更進一步瞭解本發明為達成預定目的所採取之技術、手段及功效，請參閱以下有關本發明之詳細說明與附圖，相信本發明之目的、特徵與特點，當可由此得一深入且具體之瞭解，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。

請參閱第二A圖至第二B圖所示，本發明第一實施例係提供一種電路板式薄型電感結構，其包括：一中空多層電路板單元1a及一磁性單元2a。

其中，該中空多層電路板單元1a係具有一多層電路板本體10a、一貫穿該多層電路板本體10a之容置空間11a、複數層彼此分離一預定距離並且環繞於該多層電路板本體10a內之導電層12a、複數個導通孔13a、及複數個分別填充於該等導通孔13a內之導電體14a，其中該多層電路板本體10a係由複數層中空電路板La(如第二B圖所示)相疊而成，並且每一個導通孔13a係成形於每兩層導電層12a之間，以使得每一個導電體14a係電性連接於每兩層導電層12a之間。

換言之，首先每一層中空電路板上係形成有一導電層12a，每兩層導電層12a之間係成形有一導通孔13a，然後填充一導電體14a於該導通孔13a內，最後將該等中空電路板La相互堆疊並且壓合在一起以形成該中空多層電路板單元1a，其中每一個導電體14a係電性連接於每兩層導電層12a之間，進而達到串聯該等導電體14a的效果。

此外，根據電感原理，電感值與線圈繞行的面積成正比。因此，本發明透過該中空多層電路板單元1a之多層堆疊設計，以使得該等導電層12a能夠在厚度非常薄的空間內(該多層電路板本體10a內)產生較大的繞行面積，進而提昇本發明電路板式薄型電感結構所能夠產生的電感值。換言之，由於該等導電層12a係環繞於該多層電路板本體10a內，因此本發明之電感結構不僅能夠達到「高電感值的效果」，並且也能夠達到「薄型化的效果」。

再者，該多層電路板本體10a的底端係具有至少兩個導電焊墊100a，並且該等導電層12a中之「最上層導電層12a」及「最下層導電層12a」係分別電性連接於上述至少兩個導電焊墊100a。因此，該中空多層電路板單元1a係可透過上述至少兩個導電焊墊100a以電性地設置於一主機板(圖未示)上。

此外，該磁性單元2a係可為任何一種帶有磁性的磁性材料(例如：鈷鎳合金)，並且該磁性單元2a係填充於該中空多層電路板單元1a之容置空間11a內。因此，透過該磁性單元2a的使用，不但使得本發明之電路板式薄型電感結構所產生的磁場能夠集中，並且本發明所具備的電感特性也能夠被提昇。

請參閱第三A圖至第三B圖所示，本發明第二實施例係提供一種電路板式薄型電感結構，其包括：一中空多層電路板單元1b及一磁性單元2b。其中，該中空多層電路板單元1b之多層電路板本體10b的底端係具有至少兩個導電焊墊100b，並且該等導電層12b中之「最上層導電層12b」及「最下層導電層12b」係分別電性連接於上述至少兩個導電焊墊100b。

再者，本發明第二實施例與第一實施例最大的差別在於：在第二實施例中，該中空多層電路板單元1b係透過上述至少兩個導電焊墊100b以電性地設置於一主機板Pb上，並且該主機板Pb係具有複數個容置於該中空多層電路板單元1b之容置空間11b內之電子元件Eb，其中該磁性單元2b係覆蓋在該等電子元件Eb上。換言之，將該等電子元件Eb容置於該中空多層電路板單元1b之容置空間11b內，以使得該等電子元件Eb與該中空多層電路板單元1b可同時透過表面黏著技術(SMT)的方式電性連接於該主機板Pb上。因此，該中空多層電路板單元1b之容置空間11b內的空間能夠被有效的利用，以使得該主機板Pb上表面的其它區域能夠得到更大的使用空間。

請參閱第四A圖至第四B圖所示，本發明第三實施例係提供一種電路板式薄型電感結構，其包括：一中空多層電路板單元1c及一磁性單元2c，並且該中空多層電路板單元1c之多層電路板本體10c的底端係具有至少兩個導電焊墊(圖未示)。

再者，本發明第三實施例與其它實施例最大的差別在於：在第三實施例中，該中空多層電路板單元1c係具有複數個設置於該多層電路板本體10c的上表面之上層導電焊墊101c、複數個設置於該多層電路板本體10c的下表面之下層導電焊墊102c、複數個外接導通孔103c、及複數個分別填充於該等外接導通孔103c內之外接導電體104c，其中每一個外接導通孔103c係成形於每一個上層導電焊墊101c與每一個下層導電焊墊102c之間，以使得每一個外接導電體104c係電性連接於每一個上層導電焊墊101c與每一個下層導電焊墊102c之間。

此外，該中空多層電路板單元1c係透過該等下層導電焊墊102c以電性地設置於一模組主板Pc上，並且該模組主板Pc係具有複數個容置於該容置空間11c內之電子元件Ec及複數個分別相對應電性連接於該等下層導電焊墊102c之模組主板焊墊P1c，而模組主板Pc的另一面亦可設置電子元件(圖未示)。此外，該模組主板Pc的下方係增設一金屬遮罩3c，以防止外界電磁的干擾。

因此，透過該等模組主板焊墊P1c、該等下層導電焊墊102c、該等外接導電體104c、及該等上層導電焊墊101c的配合，以使得該等模組主板焊墊P1c能夠被導通至該等上層導電焊墊101c(如第四B圖所示)。

請參閱第四B圖及第四C圖所示，該中空多層電路板單元1c、該模組主板Pc與金屬遮罩3c依序相疊合並且該等電子元件Ec被容置於該容置空間11c後，該磁性單元2c係覆蓋在該等電子元件Ec上，以使得本發明之電路板式薄型電感結構所產生的磁場能夠集中，並且本發明所具備的電感特性也能夠被提昇。最後，將該中空多層電路板單元1c反轉過來，並且透過該等上層導電焊墊101c以將該中空多層電路板單元1c電性地設置於一主機板(圖未示)上。因此該等上層導電焊墊101c係可作為該模組主板Pc與該主機板之間的訊號輸出或輸入來使用。

綜上所述，本發明電路板式薄型電感結構至少具有下列之優點存在：1、本發明透過該中空多層電路板單元之多層堆疊設計，以使得該等導電層能夠在厚度非常薄的空間內(該多層電路板本體內)產生較大的繞行面積，進而提昇本發明電路板式薄型電感結構所能夠產生的電感值。換言之，由於該等導電層係環繞於該多層電路板本體內，因此本發明之電感結構不僅能夠達到「高電感值的效果」，並且也能夠達到「薄型化的效果」。

2、透過該磁性單元的使用，不但使得本發明之電路板式薄型電感結構所產生的磁場能夠集中，並且本發明所具備的電感特性也能夠被提昇。

3、該中空多層電路板單元係可透過至少兩個設置於該多層電路板本體的底端之導電焊墊，以電性地設置於一主機板上。

4、將該模組主板之該等電子元件容置於該中空多層電路板單元之容置空間內，以使得該等電子元件與該中空多層電路板單元可同時透過表面黏著技術(SMT)的方式電性連接於該模組主板上。因此，該中空多層電路板單元之容置空間內的空間能夠被有效的利用，以使得該主機板上表面的其它區域能夠得到更大的使用空間。

5、透過該等模組主板焊墊、該等下層導電焊墊、該等外接導電體、及該等上層導電焊墊的配合，以使得該等模組主板焊墊能夠被導通至該等上層導電焊墊，因此該等上層導電焊墊係可作為該模組主板與該主機板之間的訊號輸出或輸入來使用。

惟，以上所述，僅為本發明最佳之一的具體實施例之詳細說明與圖式，惟本發明之特徵並不侷限於此，並非用以限制本發明，本發明之所有範圍應以下述之申請專利範圍為準，凡合於本發明申請專利範圍之精神與其類似變化之實施例，皆應包含於本發明之範疇中，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案之專利範圍。

[習知]

電感‧‧‧A

中心軸‧‧‧A1

線圈‧‧‧A2

[本發明] (第一實施例)

中空多層電路板單元‧‧‧1a

多層電路板本體‧‧‧10a

中空電路板‧‧‧La

導電焊墊‧‧‧100a

容置空間‧‧‧11a

導電層‧‧‧12a

導通孔‧‧‧13a

導電體‧‧‧14a

磁性單元‧‧‧2a

(第二實施例)

中空多層電路板單元‧‧‧1b

多層電路板本體‧‧‧10b

導電焊墊‧‧‧100b

容置空間‧‧‧11b

導電層‧‧‧12b

磁性單元‧‧‧2b

主機板‧‧‧Pb

電子元件‧‧‧Eb

(第三實施例)

中空多層電路板單元‧‧‧1c

多層電路板本體‧‧‧10c

上層導電焊墊‧‧‧101c

下層導電焊墊‧‧‧102c

外接導通孔‧‧‧103c

外接導電體‧‧‧104c

容置空間‧‧‧11c

磁性單元‧‧‧2c

金屬遮罩‧‧‧3c

模組主板‧‧‧Pc

模組主板焊墊‧‧‧P1c

電子元件‧‧‧Ec

第一圖係為習知電感結構之立體示意圖；第二A圖係為本發明電路板式薄型電感結構之第一實施例之立體示意圖(尚未填充磁性單元)；第二B圖係為本發明電路板式薄型電感結構之第一實施例之立體示意圖(已填充磁性單元)；第三A圖係為本發明第二實施例之電路板式薄型電感結構電性地設置於一主機板上之立體示意圖(尚未填充磁性單元)；第三B圖係為本發明第二實施例之電路板式薄型電感結構電性地設置於一主機板上之立體示意圖(已填充磁性單元)；第四A圖係為本發明第三實施例之電路板式薄型電感結構電性地設置於一模組主板上之立體分解示意圖(尚未填充磁性單元)；第四B圖係為本發明第三實施例之電路板式薄型電感結構電性地設置於一模組主板上之立體組合示意圖(尚未填充磁性單元)；以及第四C圖係為本發明第三實施例之電路板式薄型電感結構電性地設置於一模組主板上之立體組合示意圖(已填充磁性單元)。

中空多層電路板單元‧‧‧1b

磁性單元‧‧‧2b

主機板‧‧‧Pb

電子元件‧‧‧Eb

Claims

一種電路板式薄型電感結構，其包括：一中空多層電路板單元，其具有一多層電路板本體、一貫穿該多層電路板本體之容置空間、複數層彼此分離一預定距離並且環繞於該多層電路板本體內之導電層、複數個導通孔、及複數個分別填充於該等導通孔內之導電體，其中每一個導通孔係成形於每兩層導電層之間，以使得每一個導電體係電性連接於每兩層導電層之間，該多層電路板本體的底端係具有至少兩個導電焊墊，並且該等導電層中之最上層導電層及最下層導電層係分別電性連接於上述至少兩個導電焊墊；以及一磁性單元，其填充於該中空多層電路板單元之容置空間內，其中該中空多層電路板單元係透過上述至少兩個導電焊墊以電性地設置於一主機板上，並且該主機板係具有複數個容置於該容置空間內之電子元件，其中該磁性單元係覆蓋在該等電子元件上。
如申請專利範圍第1項所述之電路板式薄型電感結構，其中該多層電路板本體係由複數層中空電路板相疊而成。
一種電路板式薄型電感結構，其包括：一中空多層電路板單元，其具有一多層電路板本體、一貫穿該多層電路板本體之容置空間、複數層彼此分離一預定距離並且環繞於該多層電路板本體內之導電層、複數個導通孔、及複數個分別填充於該等導通孔內之導電體，其中每一個導通孔係成形於每兩層導電層之間，以使得每一個導電體係電性連接於每兩層導電層之間，該多層電路板本體的底端係具有至少兩個導電焊墊，並且該等導電層中之最上層導電層及最下層導電層係分別電性連接於上述至少兩個導電焊墊；以及一磁性單元，其填充於該中空多層電路板單元之容置空間內，其中該中空多層電路板單元係具有複數個設置於該多層電路板本體的上表面之上層導電焊墊、複數個設置於該多層電路板本體的下表面之下層導電焊墊、複數個外接導通孔、及複數個分別填充於該等外接導通孔內之外接導電體，其中每一個外接導通孔係成形於每一個上層導電焊墊與每一個下層導電焊墊之間，以使得每一個外接導電體係電性連接於每一個上層導電焊墊與每一個下層導電焊墊之間，其中該中空多層電路板單元係透過該等下層導電焊墊以電性地設置於一模組主板上，並且該模組主板係具有複數個容置於該容置空間內之電子元件及複數個分別相對應電性連接於該等下層導電焊墊之模組主板焊墊，其中該磁性單元係覆蓋在該等電子元件上。
如申請專利範圍第3項所述之電路板式薄型電感結構，其中該多層電路板本體係由複數層中空電路板相疊而成。