TWI383496B - 摻雜物校正之方法 - Google Patents

摻雜物校正之方法 Download PDF

Info

Publication number
TWI383496B
TWI383496B TW094138252A TW94138252A TWI383496B TW I383496 B TWI383496 B TW I383496B TW 094138252 A TW094138252 A TW 094138252A TW 94138252 A TW94138252 A TW 94138252A TW I383496 B TWI383496 B TW I383496B
Authority
TW
Taiwan
Prior art keywords
doped layers
type
doped
delta
doping
Prior art date
Application number
TW094138252A
Other languages
English (en)
Other versions
TW200633205A (en
Inventor
De Souza Patricia Lustoza
Tribuzy Christiana Villas-Boas
Pires Mauricio Pamplona
Landi Sandra Marcela
Original Assignee
Ericsson Telecomunicacoes Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telecomunicacoes Sa filed Critical Ericsson Telecomunicacoes Sa
Publication of TW200633205A publication Critical patent/TW200633205A/zh
Application granted granted Critical
Publication of TWI383496B publication Critical patent/TWI383496B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157Doping structures, e.g. doping superlattices, nipi superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365Planar doping, e.g. atomic-plane doping, delta-doping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Light Receiving Elements (AREA)

Description

摻雜物校正之方法
本發明大體言之係關於半導體,特定言之係關於多重量子井結構中nipi-δ-摻雜超晶格之摻雜物含量的校正。
對於多兆位通訊之最近要求需要外部調幅器在低電壓下作業。以第III-V族半導體多重量子井(MQW)系統中之量子侷限斯達克(Stark)效應(QCSE)為基礎的調幅器適合於滿足此等技術要求,且因此在其發展中已投入很多關注。以高位元率有效調變之關鍵要求之一為每一應用電壓之吸收之變化要盡可能的大。換言之,斯達克移位須為最大值。量子井越大,則斯達克移位越大。然而,增加量子井之寬度會降低吸收之振子強度。因此,實行一妥協方法。
Batty與Allsopp[1]已提出用於增加斯達克移位之替代方法。他們已在理論上展示了在MQW結構(其中量子井經n-δ摻雜,而障壁經p-δ摻雜)中引入所謂的nipi-δ-摻雜超晶格可能使斯達克移位加倍。
δ-摻雜為試圖在半導體磊晶生長之過程中在空間上將摻雜物雜質限制於一或幾個原子層之摻雜技術。δ-摻雜超晶格之基本理念為在不改變半導體化學組成之情況下在真實空間中產生週期頻帶邊緣調變。產生頻帶邊緣調變有若干可能的層方案。一實例為nipi-δ-摻雜超晶格,其係由一系列由固有層分隔之交替n-型與p-型δ-摻雜層組成。此類型之超晶格在該MQW-結構中導致鋸齒形電位輪廓。以相同之距離分隔δ-摻雜層,其中若摻雜平面之間之障壁足夠小,則相鄰之δ-摻雜層之電子波函數之間可能發生相互作用。
若將在調幅器中使用nipi-MQW結構,則須滿足一些要求。nipi-δ-摻雜超晶格之存在不應以禁止間隙引入能階,否則,當裝置處於開啟狀態時,光線可以被吸收,藉此顯著增加插入損耗。對於其中MQW-結構形成裝置之活性區域之應用而言,其關鍵為淨摻雜與未摻雜結構對應,使得應用電場均一地分佈在整個MQW區域上。因此,使δ-層中之電子與電洞濃度相抵消係必需的。然而,由於存在介面電洞陷阱(其總數取決於量子井摻雜濃度),因此達成n-型摻雜含量與p-型摻雜含量之間所需要之平衡並非微不足道。
先前技術之半導體調幅器被調適成2.5或10 GHz。為達到較高之頻率(使用較低之交流電壓),斯達克移位與隨後之吸收變化較大係基本的。
本發明之一目的係實現多層半導體結構中之δ-摻雜層之摻雜物含量的校正。
本發明之一特定目的係實現多重量子井結構中之nipi-δ-摻雜超晶格之摻雜物含量的校正。
本發明之另一特定目的係提供具有nipi-δ-摻雜超晶格之多重量子井結構,該超晶格具有平衡濃度之n-摻雜物及p-摻雜物。
本發明之另一特定目的係提供改良之光調幅器。
本發明之另一特定目的係提供具有改良之斯達克移位之調幅器。
此等及其他目的係根據隨附之申請專利範圍達成。
簡而言之,本發明包含藉由在δ-摻雜層位於其中之材料之多個主體樣本中引入對應的δ-摻雜層來校正多層半導體結構中之δ-摻雜層之摻雜物濃度,其中該等主體樣本中之δ-摻雜層具有與所要多層半導體結構中之δ-摻雜層之週期性對應的週期性。基於主體樣本,判定用於達成預定摻雜濃度之製程參數,且基於製程參數與預定摻雜濃度之間之關係,可產生具有預定摻雜含量之半導體結構。
特定言之,本發明包含基於具有對應之n-型δ-摻雜層之量子井材料主體樣本與具有對應之p-型-δ-摻雜層之障壁材料主體樣本,校正具有nipi-δ-摻雜超晶格之MQW-結構中之n-型與p-型δ-摻雜層,藉此判定製程參數與摻雜物含量之間之關係。隨後,可基於已判定之關係產生具有預定摻雜物含量之MQW結構。
本發明之優點包含:多層半導體結構中δ-摻雜層之摻雜物含量的改良之校正。
改良之調幅器。
具有增強之斯達克效應之MQW結構。
具有平衡之摻雜物含量之MQW結構。
由本發明者所確認之先前技術之問題之一為優化多層半導體結構以改良光通訊系統中之調幅器在速度及中繼器間距上之效能。先前技術中已提出不同結構以改良該等裝置之效能,包括引入δ-摻雜超晶格。
如Batty與Allsopp[1]所預見,為獲得較大之斯達克移位,須在多重量子井結構(MQW)中引入nipi-δ-摻雜超晶格。然而,n-摻雜含量與p-摻雜含量須盡可能地接近,因為調幅器之MQW區域應在本質上固有,否則將出現剩餘電場且阻止觀測斯達克移位。剩餘電場之出現歸因於剩餘之電離電荷,因為摻雜雜質失去其到達導帶及價帶之額外載流子,在那裏它們將表現為自由運動之載流子。因此,此等電離雜質之濃度確實應加以抵消。
本發明將以包括nipi-δ-摻雜超晶格之多重量子井結構為背景加以描述。在該種狀況下,量子井各自包含具有位於中間之n-δ-摻雜矽層之GaAs且障壁各自包含具有位於中間之p-δ-摻雜碳層之AlGaAs。然而,本發明並不限於此類型之結構,而可以在任何具有δ-摻雜層之多層半導體結構中實現;該等材料較佳係選自第III-V族化合物。
然而,本發明並不受限於達成平衡量之摻雜物之問題,而在需要預定量之摻雜物(n-型及/或p-型)之情況下可同等應用。
根據本發明,發明者已證實了,藉由引入δ-摻雜超晶格,斯達克移位基本上可以翻倍(已觀測到1.8之改良),由此揭示裝置之對比率之改良。原則上,此意味可達到更高之頻率。同樣,所獲得之線性調頻脈衝接近0,意味可達到更遠之距離。
之前未獲得此等結果之原因係因為對該效應之觀測需要徹底校正摻雜含量。因為在裝置之固有區域中存在交替之n與p摻雜層,所以此區域中之總電荷應總計為零,換言之n應等於p,此之達成並非微不足道。為達成該情況,必須校正區域中之固定電荷濃度,而不是像先前技術中通常所進行的那樣校正自由載流子之濃度。
校正摻雜含量之問題在於,根據先前技術之典型方式為校正只具有n-δ-摻雜量子井之MQW-結構的自由電子濃度及只有p-δ-摻雜障壁之MQW-結構的自由電洞濃度。藉由此校正,原則上可以生長在該等井(n型)與該等障壁(p型)中具有相同摻雜含量之MQW-結構,藉此獲得本質上之固有結構。然而,如本發明者[2]所確認,無助於自由載子量測之介面可截獲電洞及電子。但是釋放出電荷載子之雜質被保留為電離態且將促成剩餘電場。因此,校正MQW-結構中之摻雜含量並不是最優方式。在[3]中更詳細地提供此討論。
需要摻雜平衡以觀測具有GaAs/AlGaAs多重量子井結構(其含有nipi-δ-摻雜超晶格)之樣本的斯達克效應之增強。在具有矽雜質"平面"之中心摻雜GaAs量子井,從而產生n型層。
雜質以1 nm級之寬度分佈。亦在具有碳雜質"平面"之中心摻雜AlGaAs內障壁,從而產生p型層。該等雜質矽及碳在室溫下電離,意味它們分別失去電子或電洞而保持帶正電及帶負電。因此,在具有nipi-δ-摻雜超晶格之量子井及障壁中引入帶固定負電荷之平面及帶固定正電荷之平面。固定正電荷之濃度須盡可能地等於或接近於固定負電荷之濃度。
同樣,根據先前技術,為校正此等電荷濃度,最初使用霍爾(Hall)效應量測法對在量子井及未摻雜障壁中心含有矽δ-摻雜層之GaAs/AlGaAs MQW-結構之樣本量測自由電子濃度,其假定條件為自由電子濃度將與電離化矽原子之濃度相同。此揭示各矽雜質產生自由電子而轉變為電離化供體。藉由一批具有不同摻雜含量之樣本,判定所要自由電子濃度之生長條件。
對摻雜碳之AlGaAs採用根據先前技術之相同程序。使用霍爾效應量測法測定在障壁及未摻雜量子井中心含有碳δ-摻雜層之GaAs/AlGaAs多重量子井樣本的自由電洞濃度。此揭示各碳雜質產生自由電洞而轉變為電離化受體。藉由一批具有不同摻雜含量之樣本,判定相同之所要自由電洞濃度之生長條件。藉由此等已知之生長條件,可能生長具有矽δ-摻雜GaAs量子井及碳δ-摻雜AlGaAs障壁之GaAs/AlGaAs多重量子井,其中含有完全相同之電子及電洞濃度。注意外障壁之摻雜濃度須為內障壁摻雜濃度之一半。然而,若有介面陷阱或任何其他種類之自由載子陷阱,則自由電荷之濃度將小於電離化雜質之濃度且自由電荷之平衡將與固定電荷之平衡不符。
本發明者已確認,大多數被截獲之自由載子位於介面態,意即量子井層與障壁層之間之介面。因此,決定嘗試另一種校正方法,其中限制且可能消除介面之影響。
將參考圖1對根據本發明之方法之一基本實施例加以描述。
因此,本發明之一基本實施例包含,基於與δ-摻雜層位於其中之層材料具有基本上同質之組合物的主體樣本,校正多層半導體結構中至少兩個位於中心之δ-摻雜層之δ-摻雜含量。產生一系列所討論材料之主體樣本,其中該等樣本包括δ-摻雜層。該等樣本係以不同之製程參數產生,藉此摻雜物之濃度各不相同。進而判定製程參數(意即摻雜物通量)與摻雜物濃度之間之關係S1。接著選擇多層半導體結構之δ-摻雜層之所要摻雜物濃度S2。最後,基於所選之摻雜物濃度及所判定之摻雜物濃度與製程參數之間之關係,產生包括δ-摻雜層之多層半導體結構S3。
圖2說明根據上述方法產生之該多層半導體結構。該結構包含不同材料之交替層A與B。同樣,δ-摻雜層a位於某些A層中心。各個δ-摻雜層之間之距離為Da。
圖3說明為了校正圖2之多層結構之摻雜物含量而產生的多個主體樣本之一。各主體樣本均包含δ-摻雜層a存在其中之多層結構之層的材料,在該種狀況中為材料A。同樣,主體樣本亦包含δ-摻雜層a,該等δ-摻雜層a具有與所要多層結構對應之週期性或距離Da。
在主體樣本中之δ-摻雜層之週期性或距離與多層結構中之δ-摻雜層之週期性具有相同數量級之情況下使用術語"對應"。
上述實施例實現對δ-摻雜層a之摻雜含量之精確校正。然而,為解決實現斯達克效應之問題,必須在多層結構中之大多數層中引入δ-摻雜層。如先前技術中所述,需要具有nipi-δ-摻雜超晶格之MQW結構。下文將描述此之一實施例。
下文將參考圖4對根據本發明之方法之另一特定實施例加以描述。
參考圖4,根據本發明之方法之實施例與圖1之實施例等同,但有幾處例外。基本上,根據此實施例進行兩個判定步驟S10、S11,而不是一個。因此,該等兩個系列能夠分別判定製程參數與n-型摻雜物濃度之間之關係S10及製程參數與p-型摻雜物濃度之間之關係S11。選擇n-型摻雜物及p-型摻雜物之所要濃度S20及S21。最後,基於所判定之關係及所選擇之濃度產生多層結構。
參考圖5,根據此實施例之另一特定方法,於其中校正摻雜物含量之結構包含具有交替n-型及p-型δ-摻雜層之δ-摻雜超晶格之多重量子井結構。基本上,在此實施例中在主體材料中且不在MQW結構中校正n-摻雜及p-摻雜含量。在該種狀況下,不存在介面且自由電荷與電離化雜質之濃度基本相等。所以,校正量子井材料(例如GaAs)中之n-摻雜及障壁材料(例如AlGaAs)中之p-摻雜可能在最後之MQW結構中之電離化供體與受體之間達到更好的平衡。藉由應用直流預偏壓,可自MQW區域除去任何剩餘之自由載子。
圖5之結構亦含有不形成MQW活性區域之部分的層。此等並不限於本發明,而只是為了以完整清晰之方式描述本發明。MQW結構可由複數個不同層環繞,此對於熟悉此項技術領域者而言顯而易見。層之實際數目可在不改變本發明之範疇之情況下變動同樣顯而易見。
參考圖4及圖6,根據該實施例,生長一系列與多重量子井結構具有相同週期且具有矽雜質(不同之矽烷通量)δ-摻雜平面之GaAs主體樣本(無量子井或障壁),且量測自由電子濃度。當不存在介面時,若有載子則僅截獲較少之載子。在該種狀況下,自由電子濃度與電離化矽原子之濃度十分接近。藉由一批以不同矽濃度生長之樣本,可能判定S10生長條件或製程參數以達成特定之自由電子濃度或固定負電荷濃度(矽離子)。
圖7之校正曲線說明製程參數(例如SiH4-通量)與摻雜物濃度(如霍爾量測法所表示)之間之關係且不對其構成限制。
參考圖4及圖8,使用相同程序校正p-型材料。對應地,生長一系列與多重量子井結構具有相同週期且具有碳雜質(不同之CBr4 通量)平面之主體AlGaAs樣本(無量子井或障壁),且量測自由電洞濃度。在不存在介面時,若有載子則僅截獲較少之載子。在該種狀況下,自由電洞濃度與電離化碳原子之濃度十分接近。藉由一批以不同碳濃度生長之樣本,可能判定生長條件或製程參數S11以達成特定之預定自由電洞濃度或固定正電荷濃度(碳離子)。
圖9之校正曲線說明製程參數(例如CBR4-通量)與摻雜物濃度(如霍爾量測法所表示)之間之關係且不對其構成限制。
再次參考圖4及圖5,使用此時已知之生長條件來達成p-摻雜及n-摻雜之特定之固定正電荷及固定負電荷濃度S20及S21,生長S30含有nipi-δ-摻雜超晶格之多重量子井結構。在此結構中,固定正電荷與固定負電荷之濃度基本相等,意味總固定電荷濃度基本為零,因為須避免剩餘電場之存在。兩個外障壁之電荷濃度通常為內障壁之電荷濃度的一半。注意自由電荷濃度不為零,因為自由電子與自由電洞之濃度不相等,自由載子之一部分被截獲,而該部分肯定不是電子及電洞之同一部分。此並非一問題,因為藉由使用外部應用直流電場自多重量子井區域除去過量之自由載子濃度。
儘管以相等或平衡量之摻雜物對該實施例進行描述,但是若需要,則同樣可能產生具有不等摻雜物含量之多層結構以用於一些其他應用。
只有對樣本使用此校正方法時才可能觀測到斯達克效應。
圖10展示含有nipi-δ-摻雜超晶格(DMQW)之樣本及參考樣本(相同之多重量子井結構,但沒有該等摻雜層)之光電流譜。隨著逆向電壓之增加,曲線向較低能量移位。此移位為所謂的斯達克移位,當達成摻雜之良好平衡時可觀測到DMQW中之該移位。否則就觀測不到移位。
圖11中之資料係自圖10取得,且其展示含有nipi-δ-摻雜超晶格之結構及參考樣本之斯達克移位,意即朝向較低能量之吸收移位,其為所應用逆向電場之函數。
這是第一次達成電荷之良好平衡且第一次報導此類型結構之斯達克移位。此外,已顯示此等結構之線性調頻脈衝在0與-1之間,其比該值達到5以上之未摻雜結構更適宜。如Batty與Allsopp[1]原先所預見,最近藉由更仔細之摻雜控制,已獲得顯示斯達克移位基本為未摻雜結構兩倍大之結果。
熟習此項技術者將瞭解,在不偏離隨附之申請專利範圍中所界定之本發明範疇的情況下,可對本發明進行各種修正及變化。
參考文獻
[1]Batty及D.W.E.Allsopp:Electron.Lett.,29,2066(1993)。
[2]C.V.-B.Tribuzy,S.M.Lansi,M.P.Pires,R.Butendeich,P.L.Souza:nipi Delta-Doping Superlattices for Amplitude Modulation,Braz.J.Phys.第32卷,第2a期,2002年6月。
[3]C.V.-B.Tribuzy,P.L.Souza,S.M.Landi,M.P.Pires,R.Butendeich:Delta-doping superlattices in multiple quantum wells,Physica E,11,第261-267頁,2001。
圖1為根據本發明之方法之一實施例的流程圖。
圖2為具有δ-摻雜層之多層半導體結構之一實施例的圖解說明。
圖3為根據本發明之具有δ-摻雜層之主體樣本之一實施例的圖解說明。
圖4為根據本發明之方法之另一實施例的圖解流程圖。
圖5為根據本發明之具有δ-摻雜層之多層半導體結構之一特定實施例的圖解說明。
圖6為根據本發明之具有δ-摻雜層之主體樣本之一特定實施例的圖解說明。
圖7為圖6之主體樣本之校正曲線。
圖8為根據本發明之具有δ-摻雜層之校正主體樣本之另一特定實施例的圖解說明。
圖9為圖8之主體樣本之校正曲線。
圖10為先前技術與根據本發明之一實施例之間關於光電流之比較。
圖11為先前技術與根據圖10之實施例之間之關於斯達克效應之另一比較。

Claims (21)

  1. 一種校正包括於一多層半導體結構內之至少兩個δ -摻雜層之摻雜含量的方法,其特徵為:基於具有對應之至少兩個δ-摻雜層之多個主體樣本,判定(S1)製程參數與該等至少兩個δ-摻雜層之摻雜含量之間的關係,其中該等主體樣本具有一同質組合物;為該多層半導體結構中之該等至少兩個δ-摻雜層選擇(S2)一預定摻雜含量;且至少基於所選擇之該等預定摻雜含量及所判定之該等製程參數與該摻雜含量之間之關係,產生(S3)該多層半導體結構及該等至少兩個δ-摻雜層。
  2. 如請求項1之方法,其中判定(S1)該等製程參數與該等摻雜含量之間之關係包含:產生具有不同製程參數之該等多個主體樣本,藉此該等至少兩個δ-摻雜層之摻雜含量有所不同。
  3. 如請求項1之方法,其中該多層半導體結構包含至少兩個n-型δ-摻雜層及至少兩個p-型δ-摻雜層;且該判定步驟包含:基於一第一系列具有對應n-型δ-摻雜層之多個主體樣本,判定(S10)製程參數與該等至少兩個n-型δ-摻雜層之摻雜含量之間之關係,其中該等主體樣本具有一同質組合物;基於一第二系列具有對應p-型δ-摻雜層之多個主體樣本,判定(S11)製程參數與該等至少兩個p-型δ-摻雜層之 摻雜含量之間之關係,其中該等主體樣本具有一同質組合物;且該選擇步驟包含:為該多層半導體結構中之該等至少兩個n-型δ-摻雜層及該等至少兩個p-型δ-摻雜層選擇(S20,S21)預定之摻雜含量;且該產生步驟包含:至少基於所選擇之該等預定摻雜含量及所判定之該等製程參數與該等個別摻雜含量之間之關係,產生(S30)具有該等至少兩個n-型δ-摻雜層且具有該等至少兩個p-型δ-摻雜層之該多層半導體結構。
  4. 如請求項3之方法,其中判定(S10,S11)該等製程參數與該等n-型δ-摻雜層及p-型δ-摻雜層之該等摻雜含量之間的關係包含:產生具有不同製程參數之該等第一及第二多個主體樣本,藉此該等至少兩個n-型δ-摻雜層及該等至少兩個p-型δ-摻雜層之該摻雜含量有所不同。
  5. 如請求項3之方法,其中該多層半導體結構包含一具有量子井材料與障壁材料之交替層之多重量子井結構。
  6. 如請求項3之方法,其中該等主體樣本之該等δ-摻雜層具有與該多層半導體結構中之對應層相同之週期性。
  7. 如請求項5之方法,其中該障壁材料之該等主體樣本中之該等p-型δ-摻雜層具有一與該多重量子井結構中之該等p-型δ-摻雜層對應之週期性。
  8. 如請求項5或請求項7之方法,其中該井材料之該等主體樣本中之該等n-型δ-摻雜層具有一與該多重量子井結構中之該等n-型δ-摻雜層對應之週期性。
  9. 如請求項5之方法,其中該量子井材料為GaAs。
  10. 如請求項5之方法,其中該等n-型δ-摻雜層包含作為一n-摻雜物之Si。
  11. 如請求項5之方法,其中該障壁材料為AlGaAs。
  12. 如請求項5之方法,其中該等p-型δ-摻雜層包含作為一p-摻雜物之C。
  13. 如請求項5之方法,其中該量子井材料及該障壁材料係選自第III-V族化合物。
  14. 如請求項3至7及9至13項中任一項之方法,其另包含為該等n-型δ-摻雜層之n-摻雜物及該等p-型δ-摻雜層之p-摻雜物選擇相等之預定濃度。
  15. 如請求項1之方法,其中該等製程參數包含摻雜物通量。
  16. 如請求項1之方法,其中該關係係由一校正曲線表示。
  17. 如請求項16之方法,其中該校正曲線表示自由載子濃度與摻雜物通量之間之關係。
  18. 一種產生一包括至少兩個δ-摻雜層之多層半導體結構之方法,其特徵為:基於具有對應之至少兩個δ-摻雜層之多個主體樣本,判定(S1)製程參數與該等至少兩個δ-摻雜層之摻雜含量之間的關係,其中該等主體樣本具有一同質組合物;為該多層半導體結構中之該等至少兩個δ-摻雜層選擇 (S2)一預定摻雜含量;且至少基於所選擇之該等預定摻雜含量及所判定之該等製程參數與該摻雜含量之間之關係,產生(S3)該多層半導體結構及該等至少兩個δ-摻雜層。
  19. 如請求項18之方法,其中判定(S1)該等製程參數與該等摻雜含量之間之關係包含:產生具有不同製程參數之該等多個主體樣本,藉此該等至少兩個δ-摻雜層之該摻雜含量有所不同。
  20. 一種包括至少兩個δ-摻雜層之多層半導體結構,其特徵在於該等至少兩個δ-摻雜層之該等摻雜物含量係根據請求項1之方法進行校正。
  21. 一種包括一nipi-δ-摻雜超晶格之多重量子井結構,其特徵在於該等至少兩個δ-摻雜層之該等摻雜物含量係根據請求項1之方法進行校正。
TW094138252A 2004-11-11 2005-11-01 摻雜物校正之方法 TWI383496B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/BR2004/000222 WO2006050590A1 (en) 2004-11-11 2004-11-11 Method for dopant calibration of delta doped multilayered structure

Publications (2)

Publication Number Publication Date
TW200633205A TW200633205A (en) 2006-09-16
TWI383496B true TWI383496B (zh) 2013-01-21

Family

ID=35311883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094138252A TWI383496B (zh) 2004-11-11 2005-11-01 摻雜物校正之方法

Country Status (7)

Country Link
US (1) US7723758B2 (zh)
EP (1) EP1815524B1 (zh)
JP (1) JP5015786B2 (zh)
CN (1) CN101095236B (zh)
BR (1) BRPI0419177A (zh)
TW (1) TWI383496B (zh)
WO (1) WO2006050590A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713803B2 (en) * 2007-03-29 2010-05-11 Intel Corporation Mechanism for forming a remote delta doping layer of a quantum well structure
US10134948B2 (en) * 2011-02-25 2018-11-20 Sensor Electronic Technology, Inc. Light emitting diode with polarization control
CN102881784B (zh) * 2011-07-14 2016-02-03 比亚迪股份有限公司 Cδ掺杂的p型GaN/AlGaN结构、LED外延片结构及制备方法
US9236444B2 (en) 2013-05-03 2016-01-12 Samsung Electronics Co., Ltd. Methods of fabricating quantum well field effect transistors having multiple delta doped layers
CN108493284B (zh) * 2018-05-03 2020-03-10 扬州乾照光电有限公司 一种晶格失配的多结太阳能电池及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449935B (en) * 1998-07-18 2001-08-11 Secr Defence Electro-optic semiconductor devices and method for making the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240114B1 (en) * 1998-08-07 2001-05-29 Agere Systems Optoelectronics Guardian Corp. Multi-quantum well lasers with selectively doped barriers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449935B (en) * 1998-07-18 2001-08-11 Secr Defence Electro-optic semiconductor devices and method for making the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Tribuzy,"Delta-doping superlattices in multiple quantum wells",Physica E,11,第261-267頁,2001 *
Tribuzy,"nipi Delta-doping superlattices for amplitude modulation",Braz.J.Phys.第32卷,第2a期,2002年6月 *

Also Published As

Publication number Publication date
US20080296556A1 (en) 2008-12-04
CN101095236B (zh) 2011-10-26
TW200633205A (en) 2006-09-16
WO2006050590A1 (en) 2006-05-18
JP5015786B2 (ja) 2012-08-29
US7723758B2 (en) 2010-05-25
EP1815524A1 (en) 2007-08-08
JP2008520090A (ja) 2008-06-12
EP1815524B1 (en) 2014-05-21
BRPI0419177A (pt) 2007-12-18
CN101095236A (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
US10355151B2 (en) CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
Nag Physics of quantum well devices
TWI383496B (zh) 摻雜物校正之方法
JPH05218580A (ja) 電界可変型偏光光素子
KR890004959B1 (ko) 전계효과 반도체 장치
Moise et al. Screening effects in (111) B AlGaAs‐InGaAs single quantum well heterostructures
JP2001522527A (ja) 半導体量子発振装置
Mistry et al. The electron–hole overlap in the parabolic quantum well light emitting diode is much superior to the rectangular: even to that of a staggered quantum well
EP1113542A1 (en) Light and/or electron element
Xiong et al. Wavelength Blue-Shifting and Gain Spectral Bandwidth of InAs/InP Quantum Dots for Laser Applications Around $1.55~\mu $ m
Ghiti et al. Antimony-based strained-layer 2-2.5 mu m quantum well lasers
JP2020009799A (ja) トンネル電界効果トランジスタ
Martínez‐Orozco et al. Study of the electronic properties of GaAs‐based atomic layer doped field effect transistor (ALD‐FET) under the influence of hydrostatic pressure
Chouchen et al. Impact of piezoelectric polarization on the performance of InGaN/GaN p–i–n solar cells with Ga-and N-face polarity
FR2690277A1 (fr) Circuit intégré à transistors complémentaires à effet de champ à hétérojonction.
Ekenberg Sub-band structure for electrons and holes in inversion and accumulation layers at the InGaAs-InP interface
Kononenko et al. Functional optoelectronic properties of nipi superlattices and structures
Zhukov et al. Effect of the nonlinear saturation of the gain on the peak modulation frequency in lasers based on self-assembled quantum dots
Assaoui et al. Charge polarization effects and hole spectra characteristics in Al x Ga 1− x N/GaN superlattices
RU2650576C2 (ru) Наноразмерная структура с профилем легирования в виде нанонитей из атомов олова
JPS6390861A (ja) 半導体装置
Tribuzy et al. Delta-doping superlattices in multiple quantum wells
Döhler nipi Superlattices–Novel Semiconductors with Tunable Properties
Chen et al. Study of Stark effect in AlSb/GaSb/InAs/AlSb quantum well
Little et al. Optical characterization of nonuniform electric fields in multiple quantum well diodes

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees