TWI362568B - A method for performing full-chip manufacturing reliability checking and correction - Google Patents

A method for performing full-chip manufacturing reliability checking and correction Download PDF

Info

Publication number
TWI362568B
TWI362568B TW094131777A TW94131777A TWI362568B TW I362568 B TWI362568 B TW I362568B TW 094131777 A TW094131777 A TW 094131777A TW 94131777 A TW94131777 A TW 94131777A TW I362568 B TWI362568 B TW I362568B
Authority
TW
Taiwan
Prior art keywords
feature
error
features
categories
target
Prior art date
Application number
TW094131777A
Other languages
English (en)
Other versions
TW200622509A (en
Inventor
Michael Hsu
Den Broeke Douglas Van
Jang Fung Chen
Thomas Laidig
Kurt E Wampler
Duan-Fu Stephen Hsu
Xuelong Shi
Original Assignee
Asml Masktools Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asml Masktools Bv filed Critical Asml Masktools Bv
Publication of TW200622509A publication Critical patent/TW200622509A/zh
Application granted granted Critical
Publication of TWI362568B publication Critical patent/TWI362568B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

1362568 九、發明說明: 【發明所屬之技術領域】 本發明之技術領域大體上係關於一種方法、程式產品及 裝置,其用於允許在設計製程之早期確定是否可利用一給 定製程來製造目標設計/布局,或確定目標設計/布局是否含 有在製造時使目標設計/布局不能滿足設計要求及/或導致 不合格良率的"故障點"或"疵點”。 【先前技術】 微影裝置(例如)可用於製造積體電路(ic)。在此情況下, 遮罩可含有對應於1C之個別層的電路圖案,且此圖案可成 像於塗覆有一輻射敏感材料層(光阻)之基板(矽晶圓)上之 一目標區(例如,包含一或多個晶粒)上。通常,單一晶圓含 有經由投影系統一次一個依次照射之鄰近目標區的整個網 路。在一種類型之微影投影裝置中,藉由將整個遮罩圖案 一次性曝光於目標區上而使每一目標區受到照射;此裝置 通常被稱作一晶圓步進器。在一替代性裝置中(通常將其稱 作步進掃描裝置),藉由在給定參考方向(’’掃描"方向)上漸 進地掃描投影束下之遮罩圖案而同步地掃描平行於或反平 行於此方向之基板台來照射每一目標部分。通常,由於投 影系統具有一放大因數Μ(通常M<1),因此掃描基板台之速 度V為掃描遮罩台之速度的Μ倍因數。本文中所描述之關於 微影設備之更多資訊可發現於(例如)US 6,046,792中,該專 利以引用之方式倂入本文中之。 在使用一微影投影裝置之製造製程中,將一遮罩圖案成 104972-1000603.doc 1362568 像於至少部分由輻射敏感材料(光阻)層所覆蓋之基板上。在 此成像步騾之前,該基板可經歷各種程序諸如上底漆、 光阻塗覆及軟烘烤。在曝光後,基板可經受其它程序,諸 如後曝光供培(PEB)、顯影、硬供烤及成像特徵量測/檢測。 此列程序被用作圖案化一設備(例如,ic)之一個別層之基 礎。接著,此圖案化層可經歷各種製程,諸如,.蝕刻、離 ^植入(摻雜)、金屬化、氧化、化學機鵠研磨等,所有製程 皆用於完成一個別層。#需要若干層,則必須為每一新層 重複整個程序或其變體。最終,—列設備將呈現於基板(晶 圓)上。接著,藉由-諸如切割或鑛切之技術將此等設備彼 此分離,由此該等個別設備可安裝在一載體上、或連接至 引腳等。 為簡單起見,在下文中將投影系統稱作"透鏡";铁而, 此術語應廣泛地解釋成涵蓋各種類型之投料統,(例如) 包括折射光學系統、反射光學以及反射折射混合系統。 該輻射系統亦可包括根據用於導向、成形或控制輻射投影 束之此等設計類型中之任何類型而運作的組件,且在下文 中將該等組件整體或各自稱為’,透鏡%另外,該微影裝置 可為-具有兩個或兩個以上基板台(及/或兩個或兩個以上 遮罩台)之類型。在此等”多載物台"設備中,額外台可並行 使用’或可在-或多個臺上執行預備步驟而同時將一或多 個其它台用於曝光。(例如)美國專利第5,969,441號中描述 了雙標線片載物台微影裝置,該專利以引用之方式倂入本 文中。 I04972-1000603.doc 1362568 上文所涉及之光微影遮罩包含對應於待整合至一矽晶圓 上之電路組件之幾何圖案。利用CAD(電腦輔助設計)程式產 生用於產生此等遮罩之圖案,此製程經常被稱作£1)八(電子 a又什自動化)。多數CAD程式遵循一組預定的設計規則以產 生功能遮罩。此等規則由處理及設計限制加以設定。舉例 而5,設什規則定義電路設備(諸如閘極 '電容器等)之間或 互連線之間的空間容限,以確保電路設備或線不會以一不 良方式彼此相互作用。該設計規則限制通常被稱作"臨界尺 寸’’(CD)。一電路之臨界尺寸可定義為一線或孔的最小寬度〕 -或兩線之間或兩洞之間的最小空間。因此,該cd確定所設 計電路之整體大小及密度。 遮罩中之"輔助特徵"可用於改良投影於光阻上的影像並 最終改良所開發的設備。輔助特徵並非呈現光阻中所顯影 之圖案的特徵,而是提供於遮罩中以利用繞射效應從而使 顯影影像與所要之電路圖案更近似的特徵。辅助特徵通常 為”次解析率"或"深次解析率”,意謂其在至少一個尺寸中它 們小於在晶圓上實際分辨遮罩中的最小特徵。輔助特徵可) 八有疋義成臨界尺寸之分數的尺寸。換言之,因為遮罩圖 案k $用小於1之縮放比例(例如,1 /4或1 /5)來投影,所 以遮罩上之辅助特徵可具有一大於晶圓上之最小特徵之實 體尺寸。 *然’積體電路製造之目的之一係在借助於使用辅助特 ^而知· X改良之晶圓上經由遮罩如實地再生產原始電路設 冲另目的係產生一在所指定的設計容限内可容易製造 104972-1000603.doc Ϊ362568 的設計布局。此係重要的,從而當實際製造該設備時,該 製程導致·一南的良率。 雖然先前技術中已論述諸如光學規則檢查(0RC)之各種 規則檢查方法’但是此等已知技術難以及/或不適於與現在 的通常包括先進解析率增強技術(RET)之設計布局一起使 用。另外’已知規則檢查方法在設計製程早期不能確定是 否一給定設計易於製造(以產生一高良率),進而經常導致與 重新3又计製程相關之時間及金錢方面花費相當大的成本。 ) 因此,需要一種允許在設計製程早期確定一設計是否可 貫際投入製造從而最小化與重新設計製程相關之時間及成 本的方法。另外’需要一種適於與先進RET一起使用之製 造可靠度檢查及校正方法,且該方法可自動提供設計校正 以使所得設襟在所指定的設計容限内。 【發明内容】 鑒於前述内容,本發明之一目標係提供一種用於在設計 、)製程早期確定是否可利用一給定製程來實際製造目標設計/ 布局,或確定目標設計/布局是否含有在製造時使目標設計/ 布局不此滿足设計要求及/或導致不合格良率的"故障點”或 "疵點"。另外,本發明之另一目標係提供一製造可靠度檢 查及校正方法,其適用於與先進RET—起使用,且其可自 動提供設計校正,以使所得設備在所指定之設計容限内。 更具體言之,本發明係關於一種產生一供一成像處理圖 案用之遮罩的方法。該方法包括以下步驟:⑷獲得—具有 待成像於一基板上之複數個特徵之所要目標圖案;利用 l〇4972-l〇〇〇6〇3,d〇c -9- 該目標圖案及盥一令μ_ 製程相關之製程參數來^ 影像(例如,模擬光阻圖案)’·⑷定義至小一=擬-晶圓 (d)該目標圖荦中 夕個特徵類別; 杗中識別出對應於該至少 並記錄識別為對庫 ' 類別之特徵, 差值;及(e)產生-料〜之每—特徵的-誤 计概要,其指示識別為對;s丨 一特徵_之每—特徵之該 以於該至少 後,本發明之方法識別出誤差之 應用儲存於(例如)資料庫中之預定控正t措施及/或错由 而自動m μ 巾之預疋校正措施改變製程參數 °:、差之另外步驟。此資料庫可基於—含有 可以二問題區域之各種校正之以規則為基礎之系統,其 -、續方式應用直至找到—可接受之解決方法為止。 另卜,若識別出一用於一給定誤差之可接受的校正措施, 則-對應於問題及解決方法之設計規則可記錄 用於將來的校正/設計。 , 犀並 β本發明之方法提供優於先前技術之重要優勢。最重要的 疋、、’本發明提供一種執行全晶片製造可靠度檢查及校正的 方法,該方法可在設計製程早期確定是否可在所指定之設 十谷限内貫際製造該目標設計。另外,本發明之方法可為 »又计提供自動校正以產生一可在所指定的設計容限内製造 的設計。 與本發明相關之另一優勢在於全晶片製造可靠度檢查及 校正方法適於與先進解析率增強技術一起使用。 本發明之另一優勢在於全晶片製造可靠度檢查及校正之 方法適用於使用多個遮罩及/或多個曝光(例如,DDL垂直及 104972-1000603.doc •10- 1362568 水平遮罩)及相同遮罩(例如,包括絡及相特徵之cpL遮罩) 中之多個資料層的製程。 本發明之另一優勢在於該方法在設計製程早期將關於目 標設計是否含有當進行製造製程時將使目標設計不能滿足 設計要求及/或導致一不合格良率之任何"故障點"或”疵點” 之反饋提供給設計者。因此,本發明最小化與重新設計製 程相關之時間及成本,以及消除與有瑕疵設計之原型的設 計定案(tape-out)及開發相關的成本。換言之,本發明允許 设汁者在測試晶之圓設計定案程序及開發(意即,處理)以前 確疋疋否一設計在根本上存在瑕疵(且因此為不可製造的 另外,在某些情形下,本發明之方法可自動修正設計及/ 或製程以解決設計中之"故障點"或"疵點"。 根據下文對本發明之例示性實施例之詳細描述,本發明 之額外優勢對於熟習此項技術者而言變得顯而易見。 雖然可在本文中特定參考本發明在IC製造中之使用,但 應瞭解,本發明具有許多其它可能應用。舉例而言,其可 用於製造積體光學系統、用於磁域記憶體之導引及偵測圖 案、液晶顯示面板、薄膜磁頭、等等。熟習此相技術者應 瞭解,在該等替代應用之情形中,認為本文中之術語”主遮 罩"、"晶圓"或"晶粒"之任何使用可分別由更通用之術語 "遮罩"、"基板"及”目標區"所替代。 藉由參考以下的詳細描述及隨附圖式,可更好地瞭解本 發明之自身以及其另外之目標及優勢。 【實施方式】 104972-1000603.doc 1362568 J為說明根據本發明之_第—實施例之 罪度檢查及校正之方法的例示性流程圖。製程中之第一步 =步驟1G)係識別目標遮罩圖案(意即,目標設計)及待用以 成像該圖案之照明系統及設定(意即,製程停件)。 p及圖賊明可經受本發明之檢查及校正方法的例示 =局圖案(意即,目標圖案更具體言之,圖示全晶 片:局,而圖2b表示分離成CPL遮罩中之絡及相區之_ =布局的-部分。如上所表明,本發明之方法適用於使用 夕個遮罩及/或多個曝光(例如,咖垂直及水平遮罩)以及 才目同遮罩(例如’包括鉻及相特徵之cpL遮罩)中之多個資料 層之製程。 一旦識別出目標圖案,製程中之下一步驟(步驟2〇)將在圭 產設定(意即,所要的製程)下模擬目標圖案之光阻圖案化輪 廓,該生產設定包括製造變化。可利用任一已知的模擬工 具(例如,ASML MaskTo〇W司所出售的 行此模擬。 下一步驟(步驟30)係比較模擬製程之結果與原始目標圖 案以確定原始目標圖案與所模擬之光阻圖案化輪廟之間的 差異。在本發明之較佳實施财,在所模擬的結果與目標 圖案之間執行全晶片比較。可藉由比較所模擬的光阻圖^ 之二維輪廓與.目標圖案之二維輪廓來執行此製程。(例如) 於2〇02年10月9日申請之美國專利申請案第10/266,922號中 描述了二維輪廓之此等比較,該申請案之内容以全文引用 之方式倂入本文中。或者,可比較圖案之預定區域/點(較佳 104972-1000603.doc 12 丄观568 • · * * • « 為所期望之臨界區域)來確定目標圖案與所模擬之光阻圖 案之間的差異。舉例而言,檢查標記可包括於目標設計中 <臨界特徵位置處,且接著僅在包括檢查標記之設計位置 處執行該比較。此等臨养區域可包括(例如)窄線_之⑶均 陡、凸角、凹角、線末端(Une_end)、等等。此方法使製 程僅聚焦於設計者預期在製造期間較為關鍵或易出問題之 彼等特徵/區域。然而,在本實施例令,較佳考慮設計布局 之所有區域中之特徵以便表示全晶片之設計布局。若將二 維輪廟用於比較製程,則設計者可指定關於用於比較製程 之輪廓的取樣點之間的距離以確保可表示全晶片設計布 局。 —旦完成比較且已定義所模擬結果與目標圖案之間的差 =,隨即製程中之下一步驟(步驟4〇)指定/歸類待考慮及/或 刀析之特徵並確定目標設計與所模擬結果中之特徵之間的 差’、(思即,誤差)。此需要定義待考慮之各種特徵類別,例 ),:線末端、CD均一性、凸角、凹角、等等。一旦定義此 等類別,即可在含有檢查標記之每一位置處提取所模擬結 果與目仏圖案之間的差異並將該差異指派至經預定類別中 之一者。在給定實例令,可將一給定檢查標記位置處之每 差異/誤差私派/定義為線末端誤差、均一性誤差、凸 角誤差或凹角誤差,並將其記錄入個別類別中。如上所表 明,較佳將檢查標記置放於布局内以獲得全晶片布局之一 表不或者,若基於二維輪廓來執行一比較,則設計者必 須指定待提取之比較點關於輪廓之位置,其類似於定義檢 104972-1000603.doc -13· 1362568 查標記。 一旦元成步驟40,則可獲知並記錄模擬結果與目標圖案 之間的貫際差異,且將該差異歸類至特徵類別之特定類型 中。應注意,上文所表明之特徵類別在本質上為例示性的, 而不疋限制性的。除了上文所闡述之類別以外,可利用額 外類別。此外,亦如上文所表明的,較佳所分析並記錄之 位置的數目可表示整個布局,當然,所考慮之位置的實際 數目可隨不同布局而變化,且主要視被認為是製造環境中 潛在問題之臨界區域的數目而定。 製程中之下一步驟(步驟5〇)係為每一特徵類別產生一直 方圖(或任何其它適合之統計格式)並繪製每一類別之所有 =錄特徵之誤差結果。每一直方圖說明在給定類別中包括 多,相應特徵,及與給定特徵類別中之每一特徵相關之成 像誤差的量值。因此’直方圖使設計者易於確定發生在每 -經定義特徵類財之誤差數目。此外,如以下將更詳細 解釋,直方圖使設計者相當快速地媒定是否可利用局部校 正來校正不符合規格之不可接受的誤差’或確定是否需要 一主要的重新設計。 繼續地,製程中之下一步驟(步驟6〇)係定義步驟 別中之每-者的可接受誤差容限,並識別= 各限外之每一類別中之所有特徵。如已知, 限定義可接受(意即,在設計極限内)之最終目標圖宰 且节等^起始設計階段,電路設計者通常定義誤差容限’ '今限根據不同布局而變化’以及在不同類型特 104972-1000603 d〇c -14- 1362568 徵之間的布局内變化。應注意,設計者所指定之誤差容限 最小應對應於並指定步驟40中所識別之誤差類別之可接受 誤差。如下文將更詳細解釋,亦可疊加在步驟5〇中所產生 之各種直方圖上之誤差容限以使設計者易於確定給定類別 中不屬於可接受誤差容限(且因此必須校正)之特徵的百分 比。 一旦確定了誤差容限,下一步驟(步驟7〇)便可確定是否每 一類別中之所有特徵均在相應特徵之指定誤差容限内。若 答案為肯定的,則製程進入步驟9〇且產生遮罩圖案。若答 案為否定的,則製程進入步驟80, #中可應用〇pc校正及/ 或其它校正措施,意即改變諸如(但*限於):光學設定(例 如,na、Sigma)、遮罩類型(例如,透射.性、相)或光阻製 程之製程參數以儘量消除具有在所指定誤差容限外之相關 成像誤差之任一特徵。一旦做出此等校正,製程便返回先 前製程步獅以允許執行另一模擬,且接著進行該製程以 允許確定是否校正使所有特徵在所指定之誤差容限内。應 注意’當第二次或以任何其它隨後次數裏進㈣製程時, 無需重新歸類特徵_或重新定義誤差容限(意即 及步驟60)。 應注意’在一實施例中,法丨丨田益— 利用預定規則(例如,在呈現過 二線末端紐路之區域中延長特徵線)可自動執行先前校正 (步驟鄉此等規驗被確U其基於在 ^ 之特徵類別。事實上,可利用一《疋之製程中考慮 自動方4 I 電細或專用處理設備以一 自動方式來執订本發明之先前方法的大體上所有步驟,包 104972-1000603.doc 產生可匯總每-個別特徵類別之誤差的直方圖β 在給定實施例中校正措施資料庫包括兩個主要校正 ^第方法耙要應用及/或修正應用於遮罩設計之〇pc 特徵如上所表明’支待應用於遮罩設計以校正給定誤 差之OPC校正特徵之預^規則儲存於資料庫中,且若適用 %差_定發生(其可自直方圖確定),則將該預定規則用於 遮罩。又α十。第一方法需要修正正在被利用之給定製程參 數同樣,可將支配待於發生一給定誤差之後嘗試之可能 的製程變化的預定規則儲存於校正措施資料庫中。當然, =可為,求對OPC特徵與製程參數進行調整之規則。又, —確疋給疋誤差條件之解決方法,便可更新資料庫以 用。又冲規則之形式來記錄該校正,從而使其可應用於將來 的應用巾。再:欠請注意,本製程係、一迭代製程,其中每進 —、人調正便重新執行模擬及檢查製程以確定是否該調整 =正了所有剩餘誤差,重複該製程直至系統為所有未決之 气差確足可接受的解決方法為止。若在多次迭代(其可由 刼作者預先確定)之後,系統仍不能找出一可接受解決方 法,則很可能需要重新設計遮罩布局。 如上文所表明,為預先定義之特徵類別產生直方圖之本 發月的方法尤其可用於使設計者容易識別並篩出全晶片布 局之。又什疵點"(並可能校正此等疵點)。另外,直方圖提供 簡單方法來確定對於製程參數之調整是否可用於輕微 調整不符合規格的設計(意即,一具有在可接受誤差容限 範圍外之最小數目之特徵的設計)。直方圖亦可使設計者在 104972-1000603.doc -16 - 1362568 設計製程早期確定所提議之設計是否具有顯著的可製造性 問題(例如,在給定誤差類別中,大體上所有特徵皆不在可 接受誤差内),從而指示大體上需要對布局重新設計。換言 之,誤差之程度及數目太大,以致於不可能利用製程變化 及/或OPC校正措施來校正該等誤差。 圖3說明覆有相同圖案之模擬結果之圖2的目標圖案之一 例示性部分。如所見,目標圖案與模擬結果之間存在差異。 圖4說明基於模擬結果與目標圖案之間的差異而產生之例 示性直方圖。在給定的實例中,定義了五個特徵類別以進 行監控,即凸特徵、凹特徵、線末端特徵、間極寬度特徵 及臨界尺寸(意即,線寬)特徵。每一個別直方圖識別在考慮 中之個別特徵之數目(意即,利用檢查標記識別),以及與目 ,、1·目之誤差程度。更具體言之,若所監控之所有特徵 均具有零誤差,則每一直方圖將說明一位於該直方圖之中 心處的單-線(在圖4tx轴上❹’然而,通常情況並非如 此’如給定實例中之直方圖說明在每一類別中,相應特徵 具有不同程度之誤差。進—步應注意,直方圖中標記為42 的線t示可接受之誤差容限。具體言之,屬於此等兩線内 差S為自0"(意即,無誤差)偏移一可接受程 二#值在兩線之任—者之外的任—誤差表示-不可接受的 少、偏移。重新檢視圖4之直方圖,容易看到,所監控之大 2凸特徵及凹特徵具有不可接受之誤差變化,而線末端 阳·閘極特徵及CD特徵大多在所指定之誤差容限内,且 為可接又的。圖3強調了設計中之某些例示性問題區 104972-1000603.doc 17 1362568 域。 圖5說明與圖4中所示之布局及類別相同之布局及類別的 直方圖,且與圖4之直方圖的差異為圖5中三組直方圖之每 一者中均已應用一校正。在第一組(參數i及參數2)中,對特 徵做一線末端後拉調整。如對比圖4與圖5所展示,現在所 有線末端特徵均在預定之誤差容限内,且因此在實際製造 製程中,不會應引起任何印刷問題。在參數3中,應用一偏 .差杈正演算法,然而,其未使得線末端特徵得到良好校正, 因此,許多線末端特徵仍在誤差容限之外。應注意,參數j 1〜3表示參數集卜3。如以上所表明,可利用並調整不同參 數以執行各種OPC及遮罩圖案修正,從而校正誤差。每一 參數集將產生不同的MRC直方圖,某些參數變化可解決特 定誤差但會導致整體效能的降低。用於-類型誤差之給定 校正(諸如線末端拉回)亦可能導致產生一不同類型之誤 差,諸如CD均-性變得較差。藉由利用本發明之直方圖, 可快速且容易地鑑別出是否一給定誤差可能被校正或是否 要求一設計處理。 圖6亦說明與如圖4中所示之布局及類別相同之布局及類 ^直方圖’且與圖4之直方圖的差異為參數4及參數5中之 母一直方圖之特徵已應用凹角及凸角校正。如對比圖4與圖 展3丁參數4中所執行之校正使得凸特徵及凹特徵在印 刷中得到-顯著改良,而參數5中所執行之校正未產生此效 果f參數6中’應用另一偏差校正演算法。在全局校正不 此使母-特徵均在所指定之誤差容限内的情況下,設計者 J04972-1000603.doc -18- 或由系統自動執行)-局部校正,意即,僅校正容限 =特徵。自先前圖式可見,直方圖可容易地指示一給定 類別之任—特徵是否不符合所指^之誤差容限。 至圖9中所說明之直方圖指示在給定製程中之線末端 立、閘極特徵及臨界尺寸之印刷效能不會分別隨應用量 思即,能量)或散焦參數(def〇cus⑽賴⑺之變化 較大變化。如此等圖式中…者所示,所得直方圖在量 及㈣、之變化上保持相對未變。同樣,直方圖為設計者提 2一相對簡單方法來確定製程設定中之變化在特徵之影像 處理中是否可達成所要之校正。在其中製程變化不能提供 所要之校正的情況下,需要修正布局以滿足設計容限。 圖U及圖12說明何時需要_設計修 例。更具體言之,圖U之左下側說明一布局之一 式之右上側說明疊加於目標圖案上之模擬晶圓影像。在此 實例中’應用㈣措施及調整製程參數^以校正該等誤 差。然而,在圖”之右側中(其說明目標電路及模擬結果之 另一部幻’ OPC措施及製程#數變化不足以校正所有誤 差。舉例而f,參看圖式之右上側,在應用opc及製程參 數校正措施之後,橋接誤差仍存在。因此,需要—布局^ 正。圖!2中說明-可接受布局修正之實例。如圖12中所指 示,各種特徵之邊緣彼此進一步分離以消除橋接誤差。圖 12中亦說明模擬結果。如上文所表明’當需要此等布局修 正時,電路設計者通常執行此等布局修正。然*,亦可產 生一規則集以提供布局設計之自動校正/修正。 104972-1000603.doc •19· 1362568 如以^所表明,本發明之方法提供優於先前技術之重要 優勢最f要的疋’本發明提供—種用於執行全晶片製造 了罪性檢查之方法,該方法在設計製程早期確定目標設計 是否可在所指定之設計容限内實際加以製造。另外,本發 明之方法可提供設計之自動校正從而產生一可在所指定之 設計容限内加以製造之設計。 本發明之另-優勢在於全晶片製造可靠度檢查及校正之 方法適用於使用多個遮罩及/或多個曝光(例如,ddl垂直及 水平遮罩)以及相同遮罩(例如,包括鉻及相特徵之cpL遮罩) 中之多個資料層之製程β 本發明之另-優勢在於該方法在設計製程早期將關於目 標設計是否含有當進行製造製程時將使目標設計不能滿足 設計要求及/或導致一不合格良率之任何"故障點"或"庇點" 之反饋提供給設計者《因此,本發明最小化與重新設計製 程相關之時間及成本,以及消除與有瑕疵設計之原型的設 計定案(tape-〇ut)及開發相關的成本。換言之.,本發明允許 設計者在測試晶圓之設計定案程序及開發(意即,處理)之前 確定是否一設計在根本上存在瑕疵(且因此為不可製造的 另外,本發明之方法可提供自動修正設計及/或製程以解 決設計中之"故障點"或"疵點",從而儘量消除/校正在誤差 容限極限外之特徵。 如上文所敍述,可利用電腦或專用處理器來自動執行本 發明之製程。此外,可預先確定支配待執行之校正的規則 (包括當進行局部校正時之規則),且接著可基於先前方法所 104972-1000603.doc -20- 產生之直方圖的 希望,則大體上 希望主動參與該 為可能的。 、-〇果而應用該荨規則。事實上,若設計者 整個製程皆可自動執行。當然,若設計者 衣程(例如,確定將應用之校正類型),此亦 θ示意眭描繪適於與在本發明之辅助下設計之遮罩一 起使用之微影投影裝置。該裝置包含: 一輻射系統Ex、IL ’其用於供應一輻射投影束ρΒ,在此特 定情況下,該輕射系統亦包含—輻射源La; -第一載物台(遮罩台)Μτ,其具備—用於固持一遮罩 MA(例如,_主遮罩)之遮罩固持器,且該第—載物台係連 接至-用於㈣於零件pL精確定位該遮罩之第—定位構 件'; -第二载物台(基板台)WT,其具備一用於固持一基板 W(例如,—塗覆有光阻之矽晶圓)之基板固持器,且該第二 载物台係連接至—用於相對於零件pL精確定位該基板之第 二定位構件; -投影系統(”投影透鏡”)PL(例如,一折射、反射或反射折 射的光學系統)’其用於將遮罩MA之一受輻射部分成像至 該基板W之一目標區C(例如,包含一或多個晶粒)上。 如本文所描繪之,該裝置為透射型的(意即,其具有一透 射性遮罩)。然而,通常其亦可為一反射型的(例如,其具有 一|反射性遮罩卜或者,該裝置可採用另一種圖案化構件來 作為-所使用遮罩之替代物;實例包括一可程式化鏡面陣 列或LCD矩陣》 104972-1000603.doc -21 - 1362568 源LA(例如,一汞燈或一準分子雷射器)產生一輻射束。 該射束(例如)直接或在穿過諸如射束放大器Ex之調整構件 後被饋入至一照明系統(照明器)IL。照明器IL可包含用於設 定該射束中之強度分佈的外部及/或内部徑向範圍(通常分 別稱作σ-外部及σ-内部)的調整構件AM。另外,該照明器通 常包含各種其它組件,諸如一積光器IN及一聚光器CO。以 此方式,照射在遮罩MA上之射束PB在其橫截面中具有一所 要的均一性及強度分佈。 請注意,關於圖10,源LA可位於微影投影裝置之外殼内 (舉例而言,此狀況通常發生於當源LA為汞燈之時),但是 源LA亦可遠離微影投影裝置,該源產生之輻射束被引入(例 如,借助於合適之導向鏡)至該裝置中;此後者之情形通常 發生在源LA為一準分子雷射器(例如,基於KrF、ArF或F2 雷射作用)時的情況下。本發明涵蓋此等兩種情形。 射束PB隨後遭遇固持在一遮罩台MT上之遮罩MA。射束 PB在已穿過遮罩MA後穿過投影透鏡PL,該透鏡將射束PB 聚焦至基板W之一目標區C上。借助於第二定位構件(及一 干涉量測構件IF),可精確地移動基板台WT(例如)以便在射 束PB之路徑中定位不同的目標區C。類似地,第一定位構 件可用於(例如)在自一遮罩庫以機械方式取得遮罩MA後或 在掃描期間相對於射束之路徑精確地定位遮罩MA。一般 而言,載物台MT、WT之移動係借助於一長衝轾模組(粗定 位)及一短衝程模組(精定位)來實現,其在圖1中未明確描 繪。然而,在晶圓步進器(與步進掃描工具相反)之狀況下, 104972-1000603.doc -22- 1362568 遮罩台MT可僅連接至一短衝程致動器或被固定。 所描繪之工具可以兩種不同的模式使用: --步進模式中,遮罩台ΜΤ基本上保持固定,且一整個遮
罩影像一次性地(意即,一單一"快閃")投影至—目標區C 上。接著’將基板台WT在认/或丫方向上移位使得可光束 PB照射一不同之目標部分C ; -掃描模式中,除-給定目標區c未在單―"快閃"中曝光 外’應用了基本上相同的情況。實情為,遮軍台可以一 速度V在一給定方向(所謂的”掃描方向",例如,y方向)上移 動,以使射束PB在-遮罩影像上掃描;同時,基板台^ 同時以速度料相同或相反方向上移動,其中从為投影 透鏡PL之放大率(通常,如1/4或1/5)。以此方式,可曝光 相對較大之目標區C,而不會損害解析率。 另外’敕體可實施或輔助執行所揭示之概念。電腦系統 之軟體功能涉及程式化(包括可執行程式碼),其可用於實施 上文所描述之成像模式。可由通用電腦執行軟體程式碼。 在運作中’程式碼及可能之相關資料記錄均館存於一通用 電腦平臺内。然而,在其它時候’軟體可儲存於其它位置 及/或經傳送以載人適合之通用電腦系統中。因此,以上所 論述之實施例涉及由至少一機器可讀媒體所承载之一或多 個程式碼模組之形式之一或多個軟體產品。電腦系統之處 理:所執行之此程式碼使平臺大體上以本文所論述並說明 之實知例中所執行之方式來實施目錄及/或軟體下載功能。 104972-1000603.doc •23- 1362568 如本文所使用之,諸如電腦或機器"可讀媒體”之術語意 指參與為處理器提供指令以執行之任何媒體。此一媒體可 呈許多形式,包括(但不限於)非揮發性媒體、揮發性媒體及 傳輸媒體。非揮發性媒體包括(例如)光碟或磁碟,諸如作為 上文所論述之伺服器平臺之一而操作之任一電腦中之任一 儲存設備。揮發性媒體包括動態記憶體,諸如此電腦平臺 之主記憶體。實體傳輸媒體包括同軸電纜、銅線及光纖, 其包括在一電腦系統内包含一匯流排之線。載波傳輸媒體 可呈電訊號或電磁訊號或聲波或光波(諸如射頻(RF)及紅 J 外(IR)資料通信期間產生之波)之形式。因此,電腦可讀媒 體之通常形式包括(例如):軟性磁碟、可撓性磁碟、硬碟、 磁帶、任何其它磁性媒體;CD-ROM、DVD、任何其它光 學媒體;通常較少使用媒體,諸如打孔卡片、紙帶、具有 孔圖案之任何其它實體媒體;RAM、PROM及EPROM、 FLASH-EPROM、任何其它記憶體晶片或匣;傳送資料或指 令之載波、傳送此載波之電纜或鏈路;或電腦可自其讀取 程式碼及/或資料之任何其它媒體。許多此等形式之電腦可D 讀媒體可參與將一或多個指令之一或多個序列承載至一處 理器以用於執行。 雖然已詳細描述並說明本發明,但是應清楚瞭解,上文 之描述及說明僅作為說明性的及作為實例,而並不限制本 發明,本發明之範疇僅受隨附之申請專利範圍所限制。 【圖式簡單說明】 圖1為一說明根據本發明之一第一實施例之全晶片製造 104972-1000603.doc -24- 1362568 可靠度檢查及校正之方法的例示性流程圖。 圖2a及圖2b說明可經受本發明之檢查及校正方法之例示 性布局圖案(意即,目標圖案)。 圖3說明覆有相同圖案之模擬結果之圖2之目標圖案的一 例示性部分。 圖4說明一基於模擬結果與目標圖案之間的差異而產生 之例示性直方圖。 圖5說明用於與圖4中所示之布局及類別相同之布局及類 別的直方圖,差異在於圖5之三組直方圖之每一者所表示的 特徵已應用了線末端校正。 圖6說明用於與圖4中所示之布局及類別相同之布局及類 別的直方圖,差異在於參數4及參數5之每一直方圖所表示 的特徵已應用了凹角及凸角校正,且參數6之直方圖所表示 的特徵已應用了一線末端校正。 圖7至圖9中說明指示在給定製程中之線末端特徵、閉極 特徵及臨界尺寸之印刷效能不會分別隨製程參數之變化而 發生較大變化的直方圖。 圖10示意性描繪一適於與一借助A鮮相 兴惟助於所揭示之概念而設計 之遮罩一起使用之例示性微影投影裝置。 圖11及圖12說明何時需Φ—右民啟 吁而要布局修正以校正一誤差的實 例。 【主要元件符號說明】 AM 調整構件 c 目標區 104972-1000603.doc -25· 1362568 CO 聚光器 Ex 輻射系統/射束放大器 IF 干涉量測構件 IL 輻射系統/照明系統(照明器) IN 積光器 LA 輻射源 MA 遮罩 MT 第一載物台(遮罩台) PB 輻射投影束 PL 投影系統("投影透鏡") W 基板 WT 第二載物台(基板台) 104972-1000603.doc -26-

Claims (1)

1362568 十、申請專利範圍: 】-一種產生一用於一成像處理該方法包含 以下步驟: ⑷獲得-所要的目標圖案,其具有將成像於一基板上 之複數個特徵; ㈦利用該目制案及與—已定㈣程相關之製程參數 來模擬一晶圓影像,以產生已模擬之成像結果; (C)定義複數個特徵類別; ⑷在具有該等複數個特徵之該目標圖案中識別出特 徵,其對應於該等複數個特徵類別之至少一者,為該等 已識別特徵決定該等已模擬之成像結果與該等目標i案 之間的誤ϋ 並為經識別之每—特徵記錄_誤差值 對應該等複數個特徵類別之一者;及 、 =十對該等複數個特徵類別分別產生一統 才曰不經識別夕益 ^ /、 2. 3. 特徵類別之該誤差值,其對應該等複數個 頬別之-給定特徵類別。 如請求項^ 方法,其中該誤差值表示該目標圖案中之— 位置=置與該所模擬晶圓影像中之該相同特徵之該 心間的一差異。 如請求項1之方 特徵之每其中可將該目標設計中之料複數個 中。 考知類至該等複數個特徵類別中之至少一者 二=項1之方法,其進一步包含以下步驟: δ別對應於該等複數個特徵類別之至少—者之特徵 104972-1〇〇〇603 d〇c 1362568 的一誤差容限;及 ⑷確定朗為對應於該等㈣㈣絲狀至少一者 之任何特徵是否具有一超出該誤差容限之誤差值。 5’如凊求項4之方法’其進—步包含對於識別為具有一超出 該誤差容限之誤差值的任何特徵執行一校正措施之步 驟’該校正措施有效地料相應特徵之該誤差值減小至 該誤差容限以下。 ’該電腦程式產品 記錄於該記錄媒體 6. —種吊於控制一電腦之電腦程式產品 包含可被該電腦讀取之一記錄媒體、 上之構件,其用於導引該電腦產生對應於供-微影成像 製程使用之遮罩的文檔,產生該等文槽包含以下步驟: ⑷獲得-所要的目標圖案,其具有將成像於—基板上 之複數個特徵; (b) 利用該目標圖案及與—已^義製程相關之製程參數 來模擬-晶圓影像’以產生已模擬之成像結果; (c) 定義複數個特徵類別; ⑷在具有該等複數個特徵之該目標圖案中識別出特 徵,其對應於該等複數個特徵類別之至少一者,為該等 已識別特徵決定該等已模擬之成像結杲與該等目標圖案 之間的誤差,並為經識別之每一特徵記錄一誤差值,其 對應該等複數個特徵類別之一者;及 (e)針對該等複數個特徵類別分別產生一統計概要其 指示經識別之每一特徵的該誤差值,其對應該等複數個 特徵類別之一給定特徵類別。 104972-J000603.doc 8. 如請求項6之電腦程式產品 案中之一必 八甲忑茨差值表不該目標圖 特徵之一位置與該模擬晶圓影像中之該相 徵之該位置之間的—差異。 之该相同特 式產品’其"目標設計中之該等複 少一者中之母-者係歸類於該等複數個特徵類別之至 項6之電腦程式產品’其進一步包含如下步驟: 對應於該等複數個特徵類別之至少—者之特徵 的疾差容限;及 ⑷確定識別為對應於該等複數個特徵類別之至少一者 之任何特徵是否具有一超出該誤差容限之誤差值。 右一 ^項9之電腦程式產品,其進—步包含對於識別為具 卜。出該誤差纟限之誤差冑的任何特徵執行-校正措 Μ 1校正措施可有效地將該相應特徵之該誤差 值減小至該誤差容限以下。 u·種裝β置製造方法,其包含以下㈣: ⑷提供—至少部分被—輻射敏感材料層覆蓋之基板; (b)使用一成像系統來提供一輻射投影束; ()使用遮罩上之一圖案賦予一圖案於該投影束之橫 截面上; 〇已圖案化輻射束投影至該輻射敏感材料層之一 目標部分上, 步驟(c)中,該遮罩係藉由一包含如下步驟之方 法所形成: 104972-1000603.doc 獲得一所要的目標圖案,其具有將成像於一基板上之 複數個特徵; 利用該目標圖案及與一已定義製轾相關之製程參數來 杈擬一晶圓影像’以產生已模擬之成像結果; 定義複數個特徵類別; 在具有該等複數個特徵之該目標圖案中識別出特徵, 其對應於該等複數個特徵類別之至少__者,為該等已詔 别特徵決疋該等已模擬之成像結果與該等目標圖案之問
的誤差’ ϋ為經識別之每一特徵記錄一誤差值,其對肩 該等複數個特徵類別之一者;及 八 一針對該等複數個魏類別分別產生'料概要, 別之母—特徵的該誤差值,其對應該等複數個相 徵類別之一給定特徵類別。 104972-1000603.doc •4·
TW094131777A 2004-09-14 2005-09-14 A method for performing full-chip manufacturing reliability checking and correction TWI362568B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60924304P 2004-09-14 2004-09-14

Publications (2)

Publication Number Publication Date
TW200622509A TW200622509A (en) 2006-07-01
TWI362568B true TWI362568B (en) 2012-04-21

Family

ID=35462404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094131777A TWI362568B (en) 2004-09-14 2005-09-14 A method for performing full-chip manufacturing reliability checking and correction

Country Status (7)

Country Link
US (1) US7434195B2 (zh)
EP (1) EP1635222A3 (zh)
JP (1) JP4455469B2 (zh)
KR (1) KR100841729B1 (zh)
CN (1) CN1800971A (zh)
SG (1) SG121141A1 (zh)
TW (1) TWI362568B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772783B1 (ko) * 2005-07-29 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 에러 측정 방법
KR100642417B1 (ko) * 2005-09-20 2006-11-03 주식회사 하이닉스반도체 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법
US20080028359A1 (en) * 2006-07-31 2008-01-31 Stefan Blawid Termination structure, a mask for manufacturing a termination structure, a lithographic process and a semiconductor device with a termination structure
US7448008B2 (en) * 2006-08-29 2008-11-04 International Business Machines Corporation Method, system, and program product for automated verification of gating logic using formal verification
US7448018B2 (en) * 2006-09-12 2008-11-04 International Business Machines Corporation System and method for employing patterning process statistics for ground rules waivers and optimization
US7512927B2 (en) * 2006-11-02 2009-03-31 International Business Machines Corporation Printability verification by progressive modeling accuracy
US20080320421A1 (en) * 2007-06-20 2008-12-25 Demaris David L Feature extraction that supports progressively refined search and classification of patterns in a semiconductor layout
NL1036189A1 (nl) * 2007-12-05 2009-06-08 Brion Tech Inc Methods and System for Lithography Process Window Simulation.
JP2009282319A (ja) * 2008-05-22 2009-12-03 Toshiba Corp パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
JP2009302206A (ja) 2008-06-11 2009-12-24 Canon Inc 露光パラメータの決定方法、露光パラメータを決定するためのプログラム、露光方法及びデバイス製造方法
US8381141B2 (en) 2010-10-28 2013-02-19 International Business Machines Corporation Method and system for comparing lithographic processing conditions and or data preparation processes
US8365108B2 (en) * 2011-01-06 2013-01-29 International Business Machines Corporation Generating cut mask for double-patterning process
TW201234464A (en) * 2011-02-14 2012-08-16 Horng Terng Automation Co Ltd Breaking point height detection method of wafer breaking
TW201316425A (zh) * 2011-10-12 2013-04-16 Horng Terng Automation Co Ltd 晶圓劈裂檢知方法
US8713485B2 (en) 2012-05-29 2014-04-29 International Business Machines Corporation Categorization of design rule errors
US9081932B2 (en) 2013-02-01 2015-07-14 Qualcomm Incorporated System and method to design and test a yield sensitive circuit
US8977988B2 (en) * 2013-04-09 2015-03-10 United Microelectronics Corp. Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same
US9064078B2 (en) * 2013-07-30 2015-06-23 Globalfoundries Inc. Methods and systems for designing and manufacturing optical lithography masks
US10339259B2 (en) * 2014-09-26 2019-07-02 Synopsys, Inc. Method for organizing, controlling, and reporting on design mismatch information in IC physical design data
WO2016162157A1 (en) * 2015-04-07 2016-10-13 Asml Netherlands B.V. Patterning devices for use within a lithographic apparatus, methods of making and using such patterning devices
US9639645B2 (en) * 2015-06-18 2017-05-02 Globalfoundries Inc. Integrated circuit chip reliability using reliability-optimized failure mechanism targeting
US10140698B2 (en) * 2015-08-10 2018-11-27 Kla-Tencor Corporation Polygon-based geometry classification for semiconductor mask inspection
KR102545141B1 (ko) 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0236738A3 (en) 1986-02-05 1988-12-21 OMRON Corporation Input method for reference printed circuit board assembly data to an image processing printed circuit board assembly automatic inspection apparatus
JPH03174716A (ja) 1989-08-07 1991-07-29 Hitachi Ltd 電子ビーム描画装置および描画方式
US5307296A (en) 1989-11-17 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor workpiece topography prediction method
US5245543A (en) 1990-12-21 1993-09-14 Texas Instruments Incorporated Method and apparatus for integrated circuit design
JP3426647B2 (ja) 1992-06-24 2003-07-14 日本電信電話株式会社 3次元トポグラフィシミュレーションのための一般化されたソリッドモデリング
US5307421A (en) 1992-10-14 1994-04-26 Commissariat A L'energie Atomique Process for producing a synthesized reference image for the inspection of objects and apparatus for performing the same
JP3409493B2 (ja) 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
US5621652A (en) 1995-03-21 1997-04-15 Vlsi Technology, Inc. System and method for verifying process models in integrated circuit process simulators
US5719796A (en) 1995-12-04 1998-02-17 Advanced Micro Devices, Inc. System for monitoring and analyzing manufacturing processes using statistical simulation with single step feedback
EP0824722B1 (en) 1996-03-06 2001-07-25 Asm Lithography B.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
US5795688A (en) 1996-08-14 1998-08-18 Micron Technology, Inc. Process for detecting defects in photomasks through aerial image comparisons
WO1998028665A1 (en) 1996-12-24 1998-07-02 Koninklijke Philips Electronics N.V. Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device
US6078738A (en) 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
US6578188B1 (en) 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US6081658A (en) 1997-12-31 2000-06-27 Avant! Corporation Proximity correction system for wafer lithography
US6634018B2 (en) 2000-08-24 2003-10-14 Texas Instruments Incorporated Optical proximity correction
US6553559B2 (en) 2001-01-05 2003-04-22 International Business Machines Corporation Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions
AU2002245560A1 (en) 2001-03-20 2002-10-03 Numerial Technologies, Inc. System and method of providing mask defect printability analysis
US6873720B2 (en) 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
US6925202B2 (en) 2001-03-20 2005-08-02 Synopsys, Inc. System and method of providing mask quality control
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク
US7103219B2 (en) 2001-04-12 2006-09-05 Eastman Kodak Company Population mixture modeling with an indeterminate number of sub-populations
US7175940B2 (en) 2001-10-09 2007-02-13 Asml Masktools B.V. Method of two dimensional feature model calibration and optimization
TWI237745B (en) * 2001-12-19 2005-08-11 Sony Corp Mask pattern correction apparatus and mask pattern correction method
US7035446B2 (en) 2002-05-22 2006-04-25 Lsi Logic Corporation Quality measurement of an aerial image
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
JP2004311561A (ja) * 2003-04-03 2004-11-04 Sumitomo Mitsubishi Silicon Corp ウェーハ貼付方法及びウェーハ貼付装置
TW200519526A (en) * 2003-09-05 2005-06-16 Asml Masktools Bv Method and apparatus for performing model based placement of phase-balanced scattering bars for sub-wavelength optical lithography
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation

Also Published As

Publication number Publication date
US7434195B2 (en) 2008-10-07
TW200622509A (en) 2006-07-01
KR100841729B1 (ko) 2008-06-27
SG121141A1 (en) 2006-04-26
EP1635222A2 (en) 2006-03-15
CN1800971A (zh) 2006-07-12
US20060080633A1 (en) 2006-04-13
KR20060051274A (ko) 2006-05-19
JP2006085188A (ja) 2006-03-30
EP1635222A3 (en) 2007-09-19
JP4455469B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
TWI362568B (en) A method for performing full-chip manufacturing reliability checking and correction
TWI334961B (en) Apparatus, method and computer program product for performing a model based optical proximity correction factoring neighbor influence
JP4383400B2 (ja) 1/4波長リソグラフィの焦点深さを上げるためにモデルに基づき散乱バーを配置する方法、プログラム製品および装置
US7449689B2 (en) Dimension measuring SEM system, method of evaluating shape of circuit pattern and a system for carrying out the method
US6968253B2 (en) Computer-implemented method and carrier medium configured to generate a set of process parameters for a lithography process
JP4761789B2 (ja) 較正された固有分解モデルを使用した、露光装置の組み合わせによる、モデルopcの偏差を予測し最小限に抑える方法
CN114114850B (zh) 光刻过程和设备以及检测过程和设备
JP5149307B2 (ja) スキャナベースの光学近接効果補正システムおよびその使用方法
US10712672B2 (en) Method of predicting patterning defects caused by overlay error
US10359705B2 (en) Indirect determination of a processing parameter
TWI846742B (zh) 產生特徵圖案與訓練機器學習模型之方法
US7376930B2 (en) Method, program product and apparatus for generating assist features utilizing an image field map
TW201011474A (en) Model-based process simulation systems and methods
JP4727288B2 (ja) 基板上に形成されるデザインを最適化する方法及びプログラム
JP2007535173A (ja) リソグラフィシステム用の照明器の照明強度プロファイルを決定するデバイスおよび方法
US7930654B2 (en) System and method of correcting errors in SEM-measurements
US7252913B2 (en) Method for projection of a circuit pattern, which is arranged on a mask, onto a semiconductor wafer
US20230008957A1 (en) Lithography focus control method
JP4745688B2 (ja) 位置検出方法及びその装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees