TWI362092B - Optical chip-package and packaging process thereof - Google Patents
Optical chip-package and packaging process thereof Download PDFInfo
- Publication number
- TWI362092B TWI362092B TW097105182A TW97105182A TWI362092B TW I362092 B TWI362092 B TW I362092B TW 097105182 A TW097105182 A TW 097105182A TW 97105182 A TW97105182 A TW 97105182A TW I362092 B TWI362092 B TW I362092B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- optical
- carrier
- transparent substrate
- optical wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
1362092 ID-200710005 26534twf.doc/n 九、發明說明： 【發明所屬之技術領域】 且 本發明是有關於-種晶片的封裝 特別ί有關種光學晶片的封袭結構及封Si 【先前技術】 近年來，隨著電子技術的日新月異 不斷推陳出新，各種產品無不朝向輕、薄、短、
設計，以提供更便利舒適的使用。在電子產品的製程中， 電子封裝扮演著重要的肖色。舉例來說，數位相機(Digitai Camera)或數位攝影機(Digital VMe〇 Camera)之所以能夠 感=影像’主要在於其包減光元件，而感光元件中的感 光曰曰片可以感測光線強度，並且可以依照光線強度轉換成 電子訊號，以進行處理。藉由封裝製程，一方面使感光晶 片可以透過承载器與外界電路電性連接，另一方面封裝製 程可以保護感光晶片，以避免雜質掉落或水氣影響到感光
晶片之感光區域上，以提高感光晶片的感測靈敏度 (sensitivity)。 圖1A是習知一種晶片的封裝結構示意圖。請參照圖 1A ’習知晶片的封裝結構101包含一晶片110、一承載器 120、一透明基板13〇以及一黏著材料14〇。其中，晶片no 是由一晶圓（未繪示）所切割而成，晶片110具有/感光 區域112、多個電子元件H4以及多個接點116。感光區域 112與夕個接點116位於晶片之一主動表面11 〇a上’ 且多個接點116分佈於感光區域112的周園。多個電子元 5 1362092 ID'200710005 26534twf.doc/a 件114配置於晶片no的内部。感光區域112上配置有一 濾光片12及多個微小透鏡14，以聚集並過濾來自外界之 光線，電子元件114可感測來自感光區域112並經過濾光 後的光線強度，以發出對應於此光線強度的電子訊號。 晶片110配置於承載器120上，承載器120的材質為 硬性材質。承載器120具有多個接點122，這些接點122 位於承载器120之一表面12〇&上，且分佈於晶片11〇所配 置之區域的周圍。接點116以及接點122藉由多條焊線1〇 連接，使得晶片110與承載器120之間電性連接。 當晶片110與承載器12〇連接後，先把一大塊的透明 基板（圖未示）切割成多個一單位之透明基板13〇，再將 每一單位之透明基板130對準於承載器12〇，且利用黏著 材料140而將每一單位之透明基板13〇結構性地連接於承 载器120上。其中，透明基板13〇的材質為玻璃，黏著材 料140的材質為環氧樹脂(ep〇xyresin)。黏著材料圍繞 於晶片110與多條焊線1〇外，使得承载器12〇、透明基板 130。與黏著材料140之間構成一密閉空間15〇。然後，於承 載器120之另一表面120b上形成多個焊球18，藉以將承 載器120電性連接至一印刷電路板(未繪示）。之後，再切 割承載器120成為多個獨立的晶片封裝體1〇1 ^ 圖1B是習知另一種晶片的封裝結構示意圖。請參照 圖1B，習知晶片封裝結構201包含一晶片21〇、一承載器 220、多個凸塊230、一透明基板240、一黏著材料250以 及一底填膠體260(underfill)。其中，晶片21〇具有感光的 6 1362092 ID-200710005 26534twf.d〇c/n 功能，其結構可以參考圖1A中晶片n〇之結構，在此不 再贅述。 凸埠230配置於晶片21〇的多個接點216上，晶片21〇 透過凸塊230連接於承載器22〇。承載器22〇包含一金屬 . 層220a與一絕緣層22〇b，而承载器220例如是一軟性電 路板(FlexibleCircuitB〇ard，FCB)等電路板。接著，可於晶 片210與承载器220之間填入底填膠體26〇，並包覆凸塊 φ 230。而後，在透明基板24〇經過切割之後，可以利用黏著 材料250將其貼附於承載器22〇上。此時，由晶片21〇、 透明基板240、承載器220、凸塊230以及底填膠體260 所包圍的區域，會構成一密閉空間27〇。繼之，再切割承 載器220 ’以形成多個獨立的晶片封裝體2〇1。 值得注意的是，在製作上述圖1A及圖1B之封裝結構 101、201時，均是在後段封裝製程中才將透明基板13〇、 240貼附到晶片110、210上，因此晶片11〇、21〇之感光 區域112、212會暴露在潔淨度較差的環境，空氣中的許多 ’微小塵埃粒子容易沈積到晶片11〇、21〇之感光區域112、 212上’因而影響晶#110、210之封裝良率。為了提升晶 片110、210的封裝良率，上述的習知技術在將透明基板 130、240貼附到晶片110、210上之前，會進行一清潔步 驟，以去除沈積於晶片110、210上的雜質。上述的清潔製 程一方面使晶片的生產成本上升’另一方面也使封裝製程 的產能(throughput)下降。此外，在習知技術中，除了須先 將晶圓切割成晶片外，還須將透明基板切割成相應大小 7 1362092 ID-200710005 26534twf. doc/n 片位於開口内。 在本發明之-實施射，上述之絲晶片的封裝結構 更包括一底填膠體，配置於光感測晶片與透明基板之間以 覆蓋内引腳。 在本發明之一實施例中，上述之承載器配置於透明基 板不具有線㈣的表面上，而承載器具有—開口以暴露出 透明基板。
在本發明之一實施例中，上述之光學晶片的封裝結構 更包括一黏著層，黏著於透明基板與承載器之間。 在本發明之一實施例中，上述之光學晶片的封裝結構 更包括多條焊線’連接於外引腳與承载器之間。 在本發明之一實施例中，上述之光學晶片的封裝結構 更包括一封裝膠體，至少配置於光學晶片與透明基板之間 以覆蓋内引腳，並包覆焊線。 土
本發明另提出一種光學晶片的封裝製程，其包括提供 —晶圓，晶圓包括多個光學晶片，其中各光學晶片具有二 主動區域。以及提供一透明母材，透明母材具有多個線路 層，其中各線路層包括多個引腳，且各引腳具有一内引腳 與一外引腳。而後，將透明母材與晶圓接合，以使各線路 層中的内引腳與其中一個光學晶片電性連接。接著，切割 透明母材與晶圓，以形成多個單體，其中各單體包括一^ 明基板與一個與透明基板接合之光學晶片。以及 與一承載器電性連接。 在本發明之一實施例中，上述之晶圓是透過多個凸塊 9 1362092 ID-200710005 26534twf.d〇c/n 與透明母材接合。 在本發明之-實施例中，上述之單體與承魅 連接方式包括將承載器配置於透明基板具有線路層 上其中承载器具有一開口，且光學晶片位於開口内。 在本發明之一實施例中，上述之光學晶片的封裝制 更包括於絲晶片與透明基板之間形成—底填膠體二 蓋内引腳。 乂復
在本發明之一實施例中，上述之單體與承载器的電性 連接方式包括將承載器g己置於透明基板不具有線路層的表 面上，其中承載器具有一開口以暴露出透明基板。 ^ 在本發明之一實施例中，上述之光學晶片的封裝製程 更包括透過一黏著層將承載器黏著於透明基板上。衣 在本發明之一實施例中，上述之單體透過多條 承載器電性連接。 坪银
在本發明之一實施例中，上述之光學晶片的封裝製程 更包括形成一封裝膠體，其中封裝膠體至少配置於光學晶 片與透明基板之間以覆蓋内引腳，並包覆悍線。 依照本發明之實施例所述，光學晶片與透明基板的接 合屬於晶圓層級(wafer level)的製程，換句話說，其接合是 在高潔淨度的環境中執行，故能避免習知空氣中的微小灰 塵谷易沉積至光學晶片的主動區域上的問題，進而提高光 學晶片的封裝良率。再者，在上述的光學晶片的封裝製程 中，無須對光學晶片進行額外的清潔製程，故能提升光學 晶片的封裝製程的產能以及降低其生產成本。 1362092 ID-200710005 26534twf.doc/n ▲為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉實施例，並配合所附圖式，作詳細說明如 下。 【實施方式】 【第一實施例】 圖2是依照本發明第一實施例之光學晶片的封襞製程 的流程圖。圖3A至圖3E是依照本發明第一實施例^
晶片的封裝製程的流程剖面示意圖。
請同時參照圖2與圖3Α，首先，進行步驟S2〇〇與步 驟S202，供一晶圓3〇〇以及提供一透明母材“ο。晶圓 300包括多個光學晶片302,每一光學晶片3〇2中具有朝向 透明母材310的主動區域304。主動區域3〇4例如是可以 感測來自於外界而穿過透明母材31〇之影像或光線，或 者主動區域304也可以發射光線，而通過透明母材 以傳至外界，因此，這些光學晶4 3G2例如是影像感測晶 片、光感測晶片或發光晶片。因而，這些光學晶片3〇2可 以，用在電_合元件(CCD)或互補金氧半導體影像感 測器（CMOS image sensor)等影像感測器中。值得一提的 是，透明母材310可以是玻璃等實質上為透明的材質，佴 透明母材310也可从特定波長可穿透而實f上非透明的 材質。其中，透明母材310具有多個線路層312，每一線 路層312包括多個引腳314,且每一引腳314具有一内引 腳314a與一外引腳314b。 請同時參照圖2與圖3B，而後，進行步驟S2〇4，將 11 1362092 ID-200710005 26534twf.doc/n 透明母材31〇與晶圓300接合，以使各線路層3i2中的内 引腳314a與其中-個光學晶片3〇2電性連接。於本實施例 中，光學晶片302例如是有多個凸塊3〇6，這些凸塊3〇6 例如是藉由烊墊305與光學晶片302中的主動_ 電 性連接，如此-來，光學晶片302中的主動區域3〇4可藉 由凸塊306與透明母材310電性連接。值得一提的是光 學晶片3〇2上例如是有-層覆蓋於主動區域綱的保護層 馨峰 303，而焊墊305暴露於保護層303中。 請同時參照圖2與圖3C，接著，進行步驟S2〇6，切 割透明母材310與晶圓3〇〇,以形成多個單體316，其中各 單體316包括透明基板318與一個與透明基板318接合之 光學晶片302。換句話說，沿著圖3B所示的虛線分別將 晶圓300以及透明母材31〇切割成多個光學晶片3〇2以及 多個透明基板318，以形成多個單體316。 明同和'參照圖2與圖3D，接著，進行步驟S208，將 各單體316與-承載器32〇電性連接。其+，承載器32〇 ’配置於透明基板318具有線路層312的表面上。於本實施 例中，承載器320例如是藉由透明基板318上的外引腳 314b而與單體316電性連接，換句話說，承載器32〇藉由 與外引腳314b電性連接，而透過内引腳314a、凸塊3〇6 以及焊墊305，進而與光學晶片302的主動區域3〇4電性 連接。其中，承載器320具有一開口 322，因而光學晶片 302位於開口 322内。再者，承載器32〇例如是軟性電路 薄膜或電路板，因此，單體316藉由承載器32〇而與外界 12 1362092 ID-200710005 26534twf.doc/n 電路連接。值得一提的是，在單體316與承载器32()電性 連接後，光學晶片的封裝製程已大致完成，因此，光學晶 片的封裝結構340具有一光學晶片3〇2 ' 一透明基板318 以及一承載器320。
請參照圖3E，另一方面，為了使光學晶片3〇2與透明 基板318間之電性連接關係穩固，光學晶片的封裝製程更 包括於光學晶片302與透明基板318之間形成—至少覆蓋 内引腳314a的底填膠體324。底填膠體324例如是環氯樹 脂（epoxy-)，可覆蓋内引腳314a，此二 324也可以同時覆蓋凸塊3〇6。如此一來，内引腳31如以 及凸塊薦就不容易受到外界之濕氣、熱量及雜訊等影響 而損壞，因而能穩固光學晶片3〇2與透明基板318之間& 電性連結。
值得一提的是，於本實施例中，光學晶片3〇2與透明 基板318的接合屬於晶圓層級(waferlevei)的製程，故可避 免習知空iLf的微小灰塵料沉積至光學晶4的主動區域 士的問題’進聽社動區域的❹m敏度，以·提高光學 a曰曰片的封裝良率。更重要的是，在上述的封裝製程中不 需要額外對光學晶片執行清潔步驟，故能提升封裝製程的 產能以及降低其生產成本。 【第二實施例】 圖4A至圖4B是依照本發明第二實施例之光學晶片的 封裝製程的流程剖面示意圖。 请同時參照圖2與圖4A，本實施例的光學晶片的封 13 1362092 ID-200710005 26534twf.doc/n 裝疋依照第一實施例中步驟S200至步驟S2〇8所敘述的流 程來製造，因此光學晶片的封裝結構34〇，與圖中的光 學aa片的封裝結構340相似。然而，於本實施例中，在步 驟S·巾’是先透過黏著層326而將承載^ no配置於 透明基板318不具有線路層312的表面上，再於外引腳 314b與承載器320之間形成多條焊線328,以使各單體316 與承載器320電性連接。因此，光學晶片的封裝結構34〇, _具有一光學晶片302、一透明基板318、一黏著層326、多 條焊線328以及一承載器320。其中，黏著層326的材質 =如是具雙階特性之熱固性黏著膠材(B_stage adhesive)或 疋其他黏著材質。值得一提的是，由於承載器32〇具有一 開口 322’因而光學晶片302暴露於此開口 322,也就是說， 外界的光線或影像可以藉由此開口 322而經過透明基板 318以到達光學晶片3〇2的主動區域3〇4。 請參照圖4B，另一方面，為了使單體316與承載器 320間之電性連接關係穩固’在形成焊線Mg之後，光學 晶片的封裝製程更包括於光學晶片3〇2與透明基板318之 間形成至少覆蓋内引腳314a以及包覆焊線328的一封裝膠 體330。其中，封裝膠體33〇例如是環氧樹脂（叩〇巧 resm) ’能覆蓋内引腳314a以及包覆焊線328。如此一來， 内引腳314a以及焊線328就不容易受到外界之濕氣、熱量 及雜訊等影響而損壞，故能穩固單體316與焊線328之間 的電性連接。 綜上所述，於上述實施例中，光學晶片與透明基板的 1362092 ID-200710005 26534twf.doc/n 接合屬於晶圓層級(wafer level)的製程，故可避免習知外^ 中的微小灰塵容易沉積至光學晶片的主動區域上的問^ 進而保持主祕域的感測靈敏度，以提高絲晶片的 良率。更重要的是，在上述賴絲財，不需要額外^ 光學晶㈣行料轉，故能㈣封絲㈣產 = 低其生產成本。 久降
雖然本發明已以-較佳實施例揭露如上，然其並 以限定本發明，任何熟習此技藝者 =範r，當可作些許之更二 護辄圍纽後附之_請專概_界定者 。 ’、 【圖式簡單說明】 圖1A是習知—種晶片的難結構示意圖。 口二，習知另—種晶片的封裝結構示意圖。 圖2疋依照本發明第一實 的流程圖。 』心兀子曰日乃的封裝製程
實施例之光學晶片的 實施例之光學晶片的 圖3A至圖3E是依照本發明第— 封裝製程的流程剖面示意圖。 圖4A至圖4B是依照本發明第二 封裝製程的流程剖面示意圖。 【主要元件符號說明】 10 =焊線 12 :遽光片 14 :透鏡 18 :焊球 1〇1 :晶片的封裝結構 15 1362092 ID-200710005 26534twf.doc/n 110 :晶片 110a :主動表面 112 :感光區域 114 :電子元件 116 :接點 120 :承載器 120a、120b :表面
122 :接點 130 :透明基板 140 :黏著材料 150 :密閉空間 201 :晶片的封裝結構 210 :晶片 212 :感光區域 214 :電子元件 216 :接點
220 :承載器 220a :金屬層 220b :絕緣層 230 :凸塊 240 :透明基板 250 :黏著材料 260 :底填膠體 270 :密閉空間 16 1362092 ID-200710005 26534twf.doc/n S200〜S208 :步驟 300 :晶圓 302 :晶片 303 :保護層 304 :主動區域 305 :焊墊
306 :凸塊 310 :透明母材 312 :線路層 314 :引腳 314a :内引腳 314b :外引腳 316 :單體 318 :透明基板 320 :承載器 322 :開口 324 :底填膠體 326 :黏著層 328 :焊線 330 :封裝膠體 340、340’ ：光學晶片的封裝結構 17
Claims (1)
100-11-9 〜句/月？曰修(束)正替換頁 十、申請專利範圍： 1’種光學晶片的封裝結構，包括： 透月基板’具有一線路層’其中該線路層包括多個 且t該引腳具有一内引腳與一外引腳； 光學晶片，配置於該透明基板上，並與該些内引腳 二，接其中該光學晶片具有一朝向該透明基板之主動 一承載器 •II連接。 配置於該透明基板上，並與該些外引腳電 2·如申請專利範圍第1項所述之光感測晶片的封裝結 其中該光學晶片包括一影像感測晶片、一光感測晶片 或一發光晶片。 3. 如申請專利範圍第2項所述之光學晶片的封裝結 、’、其中該影像感測晶片包括一電荷耦合元件(CCD)或一 補金氧半導粗影像感測器（CM〇s image sensor)。 4. 如申請專利範圍第1項所述之光學晶片的封装結 其中該光學晶片具有多個凸塊，且該光學晶片透過該 t凸塊與該些内引腳電性連接。 5. 如申請專利範圍第1項所述之光學晶片的封裝結 冓八中該承載器包括一軟性電路薄膜或一電路板。 6. 如申請專利範圍第1項所述之光學晶片的封裝結 冓八中該承載盗配置於該透明基板具有該線路層的表面 上而該承載器具有—開口，且該光學晶片位於該開口内。 7. 如申請專利範圍第6項所述之光學晶片的封裝結 18 1362092 ID-200710005 26534twf.d〇c/n 構’更包括一底填膠體，配置於該光感測晶片與該透 板之間以覆蓋該些内引腳。 土 8. 如申請專利範圍第1項所述之光學晶片的封敦結 構’其中該承載器配置於該透明基板不具有該線路層的^ 面上’而該承載器具有一開口以暴露出該透明基板。
9. 如申請專利範圍第8項所述之光學晶片的封裝結 構，更包括一黏著層，黏著於該透明基板與該承載器之間二 10. 如申請專利範圍第8項所述之光學晶片的封農結 構’更包括多條焊線，連接於該些外引腳與該承載器之間。 11·如申請專利範圍第項所述之光學晶片的封裝結 構，更包括一封裝膠體，至少配置於該光學晶片與該透明 基板之間以覆蓋該些内引腳，並包覆該些焊線。 12.—種光學晶片的封裝製程，包括： / 提供一晶圓，該晶圓包括多個光學晶片，其中各該光 學晶片具有一主動區域；
提供一透明母材，該透明母材具有多個線路層，其中 各該線路層包括多個引腳，且各該引腳具有一内引腳與— 外引腳； ' 將該透明母材與該晶圓接合，以使各該線路層中的該 些内引腳與其中一個光學晶片電性連接； Λ 切割該透明母材與該晶圓，以形成多個單體，其中各 該單體包括一透明基板與一個與該透明基板接合之光皋曰 » 日日 片；以及 將各該單體與一承載器電性連接。 1362092 ID-200710005 26534twf.doc/n 13. 如申請專利範圍第12項所述之光學晶片的封裝製 程，其中該晶圓是透過多個凸塊與該透明母材接合。衣 14. 如申請專利範圍第12項所述之光學晶片的封襞 程，其中各該單體與該承載器的電性連接方式包括：i 將該承載器配置於該透明基板具有該線路層的表 上，其中該承載器具有一開口，且該光學晶片位於該 内。 J
15. 如申請專利範圍第14項所述之光學晶片的封裝 程，更包括於該光學晶片與該透明基板之間形成一底 體，以覆蓋該些内引腳。 、夕 16. 如申請專利範圍第12項所述之光學晶片的封裝 程’各該單體與該承载器的電性連接方式包括： 將承載器配置於該透明基板不具有該線路層的表面 上，其申該承載器具有一開口以暴露出該透明基板。 Π.如申請專利範圍第16項所述之光學晶片的封裝製
程’更包括透過一黏著層將該承載器黏著於該透明基板上。 。18.如申請專利範圍第16項所述之光學晶片的封裝製 耘，其中該各單體透過多條焊線與該承載器電性連接。 。19.如申請專利範圍第16項所述之光學晶片的封裴製 程’更包括形成一封裝膠體，其中該封裝膠體至少配置於 該光予日日片與該透明基板之間以覆蓋該些内引腳， 該些焊線。 匕復 20
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097105182A TWI362092B (en) | 2008-02-14 | 2008-02-14 | Optical chip-package and packaging process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097105182A TWI362092B (en) | 2008-02-14 | 2008-02-14 | Optical chip-package and packaging process thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200935565A TW200935565A (en) | 2009-08-16 |
| TWI362092B true TWI362092B (en) | 2012-04-11 |
Family
ID=44866610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097105182A TWI362092B (en) | 2008-02-14 | 2008-02-14 | Optical chip-package and packaging process thereof |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI362092B (zh) |
-
2008
- 2008-02-14 TW TW097105182A patent/TWI362092B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200935565A (en) | 2009-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278121B (en) | FBGA and COB package structure for image sensor | |
| US6995462B2 (en) | Image sensor packages | |
| TWI334307B (en) | Package module and electronic assembly for image sensor device and fabrication method thereof | |
| TWI337500B (en) | Image sensor module package structure with supporting element | |
| TWI281239B (en) | CIS package and method thereof | |
| US20100264503A1 (en) | Solid-state imaging device comprising through-electrode | |
| CN101656259A (zh) | 影像感测器封装结构、封装方法及相机模组 | |
| TW200425722A (en) | Camera module and method for making the same | |
| TW201143039A (en) | Wafer level image sensor package structure and manufacture method for the same | |
| TW200541063A (en) | Image pickup device and production method thereof | |
| JP2010166021A (ja) | 半導体装置及びその製造方法 | |
| JP2013041878A (ja) | 撮像装置およびカメラモジュール | |
| TWI364096B (zh) | ||
| TWI455576B (zh) | 具有光感測器之攝像裝置及其製造方法 | |
| TW201633774A (zh) | 固體攝像裝置、相機模組及固體攝像裝置之製造方法 | |
| TW201117606A (en) | Solid-state imaging device and semiconductor device | |
| TWI281240B (en) | A method and package for packaging an image sensor | |
| TWI362092B (en) | Optical chip-package and packaging process thereof | |
| TWI324829B (en) | Optical semiconductor package and method for manufacturing the same | |
| CN206163474U (zh) | 图像传感器模组 | |
| TWM308501U (en) | Package structure for optical sensing chip | |
| JP2010273087A (ja) | 半導体装置及びその製造方法 | |
| TWM336536U (en) | Package structure of light sensing module | |
| TWI338364B (en) | Image sensor chip package structure and method thereof | |
| TWI476876B (zh) | 窗口式影像模組結構 |