TWI360129B - Method of operating a removable nonvolatile memory - Google Patents

Description

1360129 九、發明說明： 【發明所屬之技術領域】 本發明一般係關於可卸除式非揮發性記憶體裝置裝置之 使用及結構，特定言之，係關於具有用以與其他電子系統 連接的標準化介面。 【先前技術】 依據若干熟知的標準，已採用商用方式實施包含非揮發 性記憶卡的電子電路卡。記憶卡係與個人電腦、行動電 話、個人數位助理（PDA)、數位相機、數位攝影機、可攜 式音訊播放器及其他主機電子裝置使用，以儲存大量資 料。此類卡通常包含一可重新程式化非揮發性半導體記憶 體單元陣列連同一控制器，其控制該記憶體單元陣列之操 作且與該卡連接的一主機介接。若干同一類型的卡可在設 計用以接受該類型卡的主機卡槽中互換。然而，許多電子 卡標準的發展已產生不同類型的卡，其在各種程度上彼此 不相容。依據一標準所製造的卡通常不可與設計成採用另 一個標準之卡操作的主機使用。記憶卡標準包含PC卡、 CompactFlash™ 卡（CFTM卡）、SmartMediaTM卡、多媒體卡 、安全數位（SD)卡、miniSDTM+、用戶識別模組 (SIM) 、Memory Stick™ 、Memory Stick Duo 卡及

TransFlash™記憶體模組標準。亦已使小型手持式可重 新程式化非揮發性記憶體透過通用串列匯流排（USB)連接 器與一電腦或其他類型的主機介接。市面上可買到若干有 SanDisk公司之商標"Cruzer⑧"的USB快閃驅動器產品。 124724.doc 1360129 USB快閃驅動器通常較大且形狀不 卡0

兩種通用記憶體單元陣列架構已得到商業應用’即N0R 與NAND。在典型的職陣列中，記憶體單元係連接於相 鄰的位元線源極與汲極擴散之間，汲極擴散會在行方向上 延伸，其中控制閘極係連接至沿單元列延伸的字線。一記 It體單7G包括至少—儲存元件’其位於該源極與汲極之間 的單元通道區域之至少一部分之上。儲存元件上的一程式 化電荷位準因而控制該等單元的一操作特徵該等單元可 藉由向已定址的記憶體單元施加適當的電壓來讀取。此類 單元之範例、其於記憶體系統中的用途及其製造方法係提 供於下列美國專利第 5,070,032 ; 5,095,344 ; 5,313,421 ; 5’315’541 ’ 5,343,063 ; 5,661,053及 6,222,762號中。

同於以上說明的記憶 NAND陣列利用兩個以上記憶體單元（例如16或32個）之 串聯字串，其連同一或多個選擇電晶體連接在個別位元線 與一參考電位之間以形成單元行。字線會橫跨大量此等行 内的單元而延伸。藉由使該字串中的剩餘單元硬開啟以便 流過一字串的電流取決於儲存在已定址單元中之電荷位 準’而在程式化期間讀取並驗證一行内的一個別單元。作 為一記憶體系統之一部分的NAND架構陣列及其操作之範 例係見於美國專利第 5,570,315 ; 5,774,397 ; 6,046,935 ; 6,456,528及 6,522,580號。 如先前所引用之專利案中所論述，目前快閃EEPPLOM陣 列的電荷儲存元件係最常見的導電浮動閘極，通常由導電 124724.doc 1360129 摻雜的多晶矽材料所形成。可用於快閃EEpR〇M系統之一 替代類型之記憶體單元利用一非導電介電材料替代該導電 浮動閘極來以非揮發性方式儲存電荷。在一範例中，由氧 化矽、氮化矽及氧化矽（ON〇)所形成的三層介電質係夾置 於—導電控制閘極與記憶體單元通道上方的一半導電基板 表面之間。藉由將電子從單元通道注入該氮化物而程式化 該單7G，在該氮化物中該等電子受到截獲並儲存於一受限 區域中，並藉由將熱電洞注入該氮化物而加以抹除。數種 採用/丨電儲存元件的特定單元結構與陣列係說明於美國專 利第6,925,007號中。 個別快閃ΕέΡΙΙΟΜ單元在一電荷儲存元件或單元中儲存 定數量的電荷（其代表一或多個位元的資料卜一儲存元 件之電荷位準控制其記憶體單元的臨界電壓（一般引用為 ντ)’其係用作讀取單元之儲存狀態的一依據。通常將一 臨界電壓視窗分成若干範圍’記憶體單元之兩個或兩個以 上儲存狀態之每個狀態對應一範圍。此等範圍係由保護帶 分開’此等保護帶包括—標稱感測位準，其允許決定個別 單元之儲存狀態。此等儲存位準確實會由於干擾在相鄰或 其他相關記憶體單元、頁或區塊内所執行的程式化、讀取 或抹除操作之電荷而偏移。因此，一般藉由控制器來計算 錯誤校正碼（ECC)，並將其與所程式化的主機資料—起儲 存，且在讀取期間用以驗證資料並必要時執行某一位 資料校正。 ^ 典型快閃EEPROM陣列的記憶體單元係分成一起抹除的 124724.doc 1360129 早凡之離散區塊。即，區塊（抹除區塊）係抹除單元，即可 同時抹除的最小單元數目。每個抹除區塊一般儲存一或多 個資料頁，該頁係程式化及讀取的最小單元，但是在不同 的子陣列或平面中可平行地程式化或讀取一頁以上。各頁 一般儲存一或多個資料區段，區段之大小係由主機系統來 定義。一範例性區段遵循一針對磁碟機所建立的標準，包 括512位元組的主機資料，加上關於主機資料及/或儲存其 之抹除區塊的若干位元組管理資訊。此類記憶體一般在每 個抹除區塊内組態16、32或更多頁，且每個頁儲存一或多 個區段的主機資料。主機資料可包括來自一在主機上運轉 的應用程式之使用者資料與主機在管理記憶體所產生的資 料（例如FAT(檔案配置表））以及目錄資料。 一般而言一記憶體陣列係於一晶粒（”記憶體晶粒"或，，晶 片）上形成，該晶粒亦可具有連接至該記憶體陣列之周邊 電路。周邊電路之範例包含列與行控制電路、暫存器、狀 態機、電荷幫浦，以及與讀取、寫入及抹除一記憶體陣列 中之資料相關聯的其他電路。 一記憶體控制器可具有包含一中央處理單元（cpu)、一 緩衝區快取（緩衝區RAM)及一 CPU RAM之若干組件。緩衝 區RAM及CPU RAM兩者可為SRAM記憶體。此等組件可在 相同晶粒或分離晶粒上。該CPU係一微處理器，其運轉軟 體（韌體）以實現包含使資料轉移至及自該記憶體陣列之操 作。在美國專利第5,297，148號（其全部以引用的方式併入 本文中）所示的一範例中，一緩衝區快取可用以當作一寫 124724.doc •9· 1360129 入快取，以減少磨損用於當作一非揮發性記憶體的一快閃 EEPROM。在一配置中’將一記憶體控制器形成為一特定 應用積體電路（ASIC)，使得一單一積體電路（控制器晶粒 或晶片）執行所有記憶體控制器功能。 某些記憶卡可與並非永遠使用相同標準之不同主機使 用。例如’某些主機可提供3.3伏特之功率給一記憶卡， 而其他可提供1.8伏特之功率。以兩個不同電壓位準供應 之主機功率操作之卡可視為雙電壓記憶卡。

圖1顯示先前技術的一雙電壓記憶卡1〇〇，其具有連接至 一雙電壓記憶體晶粒104的一雙電壓控制器晶粒1 〇2。控制 器晶粒102及記憶體晶粒1 〇4兩者接收其來自一主機透過一 共同接點106並在一該主機所供應之電壓Vdd的功率。無論 該主機提供3·3伏特或1_8伏特之vDD，在控制器晶粒1〇2及 記憶體晶粒104兩者之内部電路允許每一晶粒進行操作。 圖1中亦顯示一共同接地接點108，其提供一接地電壓Vss

該控制器aB粒及§亥記憶體晶粒兩者。此外，提供接點 110a至d，用於資料、命令及狀態資訊之交換。 【發明内容】 根據本發明之一具體實施例，一記憶體晶粒之電壓調節 係由與該記憶體晶粒分離的一電壓調節電路所執行。當主 機提供兩個或兩個以上不同電壓之任一者之功率給該卡 時。亥電壓調郎電路提供一所要求電壓之功率給該記憶體 粒。因此，不再要求一雙電壓記憶體晶粒。可使用僅以 單功率電塵運作的一記憶體晶粒。此類晶粒一般而言 124724.doc 丄湖129 較雙電壓記憶體晶粒更便宜而且更小。雖然該電壓調節電 路提供功率給該記憶體晶粒，但該記憶體控制器可直接接 收來自該主機並在一取決於該主機之電壓的功率。於一具 體實施例中一電堡調節電路提供與該輸人電壓相同或低 於該輸人電壓的-輸出電壓。另—具體實施例中，一電壓 調即電路提供與該輸人電壓相同或高於該輸人電壓的一輸 出。

在某些記憶體系統中，對於一控制器晶粒内之不同電 路’該控制器晶粒接收不同電壓位準之不同電源供應。例 如對於主機介面電路，可在—第—電壓位準提供-電源供 j，對於控制器核心電路，亦可在該第—電壓位準提供另 一電源供應，而且對於記憶體介面電路，可在—第二電壓 位準提供又另一供應。於一範例中 祀列甲該第一電壓位準係接

2該主機之電壓位準，而㈣q壓位準係由該記 =一電壓調節電路所提供。該電壓調節電路可與該控制 ^ ^ 離或者可位於該控制器晶 粒中。該記憶體晶粒之不同部分 伸此…… J 1刀亦可具有不同電源供應， 仁此荨刀一般而言具備 電壓位準的功率。 電壓满郎電路所提供相同之 本發明之各方面的額外方面、 y. v ^ _ ” 、特徵及細節係包含 在以下其不範性具體實施例之 該說明。 +應結合附圖來進行 【實施方式】 圖2顯示根據本發明之一具體 具體實施例的一雙電虔記憶卡 124724.doc 1360129 212。雙電壓記憶卡212包含一根據用以連接至各式各樣主 機之一標準的實體介面214。實體介面214包含個別接點 2〇6、208、210a至d，其與-主機插座中之對應接點連 接。提供接點206、208、2 10a至d以便交換資料，而且亦 用以提供功率給記憶卡212。尤其，提供一電源供應接點 206其連接至該主機插座中的一電源供應接點。將該主 機供應給電源供應接點2〇6之電壓指定為Vdd。不同主機可 提供不同電壓位準之功率。所以取決於記憶卡212連接至 何種主機，VDD可具有兩個或兩個以上不同位準。尤其， «己隐卡212係設計成與提供兩個預定電壓位準之功率的主 機操作。其他情況中’可將卡設計成在三或多個電壓位準 操作，或者在電壓位準的4範圍中操作。除了該電源供 應接點206外，一接地接點2〇8提供從該主機至記憶卡η] 並在一指定為Vss之電壓的一接地連接。 記憶卡2 12包含藉由形成一資料匯流排22〇之多重導體而 連接在起的控制器晶粒216及一記憶體晶粒21 8 ^於其 :記憶卡中’可存在額外晶粒。例如，可提供多重記憶體 晶粒。㈣’一控制器可包括執行不同控制器功能的兩個 或兩個以上晶冑’取代在一單一控制器晶粒執行所有控制 器功能。 除了提供控制器晶粒216及記憶體晶粒2丨8外，亦提供一 電麗調郎電路222，該電屢調節電路222供應一已調節電塵 給記憶體晶粒218。電壓調節電路222接收來自電源供應接 點206在兩個或兩個以上不同電壓位準之—者的一輸入電 124724.doc •12- 1360129 壓，而且電壓調節電路222提供一在非取決於該輸入電壓 之固疋電壓的一電壓輸出。因此，可將記憶卡2丨2連接至 提供不同電壓位準之功率的主機，但記憶體晶粒218接收 之電壓位料由電壓調節電路222加以調節，使得記憶體 晶粒218未必為一雙電壓記憶體晶粒。此可提供節省成 本、節省空間’而且亦較通常可能使用—雙電壓記憶體晶 粒具有更多設計彈性。 圖3A顯示本發明之一具體實施例的一較詳細圖式。圖 3A顯不一雙電壓控制器晶粒332，其具有三個不同部分 332a至c，其各具有一分離功率輸入。一主機輸入/輸出部 分332a係連接至與一主機連接的一實體介面334 〇因此， 到達及來自該主機之信號通過主機輸入/輸出部分。 主機輸入/輸出部分332a接收經連接至一功率輸入接點336 的一電源供應335。因此，一主機輸入/輸出部分332&接收 在一電壓vDD之功率，該電壓Vdd係該主機提供給記憶卡 330之電壓，取決於記憶卡33〇連接之主機，其可在不同位 準。 一控制器核心部分332b含有管理記憶卡33〇與該主機間 之資料交換及管理記憶卡330内之資料的電路。控制器核 心部分332b接收經連接至功率輸入接點336的一電源供應 338。因此，控制器核心部分332b接收在一電壓v叩之功 率，該電壓vDD係該主機提供給記憶卡33〇之電壓，取決於 s己憶卡330連接之主機，其可在不同電壓位準。 控制器晶粒332的一記憶體輸入/輸出部分33及係藉由形 124724.doc -13- 成一匯流排342之多重導體而連接至記憶體晶粒34〇。記憶 體輸入/輸出部分332c提供與記憶體晶粒34〇的一介面。記 憶體輸入/輸出部分332c接收經連接至電壓調節電路346之 輸出的一電源供應344。因此，提供給該記憶體輸入/輸出 部分332c之電源供應係在非取決於該主機提供之電壓v〇D 的一固定電壓位準V〇。 s己憶體晶粒340的一控制器輸入/輸出部分34〇3係透過形 成匯流排342之多重導體而連接至控制器晶粒332之輸入/ 輸出部分332c ’該匯流排在控制器晶粒332與記憶體晶粒 340間交換資料、命令及狀態資訊。控制器輸入/輸出部分 34Oak供與控制器晶粒332的一介面。控制器輸入/輸出部 分340a接收經連接至電壓調節電路346之輸出的一電源供 應348。因此’提供給控制器輸入/輸出部分34〇&之電源供 應在非取決於該主機提供之電壓vDD的一固定電壓位準 V〇。 一記憶體核心部分340b包含一或多個記憶體陣列及某些 周邊電路。記憶體核心部分340b接收經連接至電壓調節電 路346之輸出的一電源供應35〇。因此，提供給記憶體核心 部分340b之電源供應在非取決於該主機提供之電壓vdd的 一固定電壓位準V〇 »此範例中’記憶體晶粒34〇係一單一 電壓（非一雙電壓）晶粒。 圖3B顯示圖3A之控制器晶粒332的一較詳細圖式。尤 其，圖3B顯示控制器晶粒332之三個部分332a至c及每一部 分中之某些組件。該主機輸入/輸出部分332a含有連接至 124724.doc -14- 1360129 出驅動器580與連接至記憶體陣列59〇之資料輸入/輸出電 路588間承載資料。一控制/狀態匯流排582c在記憶體晶粒 3 40之輸入/輸出驅動器5 80與命令介面電路592間承載命令 及狀態資訊。 列控制電路584、行控制電路586、資料輸入/輸出電路 588及命令介面電路592全部具備來自電壓調節電路346之 輸出並在該電壓位準V〇的供應功率。除了該記憶體晶粒 340中所示之電路外，亦可提供而且可在一電壓位準^供 應額外電路。甚至當該主機所供應之電壓v〇d變動時，仍 在一電壓位準V〇供應記憶體晶粒34〇，使得記憶體晶粒34〇 永遠接收一單一電壓位準Vo。因此，記憶體晶粒340未必 為雙電壓此憶體晶粒，而且可為_單-電壓記憶體晶 粒。例如，S己憶體晶粒34〇可僅以i 8伏特（或從i 7伏特至 1.95伏特之一範圍）的一電源供應運作，或者記憶體晶粒 340可僅以3·3伏特（或從27伏特至36伏特之一範圍）的一電 源供應運作。 雖然5己憶體晶粒340可為無法以不同電源供應電壓位準 操作的單電壓δ己憶體晶粒，但記憶體晶粒340内可存 在個以上電壓位準。記憶體晶粒上普遍產生高電壓，以 允許在一記憶體陣列中寫入及抹除資料。可於該記憶體晶 粒上提供電荷幫浦或其他電路，以便從該電源供應電壓V〇 發展此類電壓。 圖6顯不根據本發明之一具體實施例的一電壓調節電路 6〇1其提供在一永遠小於或等於該輸入電壓之位準的一 124724.doc =所=出電•。藉由設計，該輸入電塵永遠大於或 電壓位」根據此具體實施例，當一主機提供在-高 電壓位準的一雷、，JS + 原供應時，電壓調節電路601提供在一低 於該輸入之電壓位準的—輸出。因此，該電壓調節電路具 電壓降低月|力，而且可與要求一在一低電壓之電源供 -的單f壓s己憶體晶粒使用。當該主機提供在一低電愿 位準的t源供應時，該電壓調節電路可提供與該輸入相 同之位準的一輸出。 此範例中，—主機提供3·3伏特（如圖6中所示）或1.8伏特 的電源供應，而且任一情況中，該電壓調節電路⑼$ 供1,8伏特的-輸出。該電壓調節電路包含將-3.3伏特輸 入電麼轉換成一1.8伏特輸出電壓的-低壓降（LDO)調節器 ββ粒603。除了該ld〇調節器晶粒6〇3外，提供電容器 605a、605b以當作電壓調節電路6〇1的一部分。同時，於 某些具體實施例中，可提供感測該主機所供應之輸入電壓 在一向位準或一低位準的一感測電路。當該輸入電壓在一 咼位準時，使用一 LDO將該輸出降低至一低電壓位準。當 該輸入在一低位準時，可旁通該LDO，而且可直接提供該 輸入位準以當作該電壓調節電路之輸出。 電壓調節電路601含有可將一高位準（例如3.3伏特）轉換 成一較低電壓（例如1.8伏特）的一低壓降（LDO)調節器》— 適合之電壓調節器的一範例係一 T〇rex XC6215。一般而言 一 LDO調節器使用一或多個（此情況中為二）電容器。因 此，該電壓調節電路可包括至少一晶粒（積體電路），而且 124724.doc •19. 1360129 亦可包含一或多個離散裝置^此類型之電壓調節電路適合 與一在一高電壓及一低電壓（此範例中之33伏特及18伏 特）兩者操作之雙電壓記憶卡中設計成用於一低電壓（例 如’ 1.8伏特）的一單一電壓記憶體晶粒使用。 圖7顯示根據一替代具體實施例的一電壓調節電路71ι， 其提供來自一可在該輸出電壓以上或以下之輸入範圍的一

穩定、預定輸出電壓。根據此具體實施例，當一主機提供 在一低位準的一電源供應時，該電壓調節電路提供在一高 於該輸入之電壓位準的一輸出。因此，電壓調節電路711 具有一電壓升壓能力。當一主機提供在一高電壓位準之功 率時，電壓調節電路711可提供在與該輸入相同之電壓位 準的一輸出。此類型之電壓調節電路可與一單一電壓記憶 體晶粒使用。無論來自一主機之電壓輸入在一高位準或一 低位準，該記憶體晶粒接收其在一高位準之電源供應。於 一範例中，一單一電壓記憶體晶粒以3 3伏特的一電源供 應電麼操作。此一記憶體晶粒可用於接收一來自一主機並 在3.3伏特或1.8伏特之電源供應的一雙電壓記憶卡。任一 情況中，一電壓調節電路提供在3.3伏特的一輸出電Μ 該記憶體晶纟。尤其’當該主機提供1 8伏特的一電壓 時’該電壓調節電路將該電壓增加至3.3伏特的一輸出電 壓。某些情況中’電壓調節電路711亦可具有一電壓降低 能力。電壓調節電路7U可調節某一範圍内的一電壓，以 達成低於該範圍的-預定輸出電壓。例如，只要―主 供3·3伏特與3.6伏特間的—電壓，電壓調節電路川 124724.doc •20- 1360129 在3.3伏特的一輸出。 於圖7之範例中’電壓調節電路川包含一晶粒⑴上的 -電何幫浦電路，以提供高於該輸出電壓的一輸出電壓。 電壓調節電路711當作-已調節之倍壓器而操作，其接受 在-寬廣範圍（例如，U伏特至3 6伏特）中的一輸入電 壓，而且提供在適合用於一單一電壓記憶體晶粒之一更窄 電壓範圍（例如’ 2·7伏特至3 6伏特）内的—輸出電壓。市 售晶粒可用於此-電壓調節電路。一範例係購自…―的 MAXI 1 759 ’其可以例如Mufata嶋3 4 —低輪廊陶曼 電容器之電容器加以組態。因此，電壓調節電路7"可包 含-或多個積體電4，而且亦包含一或多個離散裝置。可 將此一電路從當作-電荷幫浦之操作切換成當作-電壓隨 粞器之操作’使得當-主機提供—高電壓時，㈣壓調節 電路以一高效率提供相同之高電壓位準當作一輸出。一般 而言可形成具有-適於低靡輪記憶卡之實體約束内之低廊 輪的電荷幫浦（某些情況中，可要求具有一不大於〇5公餐 或0.55公釐之厚度的組件）。 在使用-電荷幫浦的-替代方案中，亦可使用—高頻降 壓/升壓轉換器產生高於一輪入電壓的一輸出電壓給一電 壓調節t路。可形成具有一低輪廓電感器的—降麗/升壓 轉換器，使得該電壓調節電路之輪廓在一記憶卡之限制 内。圖8中顯示使用一電感器升壓一輸入電壓之一電壓調 節電路82丨的一範例。電壓調節電路821包含一轉換器晶粒 823、一電感器825及兩個電容器827&至1)。例如電路82ι、 •21 - 124724.doc 1360129 711及601之電壓調節電路可當作如此處所示之分離電路而 實施’或者可當作一控制器晶片或ASIC的一部分而實施。 一般而言’例如一記憶卡的一記憶體系統内之晶粒全部 由一印刷電路板（PCB)所支援，而且可藉由該PCB上之跡 線加以互連。在一替代配置中，某些晶粒可以減少該等晶 粒佔用之面積的一配置加以堆疊，因而提供一經濟之配 置。尤其，可將一電壓調節晶粒堆疊在一控制器晶粒上或 'δ己憶體晶粒上。此類晶粒間可直接進行連接，無需連接 至該PCB。 一般而言’分離晶粒具有允許將晶粒個別地放置於一電 源切斷條件中之分離晶片啟用（CE)輸入。在將電壓調節至 少部分定位於一分離晶片（而非於該記憶體晶粒或控制器 晶粒）的一配置中’可將此調節器晶粒分離地放置於一電 源切斷條件中。此可藉由在無論何時不需要時關閉該調節 器晶粒而允許較多功率效率。 雙電壓δ己憶卡的一特定應用係適合用於例如蜂巢式電話 之行動裝置中之小型記憶卡。一範例係Mem〇ry如呔 Micro (M2)卡，其支援丨.8伏特及3.3伏特之操作電壓。其 他雙電壓记憶卡包含支援5.0伏特及3·3伏特之操作電壓的

CompactFlash 卡。 雖然以上具體實施例係關於一種具有供應來自主機並在 兩個或兩個以上不同電壓之功率的_單一接點之記情卡， 但某些情況中，可使用一個以上接點。例#，一記憶卡可 具有分離接點組，其形成與不同主機介接之分離實體介 124724.doc -22- 1360129 面。—具有兩個或兩個以上不同實體介面之卡可盘不僅供 ^不同電壓之功率而且具有含不同實體尺寸之插座的主機 吏=。在此類記憶卡中，於—第—介面提供—第—電源供 應接點，而且於一第二介面提供一第_ 促货弟—電源供應接點。此 等電源供應接點可料連接至—㈣調節電路1後該電 壓調節電路提供ϋ定電壓位準之輸出給該記憶卡中 的一或多個電路。 本文所引用的全部專利、專利申請案、文章、書籍、說 明書、其他公告案、文件及内容皆出於所有目的二引用 的方式全文併人本文I在任何併人之公開案文件或事 物與本文件之正文間-術語之定義或❹之任何不一致或 衝突之範圍内，應優先採用該術語在本文件中之定義或使 用。 5 雖然已就本發明之示範性具體實施例及變化而說明本發 明之各方面’但是應瞭解’本發明有權在所附中請專利範 圍之全部範疇内受到保護。 【圖式簡單說明】 圖！顯示先前技術的一雙電壓記憶卡，其具有—雙電壓 控制器晶粒及一雙電壓記憶體晶粒。 圖2顯不根據本發明之一具體實施例的一雙電壓呓悻 卡，其具有一電壓調節電路，用以接受在兩個不同電壓: 準的一輸入電壓，而且提供在一電壓位準的一輪出。 圖3Α顯示根據本發明之一具體實施例的一雙電壓記憶 卡，其具有以該主機之電壓位準之功率所供應的一控制^ 124724.doc -23- 1360129 晶粒之部分，而且具有以透過一電壓調節電路的—不同電 壓位準所供應之一記憶體晶粒與該控制器晶粒的—部分。 圖3B顯示圖3A之控制器晶粒的一較詳細圖式其包含 存在於該控制器晶粒中之某些電路。 圖4A顯示—替代雙電壓記憶卡，其中—控制器晶粒包含 提供一已調節電壓給一記憶體晶粒的一電壓調節電路。 圖4B顯示圖4A之控制器晶粒的一較詳細圖式其包含 内部電壓調節電路’用以提供—已調節輸出給該控制器 晶粒之電路，而且當作來自該控制器晶粒的一輸出。 圖5顯示圖3A之記憶體晶粒的一較詳細圖式，其包含存 在於s亥5己憶體晶粒中之某些電路。 圖6顯示一電壓調節電路，其提供在一永遠小於或等於 該輸入電壓之位準的-穩定、預定輸出電壓。肖由設計，' 該輸入電壓永遠大於或等於所需輸出。 圖7顯示一電㈣節電路，其提供來自一可在

壓以上或以下之輸入範圍的一穩定、預定輸出電壓。 圖8顯示一替代電壓調節電路’當該輸入電壓位準為低 時，其使用-電感H提供在-高於該輸人電麼位準之位準 的一輸出電壓。 【主要元件符號說明】 100 102 104 106 雙電壓記憶卡 雙電壓控制器晶粒 雙電壓記憶體晶粒 共同接點 I24724.doc 24 1360129

108 共同接地接點 110a 接點 110b 接點 110c 接點 llOd 接點 206 電源供應接點 208 接地接點 210a 接點 210b 接點 210c 接點 210d 接點 212 雙電壓記憶卡 214 實體介面 216 控制晶粒 218 記憶體晶粒 220 資料匯流排 222 電壓調節電路 330 記憶卡 332 雙電壓控制器晶粒 332a 主機輸入/輸出部分 332b 控制器核心部分 332c 記憶體輸入/輸出部分 334 實體介面 335 電源供應 124724.doc -25- 1360129

336 功率輸入接點 338 電源供應 340 記憶體晶粒 340a 控制器輸入/輸出部分 340b 記憶體核心部分 342 匯流排 344 電源供應 346 電壓調節電路 348 電源供應 350 電源供應 352 輸入/輸出驅動器 354 資料匯流排 356 微處理器 358 隨機存取記憶體（RAM) 360 唯讀記憶體（ROM) 362 錯誤校正碼（ECC)電路 364 内部電壓調節電路 366 記憶體輸入/輸出驅動器 470 控制器晶粒 470a 主機輸入/輸出電路 470b 控制器核心 468 記憶卡 472 記憶體晶粒 474 内部電壓調節電路 124724.doc -26- 1360129

476 580 582a 582b 582c 584 586 588 590 592 601 603 605a 605b 711 713 821 823 825 827a 827b 輸入/輸出驅動器 控制器輸入/輸出驅動器 位址匯流排 資料匯流排 控制/狀態匯流排 列控制電路 行控制電路 資料輸入/輸出電路 記憶體陣列 命令介面電路 電壓調節電路 低壓降（LDO)調節器晶粒 電容器 電容器 電壓調節電路 晶粒 電壓調節電路 轉換器晶粒 電感器 電容器 電容器 124724.doc -27-

Claims (1)

1360129 第096134737號專利申請案 十、申請專利範園： 1· 一種操作一具有一 式非揮發性記憶卡之方法，其包括： 中$申請專利範圍替換太Π00 ⑴ M 月^日修(\)疋本 5己憶體晶粒k 一控制器晶H可卸除 接收來自一主機的一輸入電壓； 供應該輸入電壓給讓控制器晶粒； 若該輪入電壓係在一第一位準’則供應該輸入電壓給 一記憶體晶粒； f? 若該輸入電壓係在一第二位準，則在包含至少一專屬 電壓調節晶粒的一電壓調節電路中將該輸入電壓轉換成 在該第一位準的一輸出電壓，而且提供該輸出電壓給該 記憶體晶粒； / 其中該專屬電壓調節晶粒係與該記憶體晶粒及該控制 器晶粒分離；以及 其中該記憶體晶粒包括一單一電源供應電壓位準記憶 體晶粒。 1 2.如凊求項丨之方法，其進一步包括供應該 控制器晶粒上之介面電路。 ^ 3. 如=求項1之方法，其中該輸入電壓係大於該輪出電壓。 4. 如請求項3之方法，其中該電壓調節晶粒包含一低壓 (LDO)調節器。 -降 5·如凊求項丨之方法，其中該第一電壓係小於該第二 壓。 6. 如清求項5之方法，其中 浦。 電墨調節晶粒包含一電荷幫 124724-1000908.doc 1360129 7.-種操作-具有一記憶體晶粒及—控制器晶粒之可卸除 式非揮發性記憶卡之方法，其包括： 接收來自一主機的一輸入電壓； 供應該輸入電壓給該控制器晶粒； 若該輸入電壓係在-低位準，則供應該輸入電壓給該 δ己憶體晶粒； 若該輸入電壓係在-高位準，則在包含與該記憶體晶 粒及該控制器晶粒分離之至少一專屬電壓降低晶粒的一 電壓降低電路中將該輸人電壓降低至—輸出電壓，而且 提供該輸出電壓給該記憶體晶粒；以及 其中該記憶體晶粒包括一單一電源供應電壓位準記憶 體晶粒。 8. 如咕求項7之方法，其進一步包括供應該輸出電壓給該 控制器晶粒上之介面電路。 9. 如請求項7之方法’其中該電壓降低電路包含—低壓降 (LDO)調節器。 10·如凊求項7之方法，其中將該專屬電壓降低晶粒堆疊在 該控制器晶粒上。 11. 一種操作一具有一記憶體晶粒及一控制器晶粒之可卸除 式非揮發性記憶卡之方法，其包括： 接收來自一主機的一輸入電壓； 供應該輪入電壓給該控制器晶粒； 右該輸入電壓係在一高位準，則供應該輸入電壓給該 記憶體晶粒； 124724-1000908.doc 1360129 若該輸入電麼係在-低位準，則在與該記憶體晶粒及 該控制器隸分離之-專屬晶粒上的—㈣電路中 將該輸人電m升壓至-輸出電m，而且提供該輸出電歷 給該記憶體晶粒；以及 其中該記憶體晶粒包括一單一電源供應電壓位準記憶 體晶粒。 A如請求_之方法’其中將該輸人錢供應給該控制器 晶粒上之其他電路。 a如：求項η之方法’其中該電㈣壓電路在堆疊於該控 制器晶粒的一專屬晶粒上。 14.種與一主機介接之非揮發性記憶卡，其包括： -非揮發性記憶體單元陣列，其在一第一晶粒上； 。己It體控制a ’其官理該非揮發性記憶體單元陣列 中之資料’該記憶體控制器在一第二晶粒上； 電壓調即電路’其在與動己憶體晶粒及良控專器晶 氨刀離之至少-第三晶粒上，該電壓調節電路接收來自 該主機的—輸入電壓’當該輸入電壓係在一第 時’該電壓調節電路提供在等於該輸入電壓之該第一位 準的一輸出電壓，而且當該輸入電壓係在一第二 時，該電壓調節電路亦提供在該第一位準之該輸 壓，該電壓調節電路之該輪出電壓提供給該第一 以及 ’ 其中該記憶體晶撕白并 ΠΟ _ 粒包括—早一電源供應電壓位準記憶 124724-1000908.doc 1360129 15. 16. 17. 18. 19. 20. 21. 22. 23. 如請求項丨4之非揮發性記憶卡，其中該第一位準係低於 該第二位準。 如請求項15之非揮發性記憶卡，其t該電壓調節電路包 含-低壓降（LDO)調節器，其將在該第二位準之該輸入 電壓降低至在該第一位準的一輸出電壓。 如請求項丨6之非揮純記憶卡，其中，當該輸人電壓係 在該第—位準時，將在該第—位準之該輸出電壓供應給 該第二晶粒》 如請求項17之非揮發性記憶卡，其令該第_電壓位準係 於"伏特與⑼伏特之間，而且該第二電壓位準係於2.7 伏特與3.6伏特之間。 ' 如請求項14之非揮發性記憶卡，其中該第—位準係高於 該第二位準。 如請求項19之非揮發性記憶卡，其中該電壓調節電路包 含-電荷幫浦，其將在該第二位準之該輸入電壓增加至 在該第一位準的一輸出電壓。 如請求項19之非揮發性記憶卡，其中該電壓調節電路包 含一降壓/升壓轉換器，其將在 在該第—位準之該輸入電壓 增加至在該第一位準的一輸出電壓。 如請求項19之非揮發性記憶卡，坌 .^ ^ ^ ^ ^ ?备该輸入電壓係 在該第一位準時，將在該第— 丰之5玄輸出電壓供應給 5茨弟-一日日祖0 電壓位準係 位準係於1.7 如請求項19之非揮發性記憶卡，其令該第 於2.7伏特與3.6伏特之間 而且該第二電壓 124724-1000908.doc *4. 1360129 伏特與1.95伏特之間。 24.如4求項14之非揮發性記憶卡其中將該第三晶粒堆疊 在該第二晶粒上。 25_ —種非揮發性記憶卡，其包括： —非揮發性記憶體單元陣列，其在一第一晶粒上； 一記憶體控制器，其管理該非揮發性記憶體單元陣列 中之資料，該記憶體控制器在一第二晶粒上； 一主機介面，其包含接收來自一主機之一輸入電壓的 一電源供應接點； 一。坠降低電路，其在與該記憶體晶粒及該控制器晶 粒刀離之至J 一第二晶粒上，該電壓降低電路接收來自 該電源供應接點之該輸人電I，當該輸人電壓係在一第 一位準時’該電壓降低電路提供在等於該輸人電壓之該 第一位準的—輸出電壓，而且當該輸人電壓係在高於該 第-位準的-第二位準時，該電壓降低電路亦提供在該 Λ 第—位準之該輸出㈣，該電壓降低電路之該輸出電壓 k供給該第一晶粒；以及 ’、中該。己隐體曰曰粒包括一單一電源供應電壓位準記憶 體晶粒。 如π长項25之非揮發性記憶卡’其中該電壓調節電路包 含-低壓降（UX))調節器，其將在該第：位準之該輸入 電壓降低至在該第一位準的_輸出電壓。 27.如請求項26之非揮發性記憶卡，其中，當該輸人電壓係 在ι第位準時，將在該第_位準之該輸出電塵供應給 124724-100090S.doc 28. 該第二晶粒β 如請求項25之非揮發性記憶卡，其中該第—電壓位準係 於1’7伏特與1.95伏特之間，而且該第二電壓位準係於27 伏特與3.6伏特之間。 29. 30. 31. ^請求項25之非揮發性記憶卡，其進—步包括在該第一 晶粒與該第U間延伸的—匯流排，該匯流排使用在 該第一位準的一電壓當作一邏輯電壓位準。 一種非揮發性記憶卡，其包括： —非揮發性記憶體單元陣列，其在—第—晶粒上； 。己憶體控制g，其管理該非揮發性記憶體單元陣列 中之資料’該記憶體控制器在一第二晶粒上； 機’丨面其包含接收來自一主機之一輸入電壓的 一電源供應接點； 電壓升壓電路，其在與遂m韓..晶^粒及多控制器晶 _1刀離之至少—第三晶粒上，該電壓升壓電路接收來自 °亥電源供應接點之該輸入電壓，當該輸入電壓係在一第 位準時’該電麼升壓電路提供在等於該輸入電壓之該 第位準的輸出電壓，而且當該輸入電壓係在低於該 第位準的一第二位準時，該電壓升壓t路亦提供在該 第位準之該輸出電壓，豸電壓降低電路之該輸出電壓 提供給該第一晶粒；以及 八中—4兄憶體晶粒包括一單一電源供應電壓位準記憶 體晶粒。 月求項30之非揮發性記憶卡，其中該電壓調節電路包 124724-1000908.doc 1360129 含一電荷幫浦，其將在該第 在該第一位準的一輸出電壓 位準之該輸入電壓增加至 32.如咔求項30之非揮發 ^ 矿 卞其中該電壓調節電路包 含一降壓/升壓轉換器，其 路匕 八肝在該第二位準之該輸入 增加至在該第一位，的-輪出電壓。 33. 34. ’其中，當該輪入電壓係 位準之該輪出電壓供應給 如清求項3 0之非揮發性記憶卡 在該第一位準時，將在該第— 5亥第二晶粒。 隐卡，其中該第一電壓位準係 ’而且該第二電壓位準係於1.7 如請求項30之非揮發性記 於2.7伏特與3.6伏特之間 伏特與1_95伏特之間。 r. 35. 36. 如請求項30之非揮發性記憶卡， 該第二晶粒上，而且提供該輪出 第一電路。 如請求項3 5之非揮發性記憶卡， 給該第二晶粒上之第二電路。 其中該電壓升壓電路在 電壓給該第二晶粒上之 其中將該輪入電壓供應 124724-1000908.doc