TWI358055B - Various apparatuses and methods for switching betw - Google Patents

Various apparatuses and methods for switching betw Download PDF

Info

Publication number
TWI358055B
TWI358055B TW095135502A TW95135502A TWI358055B TW I358055 B TWI358055 B TW I358055B TW 095135502 A TW095135502 A TW 095135502A TW 95135502 A TW95135502 A TW 95135502A TW I358055 B TWI358055 B TW I358055B
Authority
TW
Taiwan
Prior art keywords
flip
frame buffer
command
buffers
buffer
Prior art date
Application number
TW095135502A
Other languages
English (en)
Other versions
TW200737117A (en
Inventor
Hong Jiang
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200737117A publication Critical patent/TW200737117A/zh
Application granted granted Critical
Publication of TWI358055B publication Critical patent/TWI358055B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)
  • Television Systems (AREA)

Description

100年09月08日修正頁 九、發明說明:
t發明所屬之技術領域:J 發明領域 本發明之實施例之態樣係有關視訊圖形顯示程序領 域;特別,一個態樣係有關使用一視訊圖框緩衝器翻轉仔 列來於緩衝器間切換。 發明背景 用於繪圖/多媒體用途,視訊資料(亦即音頻及視覺資 10料)可使用一般視訊拍攝技術,藉晶片組而由視訊來源拍 攝。拍攝得的視訊資料於一顯示監視器上呈現供顯示。於 主動視訊再圖形模擬中,一串列影像可以循序順序而於一 顯示監視器上顯示。視訊資料可循序儲存於一對緩衝器。 典型设置軟體來驅動視訊硬體’該視訊硬體係特別組配來 15循序儲存影像於該等緩衝器,且由一個影像至另一個影像 「 翻轉」顯示内容。控制由一個緩衝器切換至另一個緩衝 器之方式稱作為緩衝器翻轉。影像顯示内容之翻轉可透過 由作業系統(OS)例如微軟公司(Microsoft)視窗(Windows)所 提供的軟體中斷服務來變成可以動作。 20 翻轉可與顯不垂直同步化(VSYNC)信號同步化,或 否。因非同步化翻轉可能造成撕裂假影,故大部分的翻轉 係與顯示VSYNC同步化。如第1圖所示,於一視訊圖框緩 衝器偶爾可能出現内容的延遲或内容的拋棄。拋棄和延遲 ^成於顯示監視器上所呈現的影像跳動和其它視覺缺陷。 1358055 100年09月08日修正頁 圖形的頂時間線標記翻轉命令及其相關之指令指標器。底 時間線標記各個顯示VSYNC脈衝的出現。箭頭指示用於一 給定翻轉的VSYNC。表1指示帶有登錄至第1圖之時間線的 相對應登錄項目之一圖框緩衝器翻轉暫存器。 5 表1 顯示緩衝器 翻轉暫存器 T1 Ptr 0 T2 Ptr 0 Ptr 0 T3 Ptr 0 Ptr 1 T4 Ptr 1 Ptr 1 T5 Ptr 1 Ptr 1 T6 Ptr 1 Ptr 2 T7 Ptr 2 Ptr 2 T8 Ptr 2 Ptr 3 T9 Ptr 2 Ptr 4 T10 Ptr 4 Ptr 4 每次由軟體進入一緩衝器翻轉命令(也稱作為緩衝器 翻轉指令),相關聯的指令指標器被儲存於圖框緩衝器翻轉 佇列作為一登錄項目。通常,每次出現VSYNC脈衝,於圖 10 框緩衝器翻轉佇列中的指令指標器登錄項目前移,造成深 度較淺之一登錄項目覆寫深度較深的頂登錄項目。指令指 標器指示欲顯示於視訊監視器上的視訊資料的位置改變, 以及儲存該所呈像的視訊資料之特定圖框緩衝器。 但當第1圖指出時間T4至時間T7時,顯示圖框緩衝器 15 中之一緩衝器的内容可能發生延遲,造成所呈現的視訊顯 示的缺陷。帶有相關聯之指令指標器號碼2(Ptr2)之翻轉命 令載入圖框緩衝器翻轉佇列恰在時間T5之VSYNC脈衝之 後。於T4所顯示的經呈像的視訊資料不變,直到後來於T7 之兩個VSYNC脈衝才改變。 ⑧ 6 1358055 丨▲月08日修正頁 此外,當表1指出時間T7至時間T10間時,圖框緩衝器 之一圖框内容可能完全被拋棄,而未呈現於顯示監視器 上。具有相關聯之指令指標器號碼3 (Ptr3)之翻轉命令係載 入於該圖框緩衝器翻轉佇列中,恰在時間T7之VSYNC脈衝 5 之後。具有相關聯之指令指標器號碼4(Ptr4)之翻轉命令係 載入於該圖框緩衝器翻轉佇列中,恰在時間T7之VSYNC脈 衝之後,而於時間T10之次一連續VSYNC脈衝之前。與Ptr3 相關聯之圖框缓衝器之一緩衝器内容被拋棄/覆寫,而未呈 現於顯示監視器上。 10 注意於視訊圖形顯示程序之先前實作中,軟體或硬體 典型輪詢來瞭解翻轉是否完成。若軟體輪詢發生翻轉延遲 或圖框拋棄,則也表示由該點耗用大量CPU週期來同步化 視訊顯示程序。此外,圖框缓衝器翻轉佇列可與儲存一個 登錄項目及可能一狀態旗標之一暫存器不同。 15 【發明内容】 發明概要 依據本發明之一實施例,係特地提出一種裝置,其包 含有:耦接至包括一個或多個緩衝器之一圖框缓衝器之抑 制邏輯裝置;以及一圖框緩衝器翻轉佇列,其具有可儲存 20 三個或更多個登錄項目之深度,該佇列係耦接至該抑制邏 輯裝置以及耦接至該圖框緩衝器,其中該抑制邏輯裝置係 組配來抑制該一或多個緩衝器於一垂直同步脈衝上之切換 動作,也組配來抑制該圖框緩衝器翻轉佇列於該垂直同步 脈衝上前移指令指標器登錄項目之動作。 7 1358055 100年09月08日修正頁 圖式簡單說明 附圖說明本發明之實施例,附圖者: 第1圖顯示翻轉命令及其相關聯之指令指標器之實例 號瑪相對於各個顯示VSYNC脈衝之發生之線圖。 5 第2圖顯示耦接至一圖框緩衝器之抑制邏輯之實施例 之方塊圖。 第3圖顯示翻轉命令及其相關聯之指令指標器之實施 例相對於各個顯示VSYNC脈衝之發生之線圖。 第4圖顯示翻轉命令及其於一叢訊指令之相關聯之指 10令指標器之實施例相對於各個顯示VSYNC脈衝之發生之 線圖。 第5圖顯示可使用圖框緩衝器翻轉佇列及其相關聯之 抑制邏輯之一實施例之實例電腦系統之方塊圖。 雖然本發明可有多種修改及替代形式,但於附圖中已 15經舉例說明其特定實施例且將說明其細節。須瞭解本發明 之實施例並非限於所揭示之特定形式 ,相反地,意圖涵蓋 落入於本發明之精髓及範圍内之全部修改例、相當例及替 代例。 I:資施方式】 20較佳實施例之詳細說明 n於後文說明中’舉出多項特定細節,諸如特定資料信 號70件、連接、視訊命令型別等實例,以供徹底瞭解本 發月之實%例。但热諸技藝人士顯然易知可無此等特定細 @來實&本發明之實施例^特定參考號碼不可解譯為字面 8 ⑧ 100年09月08日修正頁 鬥循序順序,反而係解譯成第—緩衝器係與第二緩衝器 :二如r所列舉之特定細節僅供舉例說明之用。可改 特疋細即;"減意圖涵蓋落人於本發明之精髓及範圍。 大致上„兒明多種方法、裝置及系統,其中產生一信號 來抑制造成一圖框緩衝装夕夕y a 入的。甘尖 >個緩衝器間之翻轉的翻轉命 二n、—個或多個翻轉命令及其相關聯的指令指 “器可於去除抑制翻轉命令的執行的信號之前,預先載入 —圖框緩衝器翻轉佇列。 第2圖顯示耦接至-圖框緩衝器之抑制邏輯之實施例 之方塊圖。運算系統3(Κ)可包括—命令仔列搬―個或多 個呈像引擎304、-圖框緩衝器翻轉仔列鳩、—抑制邏輯 區塊则、—叢訊指令解媽邏輯區塊训、-同步化回寫仵 列312、-圖框緩衝器314、—記憶體316及其它類似的組成 元件。 軟體318諸如緣圖應用軟體可透過—指令解碼管線,來 供給-個或多個視訊指令串流至呈像引擎綱^舉例言之, -第-繪圖應用程式可發送―圖形驅動器程式指令,且進 送含有繪圖齡’包㈣態變數設定值及翻轉命令指標器 設定值之指令争流至指令/命令仵列3〇2。 解碼後的視訊資料及指令由呈像引擎3〇4取回來用於 處理’且最終顯示於顯示監視器321上。呈像引擎州解碼 來自於指令串流的特定指令,找出該指令含有哪些資訊(例 如欲應用的狀態變數改變、或欲呈像的基元)。呈像引擎3〇4 可透過一組呈像狀態變數集合來加以控制。此等狀態變數 1358055 100年09月08曰修正頁 被合稱為呈像内容,且可由指令串流供應。呈像狀態變數 控制繪圖呈像處理程序的特^態樣,諸如物件色彩紋理、 紋理應用模式等…基元指令指導呈像引擎304有關欲繪圖 的形狀、以及促成此等形狀之位置及維度。 5 呈像引擎304包括3D引擎、扣引擎及視訊引擎之邏輯 與電路。呈像引擎304進-步包括但非限於視訊拍攝引擎, 用來拍攝來自於一視訊源(例如硬體裝置諸如視訊串流解 碼器、或軟體318諸如指令串流)的解碼後的視訊資料,且 進送解碼後的視訊資料供儲存於圖框緩衝器314。呈像引擎 1〇 304進一步包括一顯示引擎,用來從圖框緩衝器314取回視 訊資料供顯示一視覺顯示畫面於顯示監視器321上。 呈像引擎304控制拍攝視訊資料、與顯示該顯示監視器 321之合併操作。 於一實施例中,一記憶體控制器(圖中未顯示)及呈像 15引擎304可整合成為單一繪圖及記憶體控制器中樞器晶片 組(GMCH),其包括專用多媒體引擎來並聯執行與輸送高效 能三度空間(3D)及二度空間(2D)視訊的能力。 如此處討論,圖框緩衝器314可耦接至呈像引擎3〇4, 來緩衝來自於呈像引擎304的資料用於於顯示監視器321上 20 之視訊影像的視覺顯示。呈像引擎304可含有至少三個分開 的緩衝器322-326。 於主動視訊或圖形模擬期間,一串列影像需要一循序 順序而顯示於顯示監視器321上。呈像引擎304係將於一第 一緩衝器322之一視訊_流第一圖框的資料呈像,同時將於 ⑧ 10 1358055 _ . 100年09月08日修正頁 視訊串流之第二圖框之第二缓衝器324中的資料顯示於顯 示i視器321上。為了防止顯示監視器pi上出現撕裂假 衫,視訊資料被循序儲存於多個緩衝器。於影像已經顯示 於顯示監視器321後,各個視訊緩衝器被覆寫。具有來自於 5同步化回寫佇列312的辅助之呈像引擎304可將視訊資料的 讀取與顯示監視器321的空白間隔同步化由一個緩衝器移 動至圖框缓衝器314中的下一個缓衝器,俾便提供連續影像 之視覺顯示於顯示監視器321上。 如此處討論,於圖框緩衝器314的多個緩衝器322 326 ίο間的翻轉機制可以來自於軟體318請求翻轉圖框緩衝器314 之視訊緩衝器之工作的指令實作。另外,翻轉機制可於呈 像引擎304内部的邏輯實作,來自動化於顯示監視器321上 的視sfl拍攝及顯示的同時操作。 抑制邏輯3G8耗接至包括—個或多個緩衝器瓜似的 15圖框緩衝器314。圖框緩衝器翻轉仔列306耦接至抑制邏輯 308且輕接至圖框緩衝器314。圖框緩衝器翻轉仵列取具有 儲存二個或多個登錄項目之深度。圖框緩衝器翻轉仵列遍 具有等於於-叢訊指令中的翻轉命令數目之深度。抑制邏 輯308可阻止-個或多個緩衝器322 326,於一垂直同步化 2〇 (VSYNC)脈衝上’切換顯示於顯示監視器321上的資料。抑 制邏輯308也可阻止圖框緩衝器翻轉仔列3〇6前移於 VSYNC脈衝上的純錢項目。vsync信號剌來指導 顯示監視器321何時繪圖下—個顯示圖框(亦即垂直線集 合)。於每個顯示圖框出現於顯示監視器321上的各次繪圖 11 1358055 10〇年09月08日修正頁 間所耗時間經常係與更新速率為同義字,且係以赫兹_ 來測定。 同步化回寫佇列312與軟體318通訊有關與圖框緩衝器 314的一個或多個緩衝器322_326間之翻轉的時序及身分資 5訊。同步化回寫佇列312產生通知何時一個或多個緩衝器 322-326間的翻轉完成的通知。同步化回寫佇列312於每次 出現一個翻轉完成時產生此一通知。同步化回寫佇列312可 提供此時序資訊,來阻止軟體318必須輪詢何時翻轉完成。 此外,同步化回寫佇列312可提供此時序資訊,來同步化來 10源·翻轉頻率恰等於顯示監視器VSYNC頻率。來源-翻轉頻 率等於顯示監視器VSYNC頻率,產生軟體或硬體金鎖 (Genlock)狀況。另外,同步回寫佇列可與一軟體單元諸如 呈像引擎通訊來形成一硬體金鎖狀況。 第3圖顯示翻轉命令及其相關聯之指令指標器之實施 15例相對於各個顯示VSYNC脈衝之發生之線圖。線圖之頂時 間線430標記翻轉命令及其相關聯的指令指標器。線圖的底 時間線432標記各個顯示vsynC脈衝的出現。箭頭指示於 該圖框緩衝器之多個緩衝器間之一次給定翻轉的 VSYNC。表2顯示具有深度為三或三以上登錄項目534-538 20之圖框緩衝器翻轉佇列506之一實施例之方塊圖,且係與得 自第3圖之時間線相對應。 12 ⑧ 1358055 100年09月08日修正頁 表2 534 536 538 佇列登 錄項目 1 佇列登 錄項目2 佇列登 錄項目 3 T-1 Ptr 1 T0 Ptr 1 T1 Ptr 1 Ptr 2 T2 Ptr 1 Ptr 2 T3 Ptr 2 ^ Ptr 3 T4 Ptr 2 Ptr 3 T5 Ptr 3 〆 T6 Ptr 3 Ptr 4 T7 Ptr 3 Ptr 4 Ptr 5 T8 Ptr 4 Ptr 5 T9 Ptr 4 Ptr 5 Ptr 6 T10 Ptr 5 Ptr 6 5 參考第3圖和表2,抑制邏輯造成圖框緩衝器翻轉佇列 506具有預先載入能力。具有預先載入能力的圖框緩衝器翻 轉佇列506具有可儲存三個或更多個登錄項目534-538的深 度,隨後才前移任一個登錄項目。圖框緩衝器翻轉佇列506 可改良視訊品質,而不會有任何視訊圖框拋棄。此外,有 10 預設數目之預先載入的指令指標器於該佇列和所呈像的視 訊資料,圖框缓衝器可降低運算系統對OS軟體的相依性來 視需要以即時基準傳輸視訊指令。視訊可決定資料的優先 順位,不會於時間上仲裁且排程視訊指令,基於於目前時 間占據OS的其它程式來支援即時應用程式。 15 顯示圖框緩衝器翻轉佇列506可啟動為不可動作,但具 有載入緩衝器翻轉命令及其相關聯的指令指標器的能力。 於時間T-1,一第一緩衝器翻轉命令及其相關聯之指令指標 器(Ptrl)載入圖框緩衝器翻轉佇列506。抑制邏輯抑制圖框 13 1358055 100年09月08日修正頁 緩衝器介於一個或多個緩衝器間切換。 抑制邏輯抑制圖框緩衝器翻轉佇列506遷移於一 VSYNC脈衝上的指標器登錄項目,允許圖框緩衝器翻轉佇 列506來預先載入一個或多個緩衝器翻轉命令及其相關聯 5的指令指標器。若圖框緩衝器翻轉佇列506仍然係處在不可 動作(抑制)模式,則顯示VSYNC信號不會觸發緩衝器翻 轉。於時間T0,出現VSYNC脈衝,翻轉命令出現於圖框緩 衝器翻轉佇列506’但顯示監視器並未翻轉來顯示於次一循 序緩衝器中的視訊資料,原因在於抑制邏輯可抑制圖框緩 10 衝器介於一個或多個緩衝器間切換。 如此,圖框緩衝器翻轉佇列506預先載入一個或多個缓 衝器翻轉命令及其相關聯的指令指標器。於時間Ti,一第 二緩衝器翻轉命令及其相關聯的指令指標器(Ptr2)被載入 圖框緩衝器翻轉佇列506。 15 圖框緩衝器翻轉佇列506的狀態可改變成可動作,藉著 載有該狀態改變信號之新翻轉命令而改變,或藉其它手段 (亦即軟體指令通訊一命令指令來讓抑制邏輯不可動作)而 改變。如此’抑制邏輯可組配來接收來自於軟體的指令, 讓抑制邏輯所產生的對圖框緩衝器翻轉佇列及圖框緩衝器 2〇之抑制信號無法動作。當圖框緩衝器翻轉佇列506之狀態改 邊時,則於圖框緩衝器翻轉佇列5〇6的頂緩衝器翻轉命令及 ’、相關聯的指令指標器將服務次一顯示VsynC脈衝。 舉例言之,於時間T2,執行第一緩衝器翻轉命令,然 後第〜緩衝器翻轉命令於圖框緩衝器翻轉仔列506前移至
14 (D 1358055 - 100年09月08日修正頁 頂佇列登錄項目。於圖框緩衝器翻轉佇列506的頂緩衝器翻 轉命令/指令及其相關聯的指令指標器(Ptr2)係於次一顯示 VSYNC脈衝執行(於T4)。 預先載入的翻轉命令量可調節翻轉事件與該圖框緩衝 5 器之各個緩衝器間的實際翻轉發生時間間的延遲。該調節 係經由預先載入足量緩衝器翻轉命令,造成各連續VSYNC 脈衝間出現緩衝器間的切換來進行。預先載入的緩衝器翻 轉命令量可由供給視訊繪圖資料的各個繪圖應用程式來決 定。具有預期之較大翻轉跳動的繪圖應用程式可增加於讓 10 抑制邏輯不能動作前的預先載入之翻轉命令量。 此種將緩衝器翻轉命令及其相關聯的指令指標器載入 於圖框緩衝器翻轉佇列506,以及然後於次一顯示VSYNC 脈衝,執行於圖框緩衝器翻轉佇列506頂端的緩衝器翻轉命 令的處理程序,持續通過整個作業階段,來防止因翻轉跳 15 動所造成的視訊串流中的圖框拋棄。如圖所示,由於並無 任何緩衝器翻轉命令係在執行之前被覆寫,故將無任何因 翻轉跳動所造成的圖框拋棄(亦即視訊資料被覆寫,而未曾 被顯示)。於圖框緩衝器翻轉佇列506存在有足夠儲存深 度,來儲存等於或大於於一給定時間等候執行的全部緩衝 20 器翻轉命令的預計數目。 總而言之,每次由軟體進來一個緩衝器翻轉命令/指 令,則相關聯的指令指標器被儲存於圖框緩衝器翻轉佇列 506作為一登錄項目。每次當抑制邏輯不能動作而出現一個 VSYNC脈衝時,於圖框緩衝器翻轉佇列506的指令指標器 15 1358055 100年09月08日修正頁 登錄項目前移,造成深度較淺的一個登錄項目覆寫該深度 的頂登錄項目。指令指標器指示欲顯示於該視訊監視器之 視訊資料之儲存位置,以及儲存該所呈像的視訊資料之該 特定圖框緩衝器。 5 第4圖顯示翻轉命令及其於一叢訊指令之相關聯之指 令指標器之實施例相對於各個顯示V S YN C脈衝之發生之 線圖。線圖之頂時間線630標記該翻轉命令及其相關聯之指 令指標器。線圖之底時間線632標記各個顯示VSYNC脈衝 的出現。表3顯示具有深度為四或四以上登錄項目734-740 10 之圖框緩衝器翻轉佇列706之一實施例之方塊圖,且係與得 自第4圖之時間線相對應。 表3 734 736 738 740 佇列登 作列登 佇列登 佇列登 錄項目 錄項目 錄項目 錄項目 1 2 3 4 T1 - T2 - T3 Ptr 1 Ptr 2 Ptr 3 Ptr 4 T4 Ptr 1 Ptr 2 Ptr 3 Ptr 4 T5 Ptr 2 Ptr 3 Ptr 4 T6 Ptr 3 Ptr 4 T7 Ptr 4 T8 Ptr 4 Ptr 5 Ptr 6 Ptr 7 T9 Ptr 5 Ptr 6 Ptr 7 T10 Ptr 6 Ptr 7 T11 Ptr 7 706 15 參考第4圖或表3,軟體經由進送含有三個或更多個翻 轉命令及相關聯之指令指標器之一單一叢訊指令,來將多 個具有相關聯之顯示翻轉命令(交混)的處理(呈像)圖框於 ⑧ 16 1358055 「年 091W正頁 命令佇列t佇列等候。指令串流可含有此等叢訊指令中之 一或多者。軟體可進送一含有四個緩衝器翻轉命令及其相 關聯的指令指標器之一實例叢訊指令。於時間Tl,Ptrl指 令被接收於該佇列。於時間T2,因抑制邏輯可動作,直到 5 次一 VSYNC脈衝都不會出現翻轉。於時間T3,抑制邏輯變 成不能動作,命令佇列被更完整載入多個翻轉命令Ptr 2-4。 叢訊解碼邏輯執行運算,來判定諸如翻轉命令數目、 與各個翻轉命令相關聯的指令指標器位置等資訊。當運算 完成時,一序列翻轉佇列等候於圖框緩衝器翻轉佇列,將 10 出現於不同VSYNC脈衝時間。 呈像引擎將與該等實例相關聯之視訊資料呈像成為一 個緩衝器翻轉命令接著為三個緩衝器翻轉命令的叢訊。呈 像引擎將所呈像的視訊資料儲存於該圖框緩衝器中的相對 應的緩衝器。各個分開緩衝器儲存不同的呈像資料的集 15 合。如此,該實例圖框緩衝器含有至少四個分開的緩衝器 來儲存四個缓衝器翻轉命令之經呈像的視訊資料。於時間 T4-T7,緩衝器間發生翻轉。 參考第2圖,電力管理邏輯307接收來自於命令佇列302 之一控制輸入且進送控制信號至呈像引擎304。多種情況 20 下,叢訊指令及相對應之叢訊運算的進送,允許較長的電 力節省持續時間,因此進入較深的節電狀態。 參考表3,圖框緩衝器翻轉佇列706可以一次動作被載 入多個翻轉命令來允許積極動力管理。呈像引擎及其它繪 圖元件將於第一圖框時間將與全部叢訊指令相關聯的視訊 17 1358055 100年09月08日修正頁 資料快速呈像,然後關閉電源經歷多個圖框時間。因此, 於與來自於叢訊命令的翻轉命令相關聯之至少一個圖框期 間,呈像引擎將進入耗電量減少狀態,諸如休眠狀態。 大量緩衝器及圖框緩衝器翻轉佇列706之深度大,允許 5 呈像引擎進入休眠經歷長時間時鐘週期。如此,呈像引擎 呈像且儲存足量視訊資料來填補四個圖框緩衝器,例如於 T2的第一 VSYNC脈衝至T4的第二個VSYNC脈衝的該段時 間週期。圖框緩衝器翻轉佇列706對該圖框緩衝器中之緩衝 器間的四次翻轉儲存帶有相關聯之指標緩衝器之翻轉命 10 令。前述預先載入允許呈像引擎進入休眠模式經歷於T5至 T7的其次三個VSYNC脈衝之時間週期。 注意,具有深度可儲存四個或更多個指令指標器登錄 項目之圖框緩衝器翻轉仵列706經組配來接收帶有四個或 更多個翻轉命令及其相關聯的指令指標器之一叢訊指令。 15 於本實例中,於時間T8,第二叢訊命令可由含有一實 例三個翻轉命令及其相關聯的指令指標器之該命令佇列所 接收。叢訊指令被解碼,呈像引擎呈像且儲存視訊資料, 圖框緩衝器翻轉佇列706儲存帶有相關聯之指令指標器之 翻轉命令。 20 如前文討論,同步化的回寫佇列將有關圖框緩衝器間 翻轉的時序及身分資訊通訊予該軟體。同步化的回寫佇列 可產生通知,通知何時圖框緩衝器間的翻轉完成。此時序 資訊可用來將來源-翻轉頻率同步化來確切等於顯示監視 器的垂直同步化頻率。此乃軟體金鎖。 18 1358055 ι__ 100年09月08日修正頁 回寫佇列可用於軟體金鎖,讓應用程式介面(API)中的 軟體輪詢來自於該回寫佇列的資訊,俾判定出現翻轉速 率,然後判定VSYNC脈衝的出現速率。該常式玎加速或減 慢翻轉指令的產生速率,來匹配VSYNC速率。 5 同步化的回寫佇列係耦接至記憶體。同步化的回寫佇 列係用來透過使用普通記憶體,而與軟體通訊圖框缓衝器 翻轉資訊,諸如出現翻轉時的時間戳記、及涉及翻轉的圖 框緩衝器之身分。經由採用直接記憶體存取(DMA),同步· 化的回寫佇列允許較少量軟體輪詢,來判定何時出現 ίο VSYNC脈衝。電力係組配來將資料從記憶體傳遞至另一個 元件諸如記憶體或軟體,而未使用CPU。 如此於傳輸端,軟體將緩衝器翻轉命令寫至命令/指令 ^列。於回授端,軟體從與該同步化回寫佇列相關聯的記 i5 ^體讀取資料。於一實施例中,硬體邏輯告知圖框緩衝器 翻轉佇列706有一個特定圖框緩衝器基於該指令指標器已 鉍翻轉,且基於各個檢測得的VSYNC脈衝’前移儲存於該 圖樞緩衝器翻轉佇列706的指令指標器登錄項目。 此種同步化的圖框緩衝器翻轉佇列7〇6於來源_翻轉頻 率恰等於顯示頻率時效果良好。但來源可藉與顯示監視器 2〇 、罐不同的時鐘(例如軟體多媒體時鐘)驅動。二者可能不同 步 ^。可能有諸如漂移之差異。可能需要諸如金鎖技術。若 可測定顯示VSYNC頻率,則可採用時鐘同步化。顯示監視 器垂直同步化頻率可藉數種方式之一測定。 顯示監視器垂直同步化頻率可由軟體直接讀取。 19 100年09月08日修正頁 1358055 但當VSYNC時序資料係與翻轉事件相關聯時,可更準 確傳輸至軟體。當VSYNC時序資料係與翻轉事件相關聯 時,顯示監視器垂直同步化頻率可傳輸至〇s軟體。同步化 回寫佇列可通訊何時出現緩衝器間翻轉之時間戳記及標藏 5事件來指示所服務的切換的圖框緩衝器身分、及目前正服 務的圖框緩衝器身分。 此外,若翻轉命令到達時間也可回報,則也可提供來 源翻轉跳動測量值。當翻轉命令到達時間回報至一同步控 制器時’也可提供顯示監視器垂直同步化頻率。 10 如此’同步化回寫佇列可通訊翻轉指令/命令到達速率 與軟體金鎖之VSYNC脈衝間的差異。然後軟體的常式增減 翻轉指令/命令到達速率,來達成兩個速率亦即軟體金鎖間 的實質匹配。金鎖考慮時間不匹配,包括由時鐘漂移所造 成的時間不匹配。 15 也可蓄意導入緩衝器翻轉跳動。舉一實例,若干組成 及呈現運算可於圖框邊界(諸如每秒30圖框),而非於攔位邊 界(例如60fps)更加軟體友善進行。若後處理係於圖樞間隔 而非欄位間隔進行,則更加軟體友善。如此也可節省功率。 於一實施例中,圖框緩衝器翻轉佇列706係與同步化回 20寫佇列耦接,允許時序資訊於軟體實作中回寫至軟體,且 於硬體實作中回寫至呈像引擎。該資訊包括何時以及哪一 個圖框緩衝器已經翻轉至供應呈像的視訊資料予該規訊顯 示監視器的作動緩衝器。 第5圖顯示可使用具有一個預先載入能力之圖樞緩衝 20 ⑧ 1358055 _ 100年09月08日修正頁 器翻轉仔列及其相關聯之抑制邏輯之一實施例之實例電腦 系統之方塊圖。於—個實施例中,電腦系統嶋包含通訊資 訊用之通訊機制或通訊匯流排川,以及輕接匯流排之積體 電路元件諸如主處理單元812用來處理資訊。於電腦系統 5 800中的-個或多個元件或裝置諸如晶片組咖可使用具有 -個預先載入能力之圖框緩衝馳毅列及其相關聯之抑 制邏輯之f %例及呈像引擎。主處理單元812可由一個或 多個處理器核心共同作為一個單元所組成。 電腦系統800進-步包含輕接至匯流排811之一隨機存 10取記憶體(RAM)或其它動態儲存裝置8〇4(稱作為主記憶體) 用於儲存由主處理單元812所執行的資訊及指令。主記憶體 804也可用於由主處理單元812執行指令期間儲存暫時變數 或其它中間資訊。 韌體803可為軟體與硬體的組合諸如具有記錄於 I5 EPROM上常式操作之可電子式規劃的唯讀記憶體 (EPROM)。韌體803可嵌置基礎碼、基本輸入/輸出 糸統碼 (BIOS)及其它類似的密碼。韌體8〇3可讓電腦系統8〇〇啟動 其本身。 電腦系統800也包含耦接至匯流排811之唯讀記憶體 20 (R〇M)及/或其它靜態儲存裝置806,用來儲存主處理單元 812的靜態資訊及指令。靜態儲存裝置8〇6可儲存〇s層面軟 體及應用程式層面軟體。 電腦系統800可進一步麵接至—顯示器裝置821諸如陰 極射線管(CRT)或液晶顯示器(lcd),耗接至匯流排811來顯 21 100年09月08日修正頁 示資訊予電腦使用者。晶片組可介接顯示器裝置821。 文數輸入裝置(鍵师22包括文數及其讀也可減 至医流排811用來通訊資訊及命令選擇予主處理單元犯。 額外使用者輪人裝置為游標控制裳置823諸如滑I、軌跡 5塾、光筆或游標指示鍵,其係耗接至匯流排811用來通訊方 向㈣及命令轉予主處理單㈣2,且料控制游標於顯 不态裝置821上的移動。晶片組可介接輸入輸出裝置。 另一個可耗接匯流排8U之裝置為硬拷貝裝置似,其 可用來列印資訊、資料或其它資訊於諸如紙張 1〇似的媒質類型之媒質上。此外,諸如揚聲器及/或麥克風(圖 中未顯示)的聲音記錄與回放裝置視需要可_至匯流排 川用與電腦系統_音訊介接。另_個可_匯流排8ΐι 之裝置為有線/無線通訊能力裝置825。 運算裝置例如可為桌上型電腦、膝上型電腦、個人數 15位助理器、蜂巢式電話或其它類似裝置。 抑於一個實施例中,用來輔助該常式之軟體可嵌置於機 器可讀取媒體上。機器可讀取媒體包括可以由機器(例如電 月句、網路裝置、個人數位助理器、製造工具、任何具有一 或多個處理器集合之裝置等)存取形式提供(亦即儲存及/或 20發达)資訊之機構。舉例言之,電腦可讀取媒體包括可錄式 /非可錄式媒體[例如包括勤體之唯讀記憶體(ROM);隨機存 取e憶體(RAM) 儲存媒體;光學儲存媒體;快閃記 隐體裝置等]以及電、光、聲或其它形式之傳播信號(例如載 波、紅外光信號、數位信號等)等。 ⑧ 22 1358055 I湖年09月08日修正頁 雖然已經於附圖說明及顯示若干具體實施例,但須瞭 解此等實施例僅供舉例說明之用而非限制廣義發明,本發 明非僅囿限於所顯示及說明之特定組成及配置,多項其它 修改可為熟諳技藝人士研讀本揭示後顯然自明。舉例言 5 之,前述邏輯可使用硬體布林邏輯組合其它組配來達成特 定目的的電子元件、寫成軟體來達成特定目的的碼、韌體、 此三項實作技術或類似實作技術之任一種組合來實作。類 比形式或數位形式的Vsync脈衝用來同步化圖框。其它圖框 緩衝器輸出觸發事件可實作相同功能。舉例言之,圖框緩 10 衝器之輸出可送至DAC(數位至類比轉換器)來驅動例如 CRT或LCD等顯示螢幕。或圖框緩衝器之輸出可送至類似 DVI(數位視訊介面)或HDMI等數位視訊輸出匯流排。呈像 引擎可為呈像引擎、視訊解碼引擎或視訊處理引擎。於諸 如此技術區,此處可成長快速且容易預見進一步進展的技 15 術區,可未恃離本揭示之原則或隨附之申請專利範圍之範 圍,所揭示之實施例方便藉致能技術進展的輔助而於配置 及細節上做修改。 I:圖式簡單說明3 第1圖顯示翻轉命令及其相關聯之指令指標器之實例 20 號碼相對於各個顯示VSYNC脈衝之發生之線圖。 第2圖顯示耦接至一圖框緩衝器之抑制邏輯之實施例 之方塊圖。 第3圖顯示翻轉命令及其相關聯之指令指標器之實施 例相對於各個顯示VSYNC脈衝之發生之線圖。 23 100年09月08日修正頁 1358055 第4圖顯示翻轉命令及其於一叢訊指令之相關聯之指 令指標器之實施例相對於各個顯示VSYNC脈衝之發生之 線圖。 第5圖顯示可使用圖框緩衝器翻轉佇列及其相關聯之 5 抑制邏輯之一實施例之實例電腦系統之方塊圖。 【主要元件符號說明】 300...運算系統 432...底時間線 302…命令佇列、指令/命令佇列 630...頂時間,線 304...呈像引擎 632...底時間線 306...圖框緩衝器翻轉佇列 800...電腦系統 307…電力管理邏輯 803...韌體 308...抑制邏輯區塊 804...動態儲存裝置、主記憶體 31〇…叢訊指令解碼邏輯區塊 806...唯讀記憶體(ROM)、靜態儲 312…同步化回寫佇列 存裝置 314…圖框緩衝器 811…通訊機構或匯流排 .316…記憶體 812…主處理單元 318…軟體 821…顯示器裝置 321…顯示監視器 822…文數輸入裝置、鍵盤 322…第—緩衝器 823…游標控制裝置 324…第二緩衝器 824…硬拷貝裝置 326…緩衝器 825···有線/無線通訊態力裝置 430…頂時間線 836...晶片組 24

Claims (1)

1358055 _ 100年09月08日修正頁 十、申請專利範圍: 1. 一種用於在緩衝器間切換之裝置,其包含有: 抑制邏輯裝置,其耦接至包括有一或多個緩衝器的 一圖框緩衝器; 5 —圖框緩衝器翻轉佇列,其具有可儲存三或更多個 登錄項目的深度,該圖框緩衝器翻轉佇列並耦接至該抑 制邏輯裝置且耦接至該圖框緩衝器,其中該抑制邏輯裝 .· 置係組配來抑制該一或多個緩衝器於一垂直同步脈衝 - 上之切換動作,也係組配來抑制該圖框緩衝器翻轉佇列 ' 10 於該垂直同步脈衝上將數個指令指標器登錄項目前移 之動作;以及 - 一回寫佇列,其耦接至該抑制邏輯裝置和該圖框緩 . 衝器翻轉仵列。 2. 如申請專利範圍第1項之裝置,其中該圖框緩衝器係由 15 至少三個不同緩衝器組成。 3. 如申請專利範圍第1項之裝置,其中該圖框緩衝器翻轉 佇列之深度等於或大於一叢訊指令_之翻轉命令的數 4·如申請專利範圍第1項之裝置,其進一步係包含該回寫 20 佇列以將有關該一個或多個緩衝器間之一翻轉的一時 序資訊和一身分資訊傳遞予軟體。 5.如申請專利範圍第1項之裝置,其進一步係包含該回寫 佇列以產生指出該一或多個緩衝器間之一翻轉何時完 成的一通知。 25 1358055 _ 100年09月08日修正頁 6. 如申請專利範圍第1項之裝置,其進一步係包含該回寫 佇列以傳遞時序資訊,俾將一來源-翻轉頻率同步化成 確切等於一顯示監視器的一垂直同步化頻率。 7. 如申請專利範圍第1項之裝置,其進一步包含: 5 一命令佇列,其耦接至叢訊指令解碼邏輯裝置和該 圖框緩衝器翻轉佇列。 8. 如申請專利範圍第7項之裝置,其中該叢訊指令解碼邏 輯裝置係組配來解碼與一叢訊指令相關聯的三或更多 \ 個翻轉命令,並且其中有一呈像引擎被組配來在與來自 10 於該叢訊指令之該等三或更多個翻轉命令相關聯的至 _ 少一個視訊圖框期間進入一節省電力耗用狀態。 9. 如申請專利範圍第1項之裝置,其中該抑制邏輯裝置係 · 組配來接收來自於軟體的一指令,俾使由該抑制邏輯裝 . 置所產生之對該圖框緩衝器翻轉佇列和該圖框緩衝器 15 的一抑制信號不可動作。 10. 如申請專利範圍第2項之裝置,其中該圖框緩衝器被耦 接至一呈像引擎來緩衝來自於該呈像引擎之資料,以於 一顯示監視器上做視訊影像之視覺顯示。 11. 一種用於在緩衝器間切換之方法,其包含有下列步驟: 20 產生一信號來抑制對於會致使一圖框緩衝器之多 個緩衝器間之一翻轉的翻轉命令之執行; 產生指出該等緩衝器間之該翻轉何時完成的一通 知;以及 於去除抑制對於該等翻轉命令之執行的該信號 ⑧ 26 5 月1J ’將該等翻轉命令中之一 指標器預先載入一仵列。 或多者及與其相關聯的指令 12·如申請專利範圍第11項之方法, 驟: 抑制對於該等翻轉命令之執行動作及對於與該等 翻轉命令相關聯之指令指標H於該㈣中的前移動 作,即使出現一垂直同步脈衝亦然。 13·如申請專利範圍第丨丨項之方法,其進—步包含有下列步 驟: 10 於含有三或更多個翻轉命令及相關聯的數個指令 指標器的—單—叢訊指令中’接收多個處理視訊圖框。 14·如申請專利範圍第13項之方法,其進—步包含有下 驟: 15 其進一步包含有下列步 在與來自於該單一叢訊指令之該等翻轉命令相關 聯的該等視訊圖框中之至少一個圖棍期間,致使一呈像 引擎進入一節省電力耗用狀態。 15’如申請專利範圍第11項之方法’其進-步包含有下列步 驟: 呈像於一第一緩衝器中之一視訊串流的一第一圖 框中之資料,而將來自該視訊串流之一第二圖框的在— 第二緩衝器中之資料顯示於一顯示監視器上;以及 基於對於一翻轉命令之執行而在該第二緩衝器與 另緩衡器間切換,以將該等資料顯示於該顯示監視器 上。 27 1358055 _ 100年09月08日修正頁 16.如申請專利範圍第15項之方法,其進一步包含有下列步 · 驟: 產生指出該等圖框緩衝器間之該翻轉何時完成的 一通知〇 5 17.—種運算系統,其包含: 一處理器; 連接至該處理器的一匯流排;以及 耦接至該匯流排和一顯示監視器的一晶片組,該晶 片組含有: - 10 抑制邏輯裝置,其耦接至包括有一個或多個緩 衝器的一圖框緩衝器, 一圖框緩衝器翻轉佇列,其具有可儲存三或更 - 多個登錄項目的深度,該圖框緩衝器翻轉佇列並耦 . 接至該抑制邏輯裝置且耦接至該圖框緩衝器,其中 15 該抑制邏輯裝置係組配來抑制該一或多個緩衝器 於一垂直同步脈衝上之切換動作,也係組配來抑制 該圖框緩衝器翻轉佇列於該垂直同步脈衝上將數 個指令指標器登錄項目前移之動作, 一回寫佇列,其耦接至該抑制邏輯裝置和該圖 20 框緩衝器翻轉佇列,以及 耦接至該圖框緩衝器的一呈像引擎,用來將經 呈像的視訊資料儲存於該圖框緩衝器中,以於該顯 示監視器上做視訊影像之視覺顯示。 18.如申請專利範圍第17項之運算系統,其中該圖框緩衝器 ⑧ 28 1358055 100年09月08曰修正頁 翻轉佇列之深度等於或大於一叢訊指令中之翻轉命令 的數目。 5 19. 如申請專利範圍第17項之運算系統,其係進一步包含該 回寫佇列以將有關該一個或多個緩衝器間之一翻轉的 一時序資訊和一身分資訊傳遞予軟體。 20. 如申請專利範圍第17項之運算系統,其進一步係包含該 回寫佇列以產生指出該一或多個緩衝器間之該翻轉何 時完成的一通知。 29
TW095135502A 2005-09-29 2006-09-26 Various apparatuses and methods for switching betw TWI358055B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/240,892 US7397478B2 (en) 2005-09-29 2005-09-29 Various apparatuses and methods for switching between buffers using a video frame buffer flip queue

Publications (2)

Publication Number Publication Date
TW200737117A TW200737117A (en) 2007-10-01
TWI358055B true TWI358055B (en) 2012-02-11

Family

ID=37831670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095135502A TWI358055B (en) 2005-09-29 2006-09-26 Various apparatuses and methods for switching betw

Country Status (5)

Country Link
US (1) US7397478B2 (zh)
KR (1) KR100947131B1 (zh)
CN (1) CN100592379C (zh)
TW (1) TWI358055B (zh)
WO (1) WO2007041146A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2923068B1 (fr) * 2007-10-26 2010-06-11 Thales Sa Dispositif de visualisation comportant un moyen electronique de gel de l'affichage.
US8063910B2 (en) * 2008-07-08 2011-11-22 Seiko Epson Corporation Double-buffering of video data
US8754904B2 (en) * 2011-04-03 2014-06-17 Lucidlogix Software Solutions, Ltd. Virtualization method of vertical-synchronization in graphics systems
US20100265260A1 (en) * 2009-04-17 2010-10-21 Jerzy Wieslaw Swic Automatic Management Of Buffer Switching Using A Double-Buffer
US8368707B2 (en) * 2009-05-18 2013-02-05 Apple Inc. Memory management based on automatic full-screen detection
US8760459B2 (en) * 2009-12-30 2014-06-24 Intel Corporation Display data management techniques
US8823721B2 (en) * 2009-12-30 2014-09-02 Intel Corporation Techniques for aligning frame data
US8643658B2 (en) * 2009-12-30 2014-02-04 Intel Corporation Techniques for aligning frame data
US8823719B2 (en) * 2010-05-13 2014-09-02 Mediatek Inc. Graphics processing method applied to a plurality of buffers and graphics processing apparatus thereof
US8907959B2 (en) * 2010-09-26 2014-12-09 Mediatek Singapore Pte. Ltd. Method for performing video display control within a video display system, and associated video processing circuit and video display system
CN103325385B (zh) 2012-03-23 2018-01-26 杜比实验室特许公司 语音通信方法和设备、操作抖动缓冲器的方法和设备
CN102769737A (zh) * 2012-07-19 2012-11-07 广东威创视讯科技股份有限公司 一种视频画面切换方法和系统
CN103763635B (zh) * 2013-05-02 2018-07-27 乐视网信息技术(北京)股份有限公司 一种视频缓冲的控制方法和系统
US9135672B2 (en) 2013-05-08 2015-09-15 Himax Technologies Limited Display system and data transmission method thereof
TWI493537B (zh) * 2013-06-05 2015-07-21 Himax Tech Ltd 顯示系統及其資料傳遞方法
US9870328B2 (en) * 2014-11-14 2018-01-16 Cavium, Inc. Managing buffered communication between cores
US9665505B2 (en) 2014-11-14 2017-05-30 Cavium, Inc. Managing buffered communication between sockets
US10026142B2 (en) * 2015-04-14 2018-07-17 Intel Corporation Supporting multi-level nesting of command buffers in graphics command streams at computing devices
US9779028B1 (en) 2016-04-01 2017-10-03 Cavium, Inc. Managing translation invalidation
CN106095541B (zh) * 2016-05-31 2019-11-05 深圳市万普拉斯科技有限公司 睡眠管理方法及相关装置
US12079642B2 (en) * 2016-10-31 2024-09-03 Ati Technologies Ulc Method and apparatus for dynamically reducing application render-to-on screen time in a desktop environment
US10957020B2 (en) * 2017-12-04 2021-03-23 Nvidia Corporation Systems and methods for frame time smoothing based on modified animation advancement and use of post render queues
CN110379394B (zh) * 2019-06-06 2021-04-27 同方电子科技有限公司 一种基于分层整合模型的工业串口屏内容显示控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933155A (en) * 1996-11-06 1999-08-03 Silicon Graphics, Inc. System and method for buffering multiple frames while controlling latency
US6320619B1 (en) 1997-12-11 2001-11-20 Intel Corporation Flicker filter circuit
US6100906A (en) 1998-04-22 2000-08-08 Ati Technologies, Inc. Method and apparatus for improved double buffering
US6128026A (en) 1998-05-04 2000-10-03 S3 Incorporated Double buffered graphics and video accelerator having a write blocking memory interface and method of doing the same
US6670996B2 (en) 1998-08-20 2003-12-30 Intel Corporation Apparatus and method for display of progressive and interland video content
US6459737B1 (en) 1999-05-07 2002-10-01 Intel Corporation Method and apparatus for avoiding redundant data retrieval during video decoding
US6614441B1 (en) 2000-01-07 2003-09-02 Intel Corporation Method and mechanism of automatic video buffer flipping and display sequence management
US6774950B1 (en) 2000-06-30 2004-08-10 Intel Corporation Displaying video images
KR100363174B1 (ko) 2001-02-15 2002-12-05 삼성전자 주식회사 비 정상 동기 신호를 처리하는 영상 표시 제어 장치 및 그방법
JP2006047412A (ja) * 2004-07-30 2006-02-16 Sanyo Electric Co Ltd インターフェース装置及び同期調整方法
US7586492B2 (en) * 2004-12-20 2009-09-08 Nvidia Corporation Real-time display post-processing using programmable hardware

Also Published As

Publication number Publication date
CN100592379C (zh) 2010-02-24
WO2007041146A2 (en) 2007-04-12
KR100947131B1 (ko) 2010-03-12
TW200737117A (en) 2007-10-01
KR20080039532A (ko) 2008-05-07
US20070070074A1 (en) 2007-03-29
WO2007041146A3 (en) 2007-05-31
CN101025913A (zh) 2007-08-29
US7397478B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
TWI358055B (en) Various apparatuses and methods for switching betw
WO2020207251A1 (zh) 图像更新方法、装置、终端及存储介质
CN110018874B (zh) 垂直同步方法、装置、终端及存储介质
US7542010B2 (en) Preventing image tearing where a single video input is streamed to two independent display devices
US20110150429A1 (en) Recording and playback device, recording and playback method, and computer program product recording and playback
WO2008020297A8 (en) Systems, methods, and apparatus for recording of graphical display
US20140368519A1 (en) Managing Transitions of Adaptive Display Rates for Different Video Playback Scenarios
EP1619889A3 (en) Information processing apparatus and display control method
US20140314394A1 (en) Video Frame Still Image Sequences
TW201140555A (en) Techniques for aligning frame data
MY141336A (en) Storage medium storing interactive graphics stream activated in response to user's command, and reproducing apparatus and method for reproducing from the same.
TW200937383A (en) Timing controller for reducing power consumption and display device having the same
WO2023125677A1 (zh) 独显插帧电路、方法、装置、芯片、电子设备及介质
KR20220143667A (ko) 지연된 그래픽 프로세싱 유닛 렌더 시간을 보상하기 위한 감소된 디스플레이 프로세싱 유닛 전달 시간
EP1777950A3 (en) Display apparatus
TW201215148A (en) Method for performing video display control within a video display system, and associated video processing circuit and video display system
US9087473B1 (en) System, method, and computer program product for changing a display refresh rate in an active period
US8194065B1 (en) Hardware system and method for changing a display refresh rate
TW201131470A (en) Graphics display systems and methods
WO2020070003A1 (en) An apparatus and associated methods for presentation of comments
WO2022133969A1 (zh) 信号处理方法及装置、显示装置
TW201322114A (zh) 影像顯示器去撕裂方法、以及相關之影像顯示器與電子裝置
JP2003280620A5 (zh)
MY143840A (en) Information reproducing apparatus and method, and computer program
TWI252689B (en) OSD method with audio alarm features

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees