TWI345150B - Core voltage controlling apparatus - Google Patents

Description

1345150 070608.TW 25843twf.doc/p 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種電壓控制裝置，且特別是有關於 一種用於中央處理器的核心電壓控制裝置。 【先前技術】 電腦系統(或伺服器)在開機運作後，電腦系統(或伺服 态）中的各組件並不會同時完成上電(p〇wer 〇η)，而是會按 二般的上電程序來提供各組件所需的電壓，其中中央處理 裔（center processing unit，cpu)的核心電壓是最晚提供。而 上^的上電程序依序為：首先，電腦祕(或舰器)上電。 ，著，在各組件所需的電壓皆已上電穩定後，並產生一上 電穩定狀態信號。之後，將上電穩定狀態信號經過延時後， 以，生中域理n之如·的致能(enable)信號。當核心 電壓產生H接收到致能信號時’以產生核心、電壓至中央 理器，以使得中央處理器可以正常運作。 此外，電腦系統(或伺服器）在關機或斷電時，所有組 ，的電源也不會同時被辑，诚會依照上電程序逐一地 =供應電壓至各組件，使得各組件停止運作。然而，若 j電腦系統(或他器）關機時，並未即時地停止產 ^理11_心_ ’而造成額外的功率消耗，並且部分 r路仍持續運作’也可能會使得電路產生誤動作。 【發明内容】 ，發明提供-觀心、電壓控雜置，藉此可以有效地 P時在電齡統(或鎌!!）_或斷電時，立即停止供應 5 1345150 070608.TW 25843twf.doc/p 給中央處理器的核心電壓’而減少功率消乾以及避免電路 產生誤動作。 本發明提出一種核心電壓控制裝置，適用於中央處理 器。此核心電壓控制裝置包括電平轉換單元、延時單元與 邏輯單元。電平轉換單元之輸入端接收第—電塵信號，並 將第一電壓信號進行電平轉換，而於其輸出端產生第二電 摩信號’其t第一電壓信號指示上電穩定狀態，而第二電 壓信號指示核心電壓之大小。延時單元用以延時第二電壓 信號，以產生第三電壓信號。邏輯單元耦接至延時單元， 用以將第三電壓信號與電源供應器所傳送之第四電壓信號 進行邏輯運算，並產生第五電壓信號控制核心電壓產生器 是否提供核心電壓至中央處理器，其中第四電壓作 ; 電源狀態。 。&曰^ 在本發明之一實施例中，上述電平轉換單元包括 =奐器(1_1 shifter)、第-電阻、電容、緩衝器 二益接收第-電壓信號，並依據第_電壓信號之準位而夺 第一電阻之第一端接收第： ，域’弟-電阻之第二端_電平轉換器 2，至！一電阻t第二端’電容之第二端執接至接地 出端產生第二電壓信號。 之“’緩衝器之輸 ^本發日卜實施财，均之電平轉鮮包括第二電 1第一電晶體、第二電阻、第四電阻與第二l：a日體。第 一電阻之第一端接收第一電壓栌缺 3體第 电削5说。第一電晶體之基㈣ 6 1345150 070608.TW 25843twf.doc/p =第=:=端’第一電晶體之射極端域至接 之第二端二Si:二，第六電壓信號，第三電阻 輕接至第三電阻之第二 =阻之第一知 :電r第二端，第二電晶 ::例中’上述第-電晶體與第二電晶體為_=電 第二^延時單元包括第五電阻與 =收第二電壓信號。第二電容之 第 阻之苐二端，且其第二端輕接至接地電廢。 弟五電 在本發明—實施例中，邏輯單元包括第 叙ΓΓ之第一端接收第六電壓信號。二㈣ ，電壓信號。及閘之第一輸入端接收第三電 接2 接二極體之陽極端’而於及閉之輸出端產生 〜本發明藉由將第-電壓信號(上電穩電狀 遲後，再與第四電壓信號(電源;應:器;提 為妨電ί虎丁讀運算，而產生第五電虔信號，以作 播二產生11是否提供核心電壓至中央處理器的依 康。如此-來，可以有效地在電腦祕(_服器） 7 1345150 070608.T W 25843twf. doc/p 斷電時，立即切斷提供給中央處理器的核心電壓，以降低 中央處理器的功耗，並且也可以避免電路產生誤動作。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉較佳實施例，並配合所附圖式，作詳細說明如下。 【實施方式】 圖1繪示為本發明之一實施例之核心電壓控制裝置的 電路圖。而本實施例之核心電壓控制裝置1〇〇適用於中央 處理器（未繪示）。請參照圖丨，核心電壓控制裝置1〇〇包括 電平轉換單元110、延時單元12〇與邏輯單元13〇。電平轉 換單元110之輸入端接收第—電壓信號VS1，並將第一電 壓信號VS1進行電平轉換’而於延遲電路11G之輸出端產 生第二電壓信號VS2,其中第—電壓信號VS1用以指示上 電穩定狀態’而第二電壓信號VS2用以指示核心電璧之大 小。 一延時單it 120肖以延時第二電麗信號VS2，以產生第 -電壓彳§说VS3。邏輯單元13g麵接至延時單元12〇，用 以將第三電壓信號VS3與電源供應器(未繪示)所傳送之第 四電壓信號VS4精賴運算，並產生狂電壓信號vs5 至核心電壓產生器(未繪示），以作為控繼心產生器 (力未繪示）是否提供核心電壓至中央處理器的依據。也就是 說，核心產生n會依據第五電壓信號VS5的準位，而 決定是否提供中央處理器所需的核心電壓。 舉例來說’若是第五電壓信號vss為邏輯高電 位，則核^電壓產生器會提供巾央處理器所需的核心電 8 1345150 070608.TW 25843twf.doc/p 壓，以使得中央處理器開始正常運作。若是第五電壓信妒 VS5為邏輯低電壓準位時，則核心電壓產生器會立即^ k供至中央處理器的核心電壓，使得中央處理器停^運 作。在本實施例中，第四電壓信號VS4例如是用已指示— 電源狀態。也就是說，若第四電壓信號VS4為邏輯高電壓 準位，則表示電源供應器啟動並提供電源。若是第四電壓 信號VS4為邏輯低電壓準位，則表示電源供應器關】

不再提供電源。 請繼續參照圖1，電平轉換單元11〇包括電平轉換器 (levdshifter)m、電阻R卜電容C1與緩衝器112。其中， ，平轉換器111接收第—電壓信號VS1，並依據第一電麗 信號VS1之準位而決^是否轉換為第六㈣信號卿。 舉例來說，若是第一電壓信號VS1為邏輯低電壓準位 日f A則電平轉換S 111會對應的將第—電壓信號VS1轉換 二第/、電壓仏號VS6。若是第—電壓信號VS1為邏輯高電

=位’則f平轉換器U1會對應的將第—電壓信號VS1 轉換為邏輯低電壓準位。 另外，私平轉換益ln尚包括電阻與電晶體

Br辨，。電阻R2之第一端接收第一電壓信號VS1。電 二曰Γΐ之基極端搞接至電阻R2之第二端，電晶體Trl 耦接至接地電壓咖。電阻们之第一端接收第 端。電第二端耦接至電晶體Tri之集極

Tr2之其1之第一端耗接至電阻R3之第二端。電晶體 之基極端輕接至電阻R4之第二端，電晶體招之集極 9 1345150

070608.TW 25843twf.doc/p 端輕接至電容Cl之第-端，而電晶體Tr2之射極端輕接 至接地電壓GND。在本實施例中，電晶體Tn、Tr2例如 為KPN雙極性電晶體。 承上述，電阻Ri之第一端接收第六電壓信號V%， 且其第二端雛電平轉換n lu。電容C1之第—_接至 /電阻R1之第二端，且其第二端叙接至接地電壓⑽D。緩 之輸人端_至電容α之第—端，且其輸出端 產生第二電壓信號VS2。 延柃單元120包括電阻r5與電容C2。電阻R5之第 二端接收第六電壓錢VS6，且其第二端接收第二電壓信 'VS2。電容C2之其第-端輕接至電阻以之第二端，且 其第二端耦接至接地電壓。 邏輯單元130包括電阻R6、二極體m與及閘i3i。 電阻R6之第一端接收第六電壓信號VS6。二極體D1之陽 極端输至電阻R6之第二端，且其陰 信㈣。及間m之第一輸入端接收第三電第= =，及間⑶之第二端輕接至二極體D之陽極端，二 及閘131之輸出端產生第五電壓信號VS5。 μ带在„作動上，首先’ #第一電壓信號VS1(亦即 電穩定狀態的信號)為邏輯高電壓準位時，例如iv， ，得電晶體™導通’而第六電壓信號㈣透過電阻汜

輕接至地端’使得電晶體Tr2不導通。由於電晶體T

導通’第六電壓信號VS6會透過電阻R 出，使得電平轉換單元110所產生之帛一雷==112輸 座王您弟—電壓信號VS2為 1345150 070608.TW 25843twf.doc/p 邏輯高電壓準位。接著，第二電壓信號VS2會輸入至中央 處理器（未繪示），用以指示中央處理器之核心電壓的大 小。另外，第二電壓信號VS2也會通過延時單元120延時 後，即產生第三電壓信號VS3，並輸入至及閘131之第— 輸入端。 士另一方面，第四電壓信號VS4也同時為邏輯高電壓準 位表示電腦系統(或舰器）職後，電源供應器以開 始&供電源，使得二極體D不導通。此時，在及閘I)〗之 Ϊ带ί人端與第二輸人翻時接收到的電壓信號都為邏輯 ΐ作ΐ Ϊ t ?二於及閘131之輸出端所輸出的第五電 二2 _壓準位。其中，第五電壓信號娜 央處理器之核心電壓的致能(祕)信號，而核心 依據第五碰錢vs5的電壓準位，以提供對 -壓至中央處理器，讓中央處理器得以正常運作。 源關閉ί是然將電腦系統(或伺服器)的電 的信夂，使得及閑ni之第二輸入端接收到 為及閘131之第-輸入端 使得及閘131之輪出二端為邏輯低電壓準位， 低電壓準位。， 輸出的第五電壓信號VS5為邏輯 A、^後’核心電麵生器會因為第五雷心1 為邏輯低電壓準位，而勺乐五電壓k號VS5轉換 尸停止停提供中央處理器之核心 1345150

070608.TW 25843twf.doc/p 電壓’使射央處理轉止運作 核心電壓控制裝置10〇確實 一來，本實施例的 電或是關機的狀態下，即時停 系統(或伺服器)斷 壓，使得中央處理器停止運作，理器的核心電 電路產生雜作。 1 得低功率、;肖耗以及避免 綜上所述’本發明藉由將第一 =號)進行電平轉換並延遲後，再與; 供應器所提供之電壓信號)進行邏輯運算， 信號，並作為是否提财央處理器之核心電㈣=電= 來’本發明可以有效地在電腦系統(或饲服器）關 ί斷立即切斷提供給甲央處理器的核心電 產降=器的功耗，— Α雖然本發明已峰佳實施例揭露如上，然其並非 限疋本發明，任何所屬技術領域中具有通常知識者， 脫離本發明之精神和範圍内，當可作些許之更動與潤不 因此本發明之保護範圍當視後附之申請專利範圍ϋ定者 為準β 【圖式簡單說明】 圖1繪示為本發明一實施例之核心電壓控制裳 路圖。 、的電 【主要元件符號說明】 100 :核心電壓控制裝置 110 :電平轉換單元 12 1345150 070608.TW 25843twf.doc/p 111 :電平轉換器 112 :缓衝器 120 :延時單元 130 :邏輯單元

131 :及閘 R1〜R6 :電阻 Cl、C2 :電容 Trl、Tr2 :電晶體 D :二極體 VS1〜VS6 :第一〜第六電壓信號

13

Claims (1)

1. 100-4-20 十、申請專利範圍： 1.-種核心電壓控制裝置，翻於—中 核心電壓控制裝置包括： 、 裔，該 -電平轉換單元，其輸人端純―帛 ==二壓=進行電平轉換，而於其輸出^生^ 狀態’該第二電壓信號用以指示一核心電壓之大小·穩疋 三電及用以延時該第二電壓信號，以產生-第 :邏輯^，触雜延時單元心 dr，11所傳送之—第四電壓信號進行邏】5 、產4五電黯號，以控制—H 壓至該中央處理器’其中該第四電壓S 其中2該如電=1=;項所述之核心電壓控制裝置, 一電平轉換器，接收該笛—I欣# 電屢信號之準_決定是否轉換二二該第― 端二：;第-端接收該第六電壓信號；二 第二：至第-電阻之〜其 組=電=端_電容之第-端，其· 1345150 070608.TW 25843twf.doc/p

   3.如申請專利範圍第2項所述之核心電壓控制裝置， 其中該電平轉換器包括： 第一電阻，其第一端耗接收該第一電壓信號； 一第一電晶體，其基極端耦接至該第二電阻之第二 端，其射極端耦接至該接地電壓； 一第二電阻，其第一端接收該第六電壓信號 端耦接至該第一電晶體之集極端； -第四電阻’其第-魏接域第三電阻之第二端； 其第二 以及 山一弟二電晶體，其基極端耦接至該第四電阻之第 端，其集極端叙接至該電容之第 該接地電壓。 端’而其射極端輕接至

   4·：^申請專利範圍第3項所述之核心電壓控制裝置， /、中該第一電晶體與該第二電晶體為NpN雙極性電晶體。 5·如申請專利範圍第〗項所述之核心電壓控制裝置， 其中該延時單元包括： 第五電阻，其第一端接收一第六電壓信號，其第二 端接收該第二電壓信號；以及 第二電容，其第一端耦接至該第五電阻之第二端， 其第一端_接至一接地電壓。 6.如申請專利範圍第1項所述之核心電壓控制裝置， 其中該邏輯單元包括： —第六電阻，其第一端接收一第六電壓信號； 15 1345150 070608.TW 25843twf.doc/p 一二極體，其陽極端耦接至該第六電阻之第二端，其 陰極端接收該第四電壓信號；以及 一及閘，其第一輸入端接收該第三電壓信號，其第二 端耦接該二極體之陽極端，而於其輸出端產生該第五電壓 信號。