TWI344693B - Gated diode nonvolatile memory structure with diffusion barrier structure - Google Patents

Gated diode nonvolatile memory structure with diffusion barrier structure Download PDF

Info

Publication number
TWI344693B
TWI344693B TW096140140A TW96140140A TWI344693B TW I344693 B TWI344693 B TW I344693B TW 096140140 A TW096140140 A TW 096140140A TW 96140140 A TW96140140 A TW 96140140A TW I344693 B TWI344693 B TW I344693B
Authority
TW
Taiwan
Prior art keywords
diode
node
charge
charge storage
storage
Prior art date
Application number
TW096140140A
Other languages
English (en)
Other versions
TW200824102A (en
Inventor
Hsuan Ling Kao
Wen Jer Tsai
Tien Fan Ou
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200824102A publication Critical patent/TW200824102A/zh
Application granted granted Critical
Publication of TWI344693B publication Critical patent/TWI344693B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8616Charge trapping diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

1-344693 九、發明說明: 本發明申請案主張美國專利暫時申請案No. 60/866,583, 2006 年 11 月 20 日提出之『Gated Diode Nonvolatile Memory』, 及美國專利正式申請案No. 11/619,108,2007年1月2日提出之 『Gated Diode Nonvolatile Memory Structure With Difilision Barrier Structure』之優先權,發明人為歐天凡、蔡文哲、賴二琨、 高瑄苓、與廖意瑛。 【發明所屬之技術領域】 本發明係關於電性可程式與可抹除的非揮發記憶體 (EEPROM),更進一步而言,係關於電荷儲存記憶體之一偏壓安 排(bias _igement) ’其可以高敏感度地讀取記憶細胞之電荷儲 存結構中的内容。 【先前技術】 俗稱EEPROM、快閃記憶體等電荷儲存 可抹除非記陳術已廣錢用。eeTp^m° 性可程式 用-定數量的記憶細胞結構。隨著積體 ”快閃讀體採 :荷捕捉介電層為基礎的記憶細胞結小因= 有可微縮以及製作簡易等優勢。#界 二重要,因其具 的記憶細胞結構,諸如PHINES、'、sqnqs u荷捕捉介電層 構利用氮化料f荷敝介謂 。㈣記憶細胞結 電荷捕捉層捕捉到足夠的淨貞 "Γ,藉以儲存資料。若是 加。從電荷捕捉物者=3,電騎會增 細胞的臨界電壓。 β 電何,均可降低記憶 習 與閘極 '然而,曰曰體結構’其具有源極、 Μ構具麵極與汲; 沒極 擴散區域,其係 因之一 *有】:的=:胞必須研發新技術,以降低尺寸,並且 【發明内容】 路,的非二記憶元件積體電 以及二_結構 構、一或多個儲存介電結構、 料。在多種實_巾料絲,可代表資 =荷,_ 一個中至 -節點與第二節點,其i由、===間。二極雜結構具有第 節點均至少部分與第=點與第二 一絕緣介電層與複數個相鄰二隔^之相點具有藉由 中,二極體結構係為蕭特基二極=俨在多個實施例 為單晶、多晶、或非晶之_。 ^ Pn —極體。二極體至少 線,而非連接至相鄰元件所連接的位元:即點連接至單獨的位元 化物中在;接面包含:氧化物、氮 ^ π夕裡貫施例中’擴散障礙接& _ 於20埃(angstroms),或者鄰接一或多個電荷儲存結構的 1344693 之擴散障礙接面厚度不高於2〇埃。 产,反向驗產生流_二極體結構的讀取電 二,脑ΐΐ 構㈣電荷儲存狀態。某些實施例中包 取=加以歧電荷儲存結構的電雜態,以及 施例中,讀取電流為能帶間電流。 ^在系二實 本發明之另-目的為提供一種製作 路以=存資料的方法,包含下列步驟: ⑽几件積體電 2供電荷儲存結構,其具㈣荷儲存 與-i體共;,其係至少部分位於該電=存結構 源I間 部分位於該電荷儲存結構與閘極電壓 散障一節點與第二節點的該二極體結構,其係由-擴 分隔,該第—節點與該第二節點至少部分與該-= , 浦存介電結構連接’同時二鋪結構具有交、會結構 廢ΓΓΓαι°η)—截面,在其巾該第二祕具有藉由—絕緣介電 層與複數個相鄰元件隔絕之相對面。 稽田,'邑緣"電 種實施例,亦可製作上述之树的多種實施例。 =些貫施例更進一步包含以下步驟: 電荷其可施加一偏壓安排以決定該電荷儲存結構的該 決定今電且可制趁該二滅結構的反向偏壓電流,以 决疋該電何儲存結構的該電荷儲存狀態。 【實施方式】 102f丄Π極二極體非揮發記憶細胞的簡化示意圖’節點 的组形成二滅。電荷儲存結構與介電結構 σ 質圍繞第一節點102。電荷儲存結構與介電結構組 上J44693 ° ^ 近元,,例如====_與鄰 θ加擴散障礙接面25〇l至二極體結構中。 圖Φ,二 其顯不採用不同材料的電荷儲存結構。第2Α 存於二極域性儲存電荷,其係將正電荷館 材料結構荷捕极 斑-托触心 霉間同時位於電荷捕捉材料結構202 電二你if之間。電荷捕捉材料結構202與閘極結構之間的介 常數材料。Ί亦可採用其他類似高介電 ^何儲存結構的代表㈣,包含氮切 之内t=T閉極包含一種材料,其功函數大於Ν型石夕 4力函數’或大於4.1 eV’較佳實施例巾大於425 ev ^ 之力Γ/ίΓ祕材料包含p型多糾、™、 材料屬與材料。其他具有相對高功函數之 Co 作為本技術之實施例,包括但不限於Ru、Ir、Ni、與 與金屬不限於_、财i、金屬氮化物划2 : 閑if i料。她於典型n型多晶销極,高功函數之 閑極材料可對電子穿隧產生更高之“能障 介電層之η型多曰石 發明之實施例所二二士’其注入能障約為3」5 eV。因此,本 3.丨5 -,較佳?= ?頂部介電材料,其注入能障均高於 有二氧切頂’更佳之實施例中高於4 ev。具 eV,同時,相對於日P &夕晶石續極’其注人能障約為4.25 其可將會聚細皰之臨界電層之n型多晶石夕間極, 極二極體非揮發記憶細胞,但具有奈米粒^荷‘ 電荷==:,:儲存:或多個位元’舉例而言,若各 中形成四個不連續的ΐ荷^存^在間極二極體非揮發記憶細胞 正在電荷捕捉結構中製造更多淨 ,儲存結構中增加電子或者移除電洞。然而,在某 二雷結構中的淨負電荷’而抹除則代表 在電何儲存結射增加淨正電荷。此 動機,例如價帶間跡包括熱載子注入 induced tunneling )、以及由基材直接穿隧。 ld 第26A圖、第26B圖、第26C圖類似於第2八圖 第2C圖的簡化示意結構所示之閘極二極體非揮發記 、 示利用不同材料的多種電荷儲存結構,但在中二j 散障礙接面。 體、、,。構中增加擴 第3A圖、第犯圖、第%圖、與第沁圖為閑極 揮發記憶細胞的簡化示意圖,其顯示二極體結構的多種^施 =非 二極體。在第3A圖與㈣圖中,二 電結構之二—圍:二 則摻雜為η型。第3ct 第二節點314 極體。第3C圖^ 圖中,二極體結構為蕭特基二 圍的第-節點3G2 上由電荷齡結構與介電結構之組合包 料。第3D社門太為金屬材料,而第二節點324係為半導體材 點材U 極二極體非揮發記憶細胞係將第3C圖中的節 上由電荷儲存結構與介電結構之= 第27H t半導體材料’而第二節‘點334則為金屬材料。 圖、第3B圖、第圖、第27<:圖、與第27D圖類似於第3A 憶細胞,其中顯示夕::3D圖顯示的閘極二極體非揮發記 特基二^|,但射增加擴轉婦面·至二極親構體之中蕭 立HI甘2 1、第4B圖為閑極二極體非揮發記憶細胞的簡化示 :圖,其為pn二極體具有同質接面的實施例。第4A圖中,二 結構的第-節點402與第二節點4〇4的材料均為石夕。第4 體結構的第—節點412與第二節點414的材料均為鍺。 ;相較於矽而言,鍺的能帶較小,相較於第4A圖而言,第4B 圖的閘極二極體非揮發記憶細胞可產生較大的能帶間電流。無論 在同質接面二鋪結構中制何種材料,二極體結構均可為單晶 或多晶。多晶設計可形成較高的記憶細胞密度,因其可在垂直= 向之上沈積多層記憶細胞。 第28A圖與第28B圖係類似於第4A圖與第4B圖的閘極二 極體非揮發記憶細胞簡化結構,其顯示具有同質接面的即二極 體實施例,但在二極體結構中另外加入擴散障礙接面28〇1。 一第5圖顯示閘極二極體非揮發記憶細胞的簡化示意圖,其中 顯示具有異質接面㈤pn二極體實施例。實質上由電荷儲存結構 Γ344693 與介電結構之組合包圍的第一節點502係以鍺做為材料,而第二 節點504的材料為矽。第一節點5〇2與第二節點5〇4係以層級化 的轉換層接面(graded transition layer junction)506 連結。 一土第29圖係類似於第5圖的閘極二極體非揮發記憶細胞簡化 示意圖,其顯示具有異質接面的pn二極體實施例,但其中增加 擴散障礙接面2901至二極體結構中。 曰 第6A圖與第6B圖為閘極二極體非揮發記憶細胞進行電子 的簡化示意圖。第6A圖中,電子穿隨注人機制係將電 子自偏壓-10V的由閘極結構608移動至電荷儲存結構6〇6。第一 -極體節點係施以聊偏壓或者浮動,第二 以10V偏壓。第6B圖中,電子穿 =點604係&
圃y €于穿隧庄入機制係將電子由偏壓-10V 構60^二極體節點6〇2移動至電荷健存結構606。閘極結 =以0V偏麼,第二二極體節點6〇4係施以·請偏麼。 極揮 ===係類似於第6a圖與第6b圖,其係閘 間熱電第子=二圖為第 由二極體結構移至電荷儲I ,熱電子注入將電子 之偏壓為ον,閘極結構608 n猜一極體卽點602 電洞流入別偏叙听型第f 10=,電子電洞對造成的 電子注入將電子由二極體°第7β圖中,能帶間熱 二極體節點6G4之偏H電荷餚存結構_。η型第二 子電洞對造成的電洞流二5V 2結構_之題為歸,電 第34A圖與第34B圖龆心 p+型第一節點602。 極體非揮發記憶細胞進行^7A圖與第7B目’為閘極二 加擴散障礙接面3401至子;主入的不意圖,但其中增 王一極體結構中。 1344693 牙隨庄入的間化不意圖。第8a 由偏堡為10V之間極社播_ 電而穿齡主入機制將電洞 -—〜U 賴、、,。構608移動至電荷儲存結構606令。第一 二極體_之健為挪或軸,第二 為-10V。第8B圖中,雷、、間空, 印,4之偏廢 浮動之第一-㈣"電輯機制將電洞由偏麗為'_或 60^ί「—Γ郎點6〇2移動至電荷儲存結構606。閘極結構 U0V ’第二二極體節點6〇4之偏壓為爾。 f t!5A圖與第35Β圖類似於第8Α圖與第犯圖,為閘極二 極體非揮發峨_猜賴穿敝 散障礙接面遍至二極聽射。 』仁,、中轉加擴 ⑽ί9Α目與第9Β圖為問極二極體非揮發記憶細胞進行能帶 二1熱電=注入的示意圖。第9Α圖中,能帶間熱電洞注入將電洞 由-極體結構移至電荷儲存結構·。ρ型第一二極體節點碰 之偏壓為0V ’閘極結構608之偏壓為1〇ν,所產生之子 中的電子流入5V偏壓的Ν+型第二節點6〇4。第9Β圖中,能^ =熱電洞注人將電子由二極體結構移至電荷儲存結構祕。ρ型 第-二極體節點6G4之偏壓為GV,閘極結構_之偏壓為撕, 所產生之電子電洞中的電洞流入5V偏壓的η+型第一節點6〇2。 流經二極體結構帶間電流,可_垂直電場與側向電場 結合’極為精準地決定電荷儲存結構巾電荷儲存狀態的改變。較 大的垂直與側向電場’可引發較強的價帶間電流。偏壓安排施加 於多個終端之上,由此可使能帶·彎曲,使其足以引發二極體結構 中足夠的能帶間電流,但同時可以保持二極體節點之間狗低的電 位差,以防產生程式化或抹除的動作。 依據本發明一種實施例的偏壓安排,二極體結構係受到反向 偏壓。此外,閘極結構所加之電壓,使能帶產生變化,足以在二 極體結構中造成能帶間穿隧效應。二極體結構中的一節點具有高
12 S ‘痒辰X '、可在空間電荷區域(sPace charge region}造成高電荷 列?t傲且f用電^改變時造成的短小空間電荷區域,造成能帶劇 。貝電帶中的電子,由二極體結構接面的一面穿隧越過禁 ιτΓ ’ ί入另一面的傳導帶,同時順著位能壘(P〇tentia_)向 播二移Ϊ入N型一極體結構點中。同樣地’電洞由n型二極體結 郎點返離,向上飄移至位能壘,移向P型二極體結構節點。 構的電壓,利用位於二極體結構與電荷儲存結構之間 =、”口構’控制二極體結構部分的観。當閘極結構的負雙 古Ί此-介電結構造成的二極體結構部分負電壓亦同時提 極贿構巾更綱的能帶f曲。能帶間紐增加,至 化能帶—側上的被佔有的電子能階,與另一側未被佔 被佔!η階,二者間重疊增加;以及⑵被佔有的電子能階與未 f子能階間的能障寬度減低。(見Sze,Physics of
Semiconductor Devices, 1981) 能帶,ίίΐΐϊ儲存結耻⑽貞储或者淨正储,更會影響 “ 程度。依據雨斯定理,在二極體結構的閘極結構上施 』負電壓時,二_結縣接魏雜存結構 3 ’因該部分具有相對較多的淨負電荷。同樣地’在二 衛程式1與抹除的不同偏壓安排,顯示一種細緻的平 位差,不應造成大量的電荷 ί =,r=抹除而言,二極趙結構終端= ϊ熱荷載子穿越介電層,並藉由能帶 第36A圖與第3犯圖係類似於第μ目與第9b圖,為間極 1344693 揮發記憶細胞進行能帶m電洞注人的示賴,但直中 i曰加擴散障礙接面3601至二極體結構之中。 八 •不^曰嫩圖與第膽圖為閘級二級體非揮發記憶細胞,利用 .正電荷與淨負電荷特性化電荷儲存結構,以進行能 二°第ιοα圖與第ι〇β圖中,能帶間感應 俄制在一極體結構中建立雷早雪 2V的偏塵_^ 電/晴。由此而生的電子,流入以 m 一極體卽點602,而電洞則流入以ον的偏 fo=二二極體節點604。間級結構608之偏壓為撕: ^ 儲存結構606利用n+型第一二極體節點602與p J體_ 6。4之間的二極體接面,儲存相對較多的淨負 電何。在第10B圖中,電荷儲存結構6〇 體 .郎點602與p型第二二極體節點_之間的二極體$ 淨正電荷,較於第10B圖,* I0A圖的二極體结:籌 .^有較大的月—曲’同時流入第10A圖的能帶間感應電流亦較 第37A圖與第37B圖係類似於第1〇 -應的示意圖,但其令增加擴 第11A圖與帛11B圖為閘極二級體非揮
正電荷與淨負電荷特性化電荷儲存結構,HI 二極體節點安排。尤其,二極體結構具有 ®f有不冋的 由電荷儲存結難介電結構植合所實#_, 則為η型。能帶間感應機制在二極體結構中建立電子受 =,,流入以-2V的·ρ+型第一二極體節點6〇2 :而 電子則机人以GV的碰η型第二二極體節點刚。閘級結構_ 一二極圖中,電荷儲存結構606利用p+型第 面,儲之間的二極體接 _利用P+型第一二極體:圖中’電荷儲存結構 第11Β 111 存對較多的淨正電荷。相較於第11Α圖,
圖的—極體結構具有較大的能帶·料,同時流入第11Β 圖的能帶間感應電流亦較高。 ’机八弟11B 第-&二軸結構的第二節點摻雜濃度較高,而 構的組合^包但第—節點實質上由電荷儲存與介電結 第38Α圖與帛38Β圖係類似於第u St細胞,利用不_之淨正電:負= =:至節:r中,聊“= 簡二=有=;:二 =況r =4圖二,相鄰閑極二極體非揮發記憶細胞,個 & t ^5 5 相______ 的第一即點1204與1205,均延伸穿越氧化層, 個,第二節點蘭與聰的上方部分;同時,兩節點 同即點結構1214。共同節點結構對此二相_極二極體 憶細胞而言,作用即如同位元線。第12Β圖中,第二 ^ 與削均未延伸穿越分隔二個節點的氧化層。第二^”讀盘 1205即視為分別的位元線,而兩個節點非屬同一位元線。v、 第39Α圖與第39Β圖係類似於第UA圖與第12β 相鄰閘極二極體非揮發記憶細胞,分別顯示具有内連接第—節黑占 結構,但射增加擴散障礙接面細、 的簡細細胞陣列 電结構所^ 1職行,實紅細賴儲存結構與介 二極體結;:二亍為,型。 表,==::== 標誌、WU至WL6代矣。ί ft fL代表,字元線則以字元線 施加電壓。第一節點縱行ir之行,元線 壓為-10V,其餘宋开始夕加「偏壓為0v。字元線肌5之偏 3 線 電流it 體二節點縱行二的 狀態。 己I田胞之電何儲存結構的電荷儲存 第14Α圖與第14Β圖為閘極二極體非 行能帶間感測的簡化示意圖,其中第二t 胞陣列進 不同於第13Α圖與第13Β圖所干[^占縱仃不具有内連結。 元線結構,第ΜΑ圖與第14Β圖二内連接位 行係視為個別的位元線。第14A圖中,體二二節點縱 η線=。第-===: 為錄予凡線之偏屋為〇V。能帶間感測及可 W5 ^ 線机5與第—㈣崎卿第二
=紙二CL3的父會處進行。藉㈣測流經第-節點縱行DU 電何儲存結構的電荷儲存狀態。 行处mA f與第i5B圖為閉極二極體非揮發記憶細胞陣列進 二月匕帶間感測的簡化示意圖,其中第二節點縱行具有 中一極體結構的摻雜安排係相異 :〃 點縱行,實質上係由電 極’口構的苐-即 圓,二極體f為η型。類似於第13A圓與第】3B 點縱行上二郎點縱行,延伸穿越分隔不同第二節 阳,第二&行具有位元線觀DLl至 極體縱行血字元旋心、紅几線“_ CL。第15B圖中’係對二 其餘第-節點縱行則為:第第:節點縱行饥3之偏編v, 脱5之偏>1為1GV,'L第—即點縱行之偏壓為GV。字元線 在閘極二極體記憶細胞〇V。能帶間感測及可 會處進行。藉由量測流脱5與第一節點縱行DL3的交 的電流’即可知悉閘極二極體:=尸3或第二節點縱行CL 儲存狀態。 隨°己隐細胞中’電荷儲存結構的電荷
第16A圖與第A 行能帶間揮發記憶細胞陣列進 中二極體結構的摻雜安排 卽點縱行具有内連結,其
圖與第14B圖。第1SA固'相異於第13八圖、第13B圖、第14A 點縱行,實質上係由 =第15B圖中,二極體結構的第一節 而二極體結構的第二節H構與介電結構所包圍,其為P型, "·、’仃為η型。類似於第13八圖與第13b )93 婦第H縱行,延伸穿越分隔不同第二節 ^ 二刀的氧化物,同時連接至一共同位元線結構。第 ητ a鋪結制第—節點縱行具有位元線標諸、 DL1至 娜縱2點縱行具有位元線標諸CL。第15B圖中,係對二 Α滅订二子几線施加電壓。第一節點縱行沉3之偏麼為-2V, 于則為〇V。第二節點縱行之偏壓為〇v。字元線 在間極二2t1〇V,其餘字元線之偏壓為0V。能帶間感測及可 合°ΐέ巍細射字元線祀與第—祕縱行DL3的交 二Ϊ流仃即;4由ί測流經第—節點縱行DU或第二節點縱行CL 儲存^態。W %問極二極體記憶細胞中’電荷儲存結構的電荷 不含擴第:礙 纪憶^7^楚第Μ圖與第17C圖為相鄰閘極二極體非揮發 二己隱細胞’其第二節點並未連接在一起,進行如 = ίΐΐ=簡:Γ意圖’但僅於特定細胞上進行。第i7A圖:, # 動,伯t圖中’第一二極體節點602具有偏壓ιον或者為浮 —第一二極體節點603則具有 - ,^=2具有賴WV或浮動,咖之=二第= 入媳f、Γ 與605之偏壓則分別為lov與〇v。電子穿魅 至電眺’將電子由以挪的偏壓之難結構_移動 =,。6中’但非移動至電荷儲存結構二中:= 二電子穿隧注入機制如第6B圖所示,將電^由2 一體《移動至電荷儲存結射,但僅發生於特定細胞上。呈 1344693 洞Γ注人機制如第8A圖所示,將電洞由閑極 j移動至電讀存結構巾,但歸生於特定 ^中,電洞穿随注入機制如第8B圖所示,將電洞由第 郎點移動至電荷齡結射,但僅發生於特定細胞之上° 内連ί =〇A •圖與第4〇B圖類似於第17A圖與第17B圖,為不具 點的相鄰閘極二極體非揮發記憶細胞,在特定細胞 敝人咐意圖,但射增加紐障礙接面麵、 4002至二極體結構之中。 叫υυι 第18Α圖、第18Β圖、第18c圖為不具 才目鄰間極二極體非揮發記憶細胞,其中蚊細胞 間熱制狀的示_,但僅於特定細胞上^于。 第18A圖中,能帶間熱電洞注入機制將電 =存,之中。p型第二二極體節點6二= 為0V,閘極結構608之偏壓為_卿,而電子電洞 :,流入藉由5V偏壓之n+型第一節點與6〇3。第】犯圖的中電 =節點602之偏壓為5V,但第一節點6〇3之偏壓為〇v。 間熱電洞注人機繼擇性地將電洞由二極體結構軸至電荷儲 存結構606,但不會將之移動到電荷儲存結構6〇7。第18 ^不第-節點602與第二節點_卿成之二極體結構,進行能 =間熱電酿人的示意圖,亦如同於第 _示,第—二極體 節點603肖第二二極體節點605所形成之二極 象:然而,第18C圖中,第一二極體節議係受到二壓見 第=一極體節點6G5受到5V偏壓。由於第—二極體節點⑽與 第二二極體節點6G5卿成的二極體結構仍沒有足夠的反向^ 壓,因此該二極體結構中無法發生能帶間熱電洞注入機制。在其 他實施例中,能帶間熱電洞注入機制在特定細胞上,選擇性地將 電洞由具有p型第-二極體節點與n+型第二二極體節點的二極 19 ^44693 體結構,移動至如第9A圓 例中,能帶間熱電洞注入機制儲存結構中。在其他實施 具有P+型第-二極體節點與n第田胞一上^擇性地將電子由 構,移動至如第7B圖所示亟體郎點的二極體結 能帶間熱電子注入機制在電 =存、,,。射。在其他實施例中, 型第一二極體節點選擇性地將電子由具有η 如第Μ圖所示的電荷儲存^中體即點的二極體結構,移動至 圖,為叫與第狀 在特定細胞上進行能帶間感測二 面41〇1、搬至二極體結構之中。1射增加擴雜礙接 =2Α ®與第22Β圖為站内連接第二節點挪問極 圖所示中=細胞上進行如第ι〇Α圖與第7〇β 圃所不之帶贼卿不_。第22α圖中, 二=ΪΓ二極體節點602與具有ov偏壓的第二乂 : ,卽點604所形成。此一能帶間感測電流係指特性化電荷士 構606的總正電荷或總負電荷。閘極結構_之偏壓為-脚。= 成二極體結構的n+型第一二極體節點6〇3之偏壓為〇v,刑^ 第二二極體節點605為〇v,以總電荷量特性化電荷儲存結P ; 的能帶間感測電流,因為缺乏足夠反相偏壓而不存在。第 同時顯示第-二極體節點602與第二二極體節點6G4,選, 在二極體結構上產生能帶間感測電流的示意圖,但該電流如H 22A圖一般,產生於第一二極體節點6〇2與第二二極體 卿成的二極體結構上。然而,帛22B财,第—二極體節點 603之偏壓為2V,第二二極體節點605之偏壓為2V。由於一 二極體節點603與第二二極體節點605所形成的二極體結構之門
20 S 1344693 夠f ’因此無法產生能帶間感測機制。在並他實 二中二帶間=制如第11A圖與第uB圖所示在選= 二“中。㈤點與n+型第二二極體節,點中所形成的二 第々圖與第42B _似於第22八,與第22b圖,為不具 相鄰閘極二極體非揮發記憶細胞,在特定細胞 上進行能常間感測的示意圖,彳日其 4202至二極體結構之中。其料加擴射讀接面4201、 第19A圖、第19B圖、與第19c rn陣,解示意圖’其中不同陣列之間,=的 第丨一即點縱行、與第二節點縱行之内連接。各個陣列之 間垂直排列,即如第16A圖與第16B圖所示者。雖然利=緣 乳=腦而垂直分隔的複數_,皆係屬於相同的積體電路 之-部份,但仍时解方式顯錢數陣列,鮮 有字元線與位元線標誌。 干』所 第19Α ®中,相異陣列觸與驗具有内連接。灣 的字元線與陣列1902的字元線均以觀至偏標記。秋而, 相異陣列的第-節點縱行與第二節點縱行係個別獨立。陣列灣 ,第-節點縱行係標記為DL1至DL6,陣列19。2的第一節點縱 仃係標記為DL7至DL12。陣列1900的第二節點縱行係掉為 CU至CL6,陣列的第二節點縱行係標記為CL7至H為 〜第19B圖中’相異陣列1910與1912係個別獨立。陣列191〇 的字元線標記為WU至肌6,陣列〗9】2的字元線標記為體 ,WL12。然而,相異陣列1910與1912的第一節點縱行與第二 節點縱行具有内連接。陣列1910與陣列1912的第一縱行均標記 為DL1至DL6,而其第二縱行均標記為CLi至CL6。 丁 第19C圖申’相異陣列192〇與1922的字元線,與其第一節
(S 21 點縱行及第二節點縱行均各自獨立。陣列咖 ^至WL6 ’陣列1922的字元線標 至己為 1920的第一節點縱杆俨々兔m~ 主WL12。陣列 縱才為DU至DU,陣列1922的第—節點 緃仃軚记為DL7至DL12。陣列192〇的筐-奸/ μ 點 至CL6,陣列1922㈣Γ 的弟—即點縱行標記為⑴ I早歹J 1922的第二節點縱行標記為CL7至cu2。 =面麵示料擴鮮雜—擴散障 赫關示積體電路關化示意圖,其中具有閘極二極體 己憶細胞與控制電路之陣列。韻電路獅,包含在半 20(Γ〇材^利用開極二極體非揮發記憶細胞完成的記憶陣列 雜—極體記憶細胞陣列2000可能為個別細胞、内連接 或内連接複鱗列。簡碼器纖與複數個字元線·, /广己憶陣,2GG0中的橫列麵合。行解碼器薦與複數個位元 ^ 2004’沿著記憶陣列2〇〇〇中的縱列耦合。位址係由匯流排2〇〇5 提供給行_||細與贿碼n 2()()1。魏2_巾的感測放大 二與資料輸入結構經由資料匯流排2〇〇7與搞合行解碼器謂耦 口。資料由積體電路2〇5G上的輸入/輸出琿,提供至資料輸入線 2011,或者由其他積體電路2〇5〇内部/外部的資料源,輸入至方 塊2006中的資料輸人结構。資料由方塊2〇〇6中的感測放大器, 經由資料輸出線2〇15 ’提供至積體電路2〇5〇,或提供至積體電 路2050内部/外部的其他資料終端。偏壓安排狀態機器2〇〇9控制 j壓安排供應電壓2〇〇8之運作’例如抹除驗證電壓與程式化驗 證電壓,以及利用諸如能帶間電流,安排程式化、抹除、與讀取 22 1344693 記憶細胞。第2〇 ®之麵祕,包含料擴 有擴散障礙接面的實施例。 *曲〃、不具 第21A圖到第21H圖顯示閘極二極體非揮發記憶細胞 陣列的製作流程示意圖。第21A圖顯示矽基材21〇2之上呈 化物層2104,以及氧化物層2104之上的p型多晶石夕層2u、2 21B圖中’形成犧牲氧化層2116與氮化物2118。然後進行 渠隔離,以形成複數個p型多晶矽結構2113。在第2ic 將犧牲氧化層2H6與氮化物除知此複數個p型多^社 =u!在進行離子佈值’形成閘極二極體非揮發記憶細胞的P ^二_ 2114與n+型第-節點助。在第加圖中, 何儲存結構與介電結構的組合2123與問極多晶石夕迎,以 閘極二極體非揮發記憶細胞的第一陣列。第圖中;一 =氧=2104與另一層p型多晶石夕2112。第抑圖至第2m圖 中,實際上乃是重複第21B圖到第21〇圖的步驟,以形成另一 f閘極二極體非揮發陣列’使其垂直置放於先前的第—陣列之 細的f 到? 23H醜示複數陣列閘極二極體非揮發記憶 10,匕其可—iT程範例。第23A圖顯示具有光阻圖案12的基材 義域槽’以使相鄰元件絕緣。基材可為p型或η型。 到侧的ir在基材1G之上’淺溝槽14在光阻圖案12之間受 16填X入二描。光阻圖案」2被去除。第23C _示絕緣氧化物 佶θ 14,藉以隔絕相鄰元件的情形。第23D圖顯示離 井8,同子佈值18具有不同的離子,可在基材10中建立深 深井/獻;深井8中建立淺井6。舉例而言,錄材料p型, 型,深弁二f,而淺井6為P型;相對而言,若基材10為n u止為P型’而淺井以㈣。為簡化以下圖式,上述 ^ 與基材的組合將不再呈現,應理解為元件可形成於
S 23 L勿i 16之門以二 利用離子佈值18在隔絕氧 匕物層16之間形成的擴散位元線 形成,其摻雜物的電荷型態盥淺井6^ 20係以佈值法 观圖顯示去除部分絕緣氧目^或與基材1〇相反)。第 哎\3麵牛驟 + 的v驟。利用回浸(dip back) 間的pn接面。第23G圖顯^低於擴散位元線20與淺井6之 , 3〇 5 ^ 香狄a丨士 ^ 礼化物26以及下層氣化物28。在其他 化物為浮朗極或絲歸。喊麟絕緣氧 電壓。第23H = 散凡現2〇與井6間Pn接面的 步驟。+剂.1、不乂成子兀線32,以為元件提供閘極電壓的 數條字元極鮮晶_膜’隨後將之侧,以形成複 與=仏線閘極材料同時可為金屬問極,例如石夕化物、灿、翻 的㈣權議胞陣列 圖顯p型基材10,其上沈積n型多晶石夕.第· 圖顯不由此製作而成的n+型多晶梦薄膜42,其位於 4tt 後形成的阻隔層,其具有—層護墊氧化物 於㈣多曰曰石夕溥膜42之上,而護塾氧化物44之上又有一声 份46之上的光阻層48是微影製程的一部 二美if第3GD _示淺層溝槽經由非等向_形成 二:極體節點賴n+型多晶石夕薄膜42藉由溝槽分割為分離的第 -極體即點與第二二極體節點,二者係為基材1〇上相鄰的對
S 24 1344693 應部分。同樣地,護墊氧化物44分割為數個護塾氧化物52,氮 化石夕46分割為數個氮化石夕54,而光阻層48被除去。第3〇e圖 中’絕緣氧化物56填充溝槽’同時隔絕鄰近的二極體結構。隨 後’進行化學機械拋光IX及去除氮切^的步驟。第3QF圖顯示去 除部分絕緣氧化物的步驟,細形成絕緣氧化物部分22,用以隔 絕相鄰的二鋪結構。麵的步_類似於第23G圖與第加 圖。 第31A圖至第31H圖顯示閘極二極體非揮發記憶細胞陣列 的製作流程範例,其巾二極體結構具有擴散障礙接面。
第31A圖至第迎圖的製作流程類似於第3〇A圖至第3〇F 圖’以及第2½圖及第2扭圖,但稍有相異:形成p型基材1〇 ^的n+型多晶石夕薄膜42之前,會先在p型基材1〇之上形成超 薄膜58。在多種實施例中,超薄膜58可為氧化物、氮化物、氧 氮化物’其厚度約在1〇_2〇埃(如娜刪)。將超薄膜%分巧為 相異區塊後,分隔的區塊分別成為擴散障礙接面,直可在各&二 ,吉構之中’降低第一二極體節點與第二二極體節點的摻雜: 流動現象。 第32圖是閘極二極體非揮發記憶細胞陣列的透視圖,其 具有擴散障礙接面,而該結構係由第31A圖至第3m圖的 所製作。 衣狂 第43A _第43B ®,係在比較具有擴散障礙接面 擴散障礙接面的不同二極體摻雜物數據。 〃八 第43A圖顯示具有擴散障礙接面的二極體結構中,摻 質的數據曲線。曲線樓與侧個職表p型摻雜物躺j 摻雜物磷的摻雜數據,曲線4302代表曲線43〇4與43〇6的 雜數據。X軸以微米為單位’表示二極體結構上的垂直',周 點代表擴散障礙接面與第二二極體節點的交界處,χ軸上的正向 25 1344693 ==程同時增加被絕緣介電 極體節點(同時增加被電 2 越深入第-二 其中ίΓ有糖=類似於第43A圖的二極體結構摻雜數據,作 物質领與„ 4312個戰表p型摻雜 侧的_數=^= PH代表曲線4304與 淨摻雜型態观戶,:丄::型Γ摻雜、n型磷摻雜、與 ΧΚΠ⑽二極體節财,對應x車由的深度為 别丛 下表表不擴散障礙接面可減少第一二極體節點中的n 里摻雜物雜至第二二極體節關情況。 ’’、 第43A圖 第43Β圖 〜 ----- 具有擴散障礙接面 不具擴散障礙桩而 p 型蝴(cm·3) 6.58xl017 6.42χ1〇17 η 型磷(cm-3) 1·66χ1017 1.47χ1〇19 第一二極體節點 Ρ型 Ν型 — 參雜型態 4r ^第44A圖與第44B圖係在比較具有擴散障礙接面與不具擴 散障礙接面的不同二極體摻雜物,在不同熱預算(thermalbudget) 情形下的數據。第44A圖與第44B圖中,二極體結構之擴散障 礙接面厚度為15埃。X軸基本上與第43A圖及第43B圖相同。 第44A圖中’曲線4402與曲線4404分別代表p型摻雜物質硼與 n型摻雜物質磷的摻雜數據。第44B圖中,曲線4406與4408分 別代表p型摻雜物質硼與n型摻雜物質磷的掺雜數據。第44A圖 對應相對較低的熱預算,利用ISSG(in situ steam generation)製 26 1344693 在 卢二彡 Λ·再以 HTO(hightemPeratUre〇Xide)製程’ 95〇t:埶;^ irwff。第44β圖對應至相對較高的熱預算,以 鐘。ϋ ί以另一熱處理製程1〇〇〇〇C處理43.5分 雜數據仍相當類似。 弟44B圖的個別摻 本發明之較佳實施顺範例詳 範例僅作為範例,非用以限制真利/it上淮應瞭解為上述 古,白η且分a 制專利之乾圍。就熟知技藝之人而 ;。 下列申請專娜_相賴㈣行修改與组 【圖式簡單說明】 ί 祕二極體__捕示意圖。 憶細胞示意圖,顯示_^材===亟二極體非揮發記 第3A圖、第3B圖、第3 c圖、J :的二種結構。 體非揮發記憶細胞示意圖,顯示二極 =施: ρη二極體錢縣二極體。 聊讀實施例,例如 第4Α圖與第4Β圖是簡化的閘極 — 意圖,顯示具有同質接面的仰二極體。體非揮考“己憶細胞不 有異極二極趙非揮發記憶細胞示意圖,顯示具 意圖 第7A圖與第7B圖是簡化的閘極 意圖,顯示細胞中進行能帶間熱電子注入的揮仏己憶細胞不 第8A圖與第8B圖是簡化的閘極二一 意圖’顯示細胞巾進行電洞穿敝人的情形。 心.’、細胞不 27 < S ) 1344693 音圖第t =兕圖是簡化的閘極二極體非揮發記憶細胞示 心圖,、、、員不細胞中進行能帶間熱電洞注入的情形。 示咅第10β ®是簡化的閘極二極體非揮發記億細胞 的帶間感測的情形,其中具有不同數量 的笋正電何或淨負電荷,可特性化電荷儲存結構。 f 11A圖與帛〗IB目是簡化的閘極二 行能帶間感測的情形,其中=二 節點之’其可特性化電荷儲存結構,但其二極體 即點之文排不同於第10Α圖與第10Β圖。 且有圖與第12Β圖分別顯示具有内連接第二節點以及不 ί圖。接第一郎點的相鄰問極二極體非揮發記憶細胞簡化示 一極m圖λ第ΐ3Β圖顯示具有内連接第二節點縱行的閘極 -極,非揮發記憶細胞陣列,進行能帶間感測的簡化示意圖。 -極體與@第ΐ4Β$圖為不具有内連接第二節點縱行的閘極 -極,非揮發記憶細胞陣列,進行能帶間感測的簡化示意圖。 祕非it·圖第15Β圖為具有内連接第二節點縱行的閘極二 極體^揮發讀細胞陣列,進行能帶間感測的簡化示意圖,其中 二極體結構的摻雜安排係異於第13Α圖、第13Β圖Μ 4Α 圖、與第14Β圖。 第16Α圖與第16Β圖顯示不具有内連接第二節點縱行的閘 極二極體非揮發記憶細胞陣列,進行能帶間感測的簡化示意圖, 其中-極體結構的摻雜安排係異於第13Α圖、第Η Μ 14Α圖、與第14Β圖。 f i7A圖、第17Β圖、第17C圖為不具有内連接第二節點 的相鄰閘極二極體非揮發記憶細胞,在特定細胞上進行電子穿随 注入的簡化示意圖。 28 (:S ) 1344693 第18A圖、#18B圖、第18C圖為不具有内連接第二節點 的相鄰閘極二極體非揮發記憶細胞,在特定細胞上進行能 電洞注入的簡化示意圖。 … 第19A圖、第19B圖、第19C圖為閘極二極體非揮發記憶 =車,剖面圖,其中不同陣列之間,字元線、第一節點縱行、 與第一卽點縱行具有不同的内連接。 的積極二極體非揮發記憶細胞陣列_ 第2=口 ;1B認;工:圖、第21D圖、第21E圖、 種製作流程_f。__極二極體非揮發記憶陣 極一圖顯示不具有内連接第二節點的相鄰間 簡化示意圖 、中特疋、、、田胞上進行能帶間感測的 第23A圖、第23B圖、第Mr m ^ 第23F圖、第23G圖、第23H圖顯-_ 圖、第23E圖、 列的-種輸簡1^。揮發記憶陣 23F 1 . * 23G\ 1 2;ί ' C ® 23D ® 23E 1 ^ 第tfA中圖增力f散障礙接面至該二極體簡化示 顯示不同材料所製作㈣觀射 簡麵意圖,其 接面至二極體結構中。 、、°構但其中增加擴散障礙 第糊、論圖、第27c圖與第加圖為類似於第3α 29 1344693 102、104、302、314、322、324、332、334、402、404、412、 414、502、504、602、603、604、605、1204、1205、2114、2121 節點 106、2123 電荷結構與介電結構組合 108、110 介電層 2〇2 電荷捕捉材料結構 204 浮動閘極 206 奈米粒子電荷儲存結構 ^ 506 轉換層接面 606、607 電荷儲存結構 608 間極 1214 共同節點結構 1900、1902、1910、1912、1920、1922、2000 記憶陣列 1904 絕緣氧化物 2050 積體電路 2004、 CL、CU、CL2、CL3、CL4、CL5、CL6、DL1、DL2、 DL3、DL4、DL5、DL6 位元線 ^ 32、2002、WL1、WL2、WL3、WL4、WL5、WL6 字元線 2001 列解碼器 2003 行解碼器 2005、 2007 匯流排 2006 方塊 2〇〇8 偏壓安排供應電壓 2009 偏壓安排狀態機器 2011 資料輸入線 2015 資料輸出線 33 1344693 2102 基材 2104、2116 氧化物 2112、2113、2132 多晶矽 2118 氮化物 3301 ' 3401 ' 3501 ' 3601 ' 3701 ' 3801 ' 3901 ' 3902'4001 ' 4002、4101、4102、4201、4202 擴散障礙接面 4302、4304、4306、4308、4310、4312、4402、4404、4406、 4408 曲線
34

Claims (1)

1344693 申請專利範圍·· 種儲存資料的_發記憶元件積體電路, 包含 .個或多個電荷儲存介電結構,1 '=r,之間,且至少物二二:軸存 一ΐ荷儲存結構,其具有—代表資料之電荷館存狀態 :電# 閘極電壓源之間; ^-巧邱仔結構與一 障礙梅-擴散 存介電結構鄰接,同時該二^體結以個ί 切=::_具有藉由—絕緣介電層與複數個相鄰元件隔絕 2. 利卿1狀71件,射該晴雜面之厚度 不大於20埃 3. 度不範圍第1項之元件,其令之該擴散障礙接面的厚 數個電荷儲存介電擴散障礙接面係至少部分與該一或複 4.=申,專利職第】項之元件,其中更包含·· 荷儲存ίί,ίϋ加,一偏屢安排以決定該電荷儲存結構的該電 定該電荷触構的反向偏壓電流,以決 35 (S ) ^^44693 如申請專利範圍第1項之元件, 極體結翻-能帶間讀取電流,反向時流經該二 荷儲存狀態。 一 ’、疋4電荷儲存結構的該電 :·如申請專利範圍第丨項之元件, 相鄰元件之-第二節點與各該相鄰元件連接第二節點係經由各該 ^如申請專利範圍第!項之元件, 立位元線,該位元線係獨立於該 * 1二節點連接至-獨 元線。 之第二節點所連接的位 9技如申請專利範圍第!項之元件 基二極體。 开r诼〜極體結構為一蕭特 1〇.如申請專利範圍第1項之元株 二極體。 牛,其中該二極體結構為一 pn ^如申請專利範圍第i項之元件, 接面包含一氧化物。 〜〜極體之該擴散障礙 12·如申請專利範圍第!項之元件 接面包含一氮化物。 、。二極體之該擴散障礙 =如申請專利範圍第!項之元件 接面包含一氮氧化物。 、中5亥二極體之該擴散障礙 ^344693 包含一 利範圍第1項之元件’其中該電荷儲存結: 範圍第1項之元件,其中該電荷儲存結構包含-範圍第1項之元件’其中該電荷儲存結構包含- 電荷儲存狀態儲 17.如申睛專利範圍第1項之元件,其中每一該 存一位元。 態儲 ==專元利範圍第1項之元件’其中每一該電荷儲存狀 多晶項之元件’㈣’至少為單晶、 :.,:製造可储存資料的一非揮發記憶元件積邮 提供一電荷儲存結構,其且 提供-個或多個電荷儲存;_m料之電荷_ 荷儲存結構與-二極體’其係至少部分位;δ 結構與一閘極電壓源之以s,’、至少部分位於該電不 提供具有-第-節點與 ^擴散障礙接面齡隔,該;m該二極體結構,真 该-或複數個電荷館存^與对二節點至少部 ,電結構連接,同時該二極體結構 37 鄰=隔:節點具有藉由-絕緣介電層與複數個相 21.如申請專利範圍第2〇項之方法,更包含. 該電彻職構的 流,以決找電概細偏壓電 22.-—ί二::r咖件積體電路,包含·_ 存結構二r;少部分位於該細 與該第二節點位於該二極體結構設計中,該第一 :亥第^ 一擴散障礙接面設計所分隔,該第一節點與 接;儲存介電結構設計連 由-絕緣介軸具有藉 23.如申請專利範圍第22項之元件更包含: 構’其可施加—職安排以決定魏荷儲存結 何儲存狀態,且可量測流經該二極體結構設計的 °堅、仙·以決定該電荷儲存結構設計的該電荷儲存狀態。 〔:S ) 38
TW096140140A 2006-11-20 2007-10-25 Gated diode nonvolatile memory structure with diffusion barrier structure TWI344693B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86658306P 2006-11-20 2006-11-20
US11/619,108 US7768825B2 (en) 2006-11-20 2007-01-02 Gated diode nonvolatile memory structure with diffusion barrier structure

Publications (2)

Publication Number Publication Date
TW200824102A TW200824102A (en) 2008-06-01
TWI344693B true TWI344693B (en) 2011-07-01

Family

ID=39416758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096140140A TWI344693B (en) 2006-11-20 2007-10-25 Gated diode nonvolatile memory structure with diffusion barrier structure

Country Status (2)

Country Link
US (1) US7768825B2 (zh)
TW (1) TWI344693B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995384B2 (en) * 2008-08-15 2011-08-09 Macronix International Co., Ltd. Electrically isolated gated diode nonvolatile memory
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) * 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298784A (en) * 1992-03-27 1994-03-29 International Business Machines Corporation Electrically programmable antifuse using metal penetration of a junction
US5814853A (en) * 1996-01-22 1998-09-29 Advanced Micro Devices, Inc. Sourceless floating gate memory device and method of storing data
US6160286A (en) * 1999-10-20 2000-12-12 Worldwide Semiconductor Manufacturing Corporation Method for operation of a flash memory using n+/p-well diode
US6690601B2 (en) * 2002-03-29 2004-02-10 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
US7072219B1 (en) * 2004-12-28 2006-07-04 Macronix International Co., Ltd. Method and apparatus for operating a non-volatile memory array
US7269062B2 (en) * 2005-12-09 2007-09-11 Macronix International Co., Ltd. Gated diode nonvolatile memory cell

Also Published As

Publication number Publication date
TW200824102A (en) 2008-06-01
US20080117672A1 (en) 2008-05-22
US7768825B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
TWI299562B (en) Trap read only non-volatile memory
TW569428B (en) Semiconductor memory cell and semiconductor memory device
TWI282166B (en) Memory array including multiple-gate charge trapping non-volatile cells
CN100590853C (zh) 半导体存储器及其形成方法
TWI291766B (en) Charge trapping non-volatile memory and method for operating same
TWI274348B (en) Storage element, storage apparatus, and method for programming storage element
TW200919737A (en) Nonvolatile memories which combine a dielectric, charge-trapping laye with a floating gate
US7292478B2 (en) Non-volatile memory including charge-trapping layer, and operation and fabrication of the same
TW200540871A (en) Non-volatile memory array with simultaneous write and erase feature
TW200820449A (en) Semiconductor device
TW200416999A (en) Semiconductor storage device
TWI344693B (en) Gated diode nonvolatile memory structure with diffusion barrier structure
TW201131748A (en) Flash memory cell on seoi having a second control gate buried under the insulating layer
CN103794609B (zh) 非挥发性内存单元及非挥发性内存矩阵
Zhang et al. A novel program scheme for program disturbance optimization in 3-D NAND flash memory
KR20180076314A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW200908346A (en) Lateral pocket implant charge trapping devices
TWI255017B (en) Flash memory and fabricating method thereof
CN100573878C (zh) 电荷捕捉非易失性存储器及其操作方法
US7755130B2 (en) Minority carrier sink for a memory cell array comprising nonvolatile semiconductor memory cells
TW200824050A (en) Gated diode nonvolatile memory process
TW200823903A (en) Gated diode nonvolatile memory operation
WO2008041536A1 (fr) Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement
CN101106136A (zh) 非易失性存储器单元集成电路及其制造方法
TWI323938B (en) Non-volatile memory and operation and fabrication of the same