TWI343577B - Program and read method and program apparatus of nand type flash memory - Google Patents
Program and read method and program apparatus of nand type flash memory Download PDFInfo
- Publication number
- TWI343577B TWI343577B TW096131833A TW96131833A TWI343577B TW I343577 B TWI343577 B TW I343577B TW 096131833 A TW096131833 A TW 096131833A TW 96131833 A TW96131833 A TW 96131833A TW I343577 B TWI343577 B TW I343577B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- page
- flash memory
- data storage
- area
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
NVT-2007-012 23727twf.doc/n 九、發明說明: 【發明所屬之技術領域】 本發明是關於一種反及閘型快閃記憶體的編程與讀取 方法,且特別疋有關於一種可以加快反及閘型快閃記憶體 整體資料編程速度的編程方法與裝置,以及可以減少反及 閘型快閃記憶體整體資料讀取次數的讀取方法。 【先前技術】 一般而言’反及閘型快閃記憶體(NANE)加止mem〇]ry) 主要疋由多數個區塊(Bl〇ck)所組成,而每一個區塊内部又 分成多數個記憶容量相同的分頁(Page),且每一個分頁内 部又具有多數個資料儲存區域(data storage area)及其各別 所對應的空閒區域(spare area)。以分頁大小規格為 2Kbytes+64bytes/page 為例,其内部具有 4 個 512bytes 之 記憶容量的資料儲存區域及其各別所對應的4個16bytes 之記憶容量的空閒區域,而再以分頁大小規格為 4Kbytes+128bytes/page 為例,其内部具有 8 個 512bytes 之 記憶容量的資料儲存區域及其各別所對應的8個16bytes 之記憶容量的空閒區域。 於此先值得一提的是,上述每一個空閒區域内會存放 著某些輔助資料,例如:誤差更正瑪(⑽rc〇rrecti〇nc〇de, ECC)、損壞區塊資訊(bad block information)…等。其中, 錯s吳更正碼疋用來提升讀取每—個分頁的資料儲存區域所 存放之資料的可靠度;而損壞區塊資訊^“ W〇ck 1343577 NVT-2007-012 23727twf.doc/n mI〇rm肌on)用來刊斷區塊是否為損壞,舉 ^ 二二第一分頁損壞時)所對=空 =塊位兀組非為。XFF數位值時’即表示此區塊 如業界所熟知’反及閘型快閃記憶體進行 或讀取(read)時’必須以一個分頁為單位,而且; ,程/讀取的操作方式又必須從分頁内的第— : 2區,依序編綱取至最後—個空_域為止。也亦因如 要編須 =些麵存―的=進= 然而’以分頁大小規格為肌^㈣卿 4咖⑽6bytes/㈣為例,一次資料編程/讀取的g二 二:t戶Γ程/讀取的資料量並不-定會剛好為分頁内所 有貝料儲存區域的記憶容量,故在此條件下,便I法^斤 程/讀取操作中,同時編程/讀取該分頁内之 科儲存區域與其騎之空閒區域的轉。 也亦因如此,習知於一:欠資料編程/讀取的操作中,告 程/讀取的資料量不等於分頁内所有資料儲存i 及兑ίΐ谷量之條件下,又要對該分頁内的資料錯存區域 先&料:4的空間區域進行資料編程/讀取時,傳統上,必須 =針對_儲存區域,對該分頁進行—次f料編程/讀取= 以對該貝料儲存區域進行資料編程/讀取。接著,當資 6 1343577 NVT-2007-012 23727twf.doc/n ^頁的資料編㈣間’進而加献及_快閃記憶體整體 資料編程速度。 >本發明的另—目的就是提供—種反及Μ快閃記憶體 的讀取方法’其在-次所讀取的⑽量不滿分頁内所有資 料儲存輯之域容量的條件下,可以減少分胃的資料讀 取次數’㈣減少反及卩㈣關魏舰财料讀取次數^ 基於上述及其所欲達成之目的,本發明提出一種反及 =快閃記憶體的編程方法。此反及_快閃記憶體包含 有=數個記憶容量相同的分頁,且每—個分頁内部具有口 固貪料儲存區域及其各朗對應的η個空閒區域。盆中, 料儲存區域之結束位址接續第㈣個#料儲存區 2 址’而第丨健閒區域之結束位址接續第㈣ 工閒區域之起始位址,η為大於等於2的 =Γ。另外,所述η個空間區域中的第1個= £域之起始位址接續第η__存區域之結束位址。 下列出ΐ反及閘型快閃記憶體的編程方法包括 ▲所述分頁中的第-分頁欲進行資料編 決疋此第-分頁中欲進行資料編程μ個儲存 區域及其各別所對應的k個空間 , 的正整數。 其中k為不大於n 接^ ’依序由此第一分頁中的第】個資 料載入操作,直到第11個空閒區域為止,:中所 流程包括:載入預定資料至所述k個資料 储紅域’纽載人對應於預定資料的辅师料至所述让
S 1343577 NVT-2007-012 23727twf.d〇c/n 個空閒區域;以及載入抹除資料至第一分頁令其餘 個資料儲存區域與(n_k)個空閒區域 最後,將所述k個資料儲存區域與所述1{個空間區域 各別所載;入的預定資料與輔助資料進行編程,並且4沭 (n-k)個資料儲存區域與所述(n_k)個空閒區域 ·二 除資料進行編程。 K入的採 體二SI看,本發明提出一種反及閑型快閃記憶 體的二取方法,其包括下列步驟:首先,當所述第— 欲進行資料讀取時,決定此第—分頁中欲進行資料诗ς的 k個貧料儲存區域及其各別所對應的k個空閒 1 「的正整數。接著,依序由此第-分頁中的第】 區ί為止開始進行資料讀取操作,直到第11個空閒 ,/、中所述資料讀取操作流程包括:讀取所述k 個貧料儲存區域内所儲存的 定資料㈣、+、l 存 貝枓,並且讀取對應於預 讀取此第區域⑽儲存的獅資料;以及不 m娀内f胃中其餘的(n-k)個資料儲存區域與(n_k)個 =士:所儲存的預定資料與輔助資料。 憶體的編r努罢點來看’本發明提出—種反及閘型快閃記 號,藉以決Μ財產生單⑽來產生決策訊 儲存區域及:—分頁所欲進行資料編程的k個資料 於二正ΐ;各別所對應❹個空閒區域,其中k為不大 V °°7L轉接决策訊號產生單元,用以依據所述決策 9 NVT-2007-012 23727twf.doc/n 訊號與控制訊號,而依序由所述第一分頁中的第丨個資料 儲存區域開始進行資料載入操作,直到第n個空閒區域為 止其中所述資料載入操作為在所述k個資料儲存區域載 入預定資料、在舰k健域載人_於狀資料的 輔助資料,以及在所述第-分頁中其餘的(叫個資料儲存 區域與(n-k)個空間區域載入抹除資料& 一控制模組耦接反及閘型快閃記憶體、決策訊號產生單 元與決策單元,用以提供所述控制訊號並下達編程命令至 ^及閘型快閃土憶體内部之指令暫存器,藉以將所述让個 貢料儲存區域與所述k個空閒區域各別所載入的預定資料 與輔助資料進行編程,並且將所述(n_k)個資料儲存區域與 所述(n-k)個空閒區域所載入的抹除資料進行編程。 ^於本發明的一實施例中,決策單元包括指定單元、運 算單元、資料供應單元,以及選擇單元。其中,指定單元 耦接控制模組,用以依據所述控制訊號而對應地產生指定 訊號。運算單元耦接決策訊號產生單元與指定單元,用以 依據所述決策訊號與所述指定訊號,而產生選擇訊號。資 料供應單元耦接控制模組,用以依據所述控制訊號,而對 應的產生預定資料、輔助資料與抹除資料。選擇單元耗接 運算單兀與資料供應單元,用以依據所述選擇訊號,而提 供預定資料給所述k個資料儲存區域載入、提供對應於預 定資料的辅助資料給所述k個空閒區域載入,以及提供抹 除資料給所述(n-k)個資料儲存區域與所述(n_k)個空閒區 域載入。 NVT-2007-012 23727twf.d0c/n 與裝置的編程方法 存區域之記憶容量的條件下,將分資料储 】=區=_應的空,域各別載; 輔助貝科,並謂分頁料進行請編程 及其所對應的空閒區域皆載入抹除資料(亦即、如=子= 戈 位值)。 的致 因此,本發明所提供的反及閘型快閃記憶體的編程方 置:反及開型快閃記憶體進行—次資料編程的 %間内’將》肋欲進行資料編程的#料儲存區域及 對應的空閒區域各贱人預定㈣及獅:賴,而有別於 ,前技術所提出騎決方式,所以可以喊每—個分頁的 資料編程時間’進而加快反及閘型㈣記,_體整體資料 程速度。 ” 除此之外,由於本發明所提供的反及閘型快閃記憶體 的讀取方法在一次所讀取的資料量不滿—個分頁内所有資 料儲存區域之記憶容量的條件下,僅讀取分頁内欲進行資 料讀取的資料儲存區域及其所對應的空閒區域内所各別儲 存的預定資料及輔助資料,並且不讀取分頁内不進行資料 δ賣取的資料儲存區域及其所對應的空間區域内所各別儲存 的預定資料及輔助資料。 因此’本發明所提供的反及閘型快閃記憶體的讀取方 法即可在反及閘型快閃記憶體進行一次資料讀取的時間 内,讀取出分頁内欲進行資料讀取的資料儲存區域及其所 1343577 N VT-2007-012 23727twf.d〇c/n 各別儲存的預定資料及輔助資料,所 個資料儲存區域所存放之資料的可靠 i的區塊再以判斷出反及問型快閃記憶體内部損 二妗而τ ^者於母—個分頁的資料讀取次數僅為1 人而少反及開型快閃記憶體整體資料讀取次數。 而為讓本發明之上述和其所欲達成之目的、特徵和優 懂’下文特舉本發明之—實施例,並配合所 附圖式,來作詳細說明如下。 【實施方式】 ^發簡㈣述的精神—方面為縮短反及_快閃記 進行資料編程的時間,進而達到加快反 快閃記憶體整體資料編程的速度;而另一方面則為 皇ϋ閘型快閃記憶體内每一個分頁進行資料讀取的次 ’同時可以提升讀取反及閘型快閃記憶體内每一個分頁 =存放之資料的可靠度。而以下内容將係針對本案之技 :關===:-詳加描述,供給該發明 —般而言’反及閘型快閃記憶體主要是由多數個區塊 八:^成,^每一個區塊内部又分成多數個記憶容量相同的 且母個分頁内部具有η個資料儲存區域及其各別 對應的η個空閒區域。其中,帛;個資料儲存區域之結 ☆位址接續第(i+Ι)個資料儲存區域之起始位址,而第丨個 工閒區域之結束位址接續第(i+1)個空閒區域之起始位 12 1343577 NVT-2007-012 23727twf,doc/n 址’n為大於等於2的正整數、丨為小於n的正整數。另外, 所述η個空閒區域中的第!個空閒區域之起始位址接續第 ' η個資料儲存區域之結束位址。 圖1繪不為分頁大小規格為2Kbytes+64bytes/page與 4Kbytes+128byteS/Page的示意圖。請參照圖丨,以分頁1〇'! 大小規格為2Kbytes+64bytes/page為例,其内部具有4個 512bytes之記憶容量的資料儲存區域咖如 φ area)DSA1〜DSA4及其各別所對應的4個16bytes之記憶容 量的空閒區域(spare area)SA1〜SA4。其中,資料儲存區域 DSA1〜DSA4用以儲存資料,而空閒區域SA1〜SA4之用途 係於先前技術已述說,故在此並不再加以贅述之。 且依據上述可知,第1個資料儲存區域DSA1之結束 位址(511H)接續第2個資料儲存區域DSA2之起始位址 (512H)、第2個資料儲存區域DSA2之結束位址(1〇23H) 接續第3個資料儲存區域^^八]之起始位址(ι〇24Η),而第 3個資料儲存區域⑽…之結束位址…“印接續第斗個資 料儲存區域DSA4之起始位址(1536H)。 另外’第1個空閒區域SA1之起始位址(2048H)接續 第4個資料儲存區域SDA4之結束位址(2(Μ7Η)、第1個空 閒區域SA1之結束位址(2063H)接續第2個空閒區域SA2 之起始位址(2064H)、第2個空閒區域SA2之結束位址 (2079H)接續第3個空閒區域SA3之起始位址(2080H),而 第3個空閒區域SA3之結束位址(2095H)接續第4個空閒 區域SA4之起始位址(2〇96H)。 13 1343577 NVT-2007-012 23727twf.doc/n
圖2繪示為本發明一實施例的反及閘型快閃記憶體的 編程方法流程圖。請合併參照圖1及圖2,本實施^之反 及閘型快閃記憶體的編程方法暫以分頁1〇1大小規格為 2Kbytes+64bytes/page為例來說明,但不以此為限。本實施 例之反及閘型快閃s己憶體的編程方法包括下列步驟.'首 先,如步驟S201所述,當反及閘型快閃記憶體内部區塊 中的一個分頁101欲進行資料編程時,決定此分頁1〇1中 欲進行資料編程的k個資料儲存區域及其各別所對應的k 個空閒區域’其中k為不大於η的正整數。 於此步驟S201中,當分頁101欲進行資料編程前, 反及閘型快閃記憶體的編程軟體會先下達連續資料輸:命 令(serial data input command ’ 通常為數位值 8〇Η)至^及 ^ 型快閃記憶體内部的指令暫存器(command register),藉二 通知反及閘型快閃記憶體將對其内部之分頁1〇1進行^料 編程。 、
另外,決定分頁101中欲進行資料編程的資料儲存區 域與空閒(I域,其譬如可以指定此分頁1G1中欲進行資料 編程的資料儲存區域SDA1〜SDA4及其所對應的空閒區域 SA1〜SA4之起始位址,藉此即可決定出此分頁ΐ()ι中欲進 行資料編程的資料儲存區域與空閒區域。而如此一來,反 及?型快閃記紐的編程軟體便可依序判斷此分頁⑻中 ίίΓΛΐΓ儲存區域SDA1〜SDA4及其所對應的空閒區 ^ SA1〜SA4之起触址是否有被指定,而若有被指定, P代表其為此分頁1()1中欲進行資料編程的資料儲存區域 1343577 NVT-2007-012 23727twf.doc/n 與空閒區域。而為了方便說明起見,假設此分頁1〇1欲進 行資料編程的僅有資料儲存區域SDA1及其所對應的空閒 區域SA1,但並不受限於此。 如前所述’由於對反及閘型快閃記憶體進行資料編程 (program)或讀取(咖幻時,必須以一個分頁為單位,而且資 料編程或讀取的操作方式又必須從分頁101内的第一個資 料儲存區域SDA1依序編程/讀取至最後一個空閒區域SA4 為止。因此,於步驟S201後,本實施例之反及閘型快閃 s己憶體的編程方法會接續如步驟S2〇3所述,依序由此分 頁101中的第1個資料儲存區域Sdai開始進行資料載入 操作直到苐4個空閒區域SA4為止。其中,此資料載入 操作流程包括:將預定編程的資料載入至資料儲存區域 SDA1’並且將對應於此預定資料的輔助資料載入至空間區 域SA1 ;另外’將抹除資料(亦即〇χρτΗ的數位值)載入至 其餘不進行編程的資料儲存區域SDA2〜SDA4與空閒區域 SA2〜SA4。 最後’本實施例之反及閘型快閃記憶體的編程方法會 接續如步驟S205所述,下達編程命令至反及閘型快閃記 憶體内部的指令暫存器。於此步驟S2〇5中,當分頁1〇1 内,所有資料儲存區域SDA1〜SDA4及其各別所對應的空 ,區域SA1〜SA4之資料依序載入完畢後,反及閘型快閃 渴ί體的編私軟體就會下達編程命令(program command, ,10H的數位值)至反及閘型快閃記憶體内部的指令 暫存器,以將資料儲存區域SDA1與空閒區域SA1各別所 15 NVT-2007-012 23727twf.d〇c/n NVT-2007-012 23727twf.d〇c/n 並且將資料儲存區 所栽入的抹除資料 載入的預定資料與辅助資料進行編程, 域SDA2〜SDA4與空閒區域SA2〜SA4 進行編程。 整個分二V區:含 r進行了資料編程操作,而其差別只 有所不同。由前述可知,本發明對於所指定的資料儲存 域與空閒區域(意即真正須編程資料 °° 預定細其輔助資料二 而吕’則皆存放抹除資料。 场 在習知技術中’由於傳統的反及閉型 體無法在-次編程的資料量不等於分頁 ^ 彳^料的’_ n面對此狀況’習知解決 &二夕t疋?此分頁進行多次的資料編程操作,藉此才 二Ϊ對資料儲存區域及其對應的空間區域進行資料 產而,由上述可知’本發明並不會有這樣的問題 料編^ =本發料每—分頁情有的輯都會進行資 ΐίίί因此本發明於—讀料編程操作中,即可同 •拖^儲存區域及其對應的空閒區域進行資料的編程。 行直本發月等效上對分頁内欲編程資料的區域進 而這;^Μ編程’而對無須編程資料的區域進行’,假,,編程; 程摔作僅ί制便藉由抹除資料的設計達成之。由於資料編 作僅此將反及閘型快閃記憶體中記憶單元的狀態從邏 NVT-2007-012 23727nvf.doc/n 儲,區域SDA2〜SDA4與空㈣域SA2〜SA4所載入的抹 除資料已編程完畢。因此,反及閘独閃記憶體的編程軟 體即可再對另一個分頁進行資料編程。 然而,當資料儲存區域SDA1與空閒區域sai各別所 載入的預定資料與輔助資料,以及資料儲存區域 SDA2〜SDA4與空閒區域s A2〜s A4所載人的抹除資料已編 私70畢後,其並不代表著資料儲存區域SDA1與空閒區域 SA1各別所載人的預定資料與料,以及資料儲存區 域SDA2〜SDA4與空閒區域SA2〜SA4所載人的抹除資料 已編程成功。 因此,於本實施例中,為了要確保資料儲存區域SDA1 與空閒區域SA1各別所載入的預定資料與輔助資料,以及 資料儲存區域SDA2〜SDA4與空閒區域SA2〜SA4所載入 的抹除資料已編程成功。當反及閘型快閃記憶體的編程軟 體偵測到反及閘型快閃記憶體内部之狀態暫存器的預備/ 忙碌接腳(R/B)之訊號狀態為邏輯1之後,其還必須偵測反 及閘型快閃記憶體内部之狀態暫存器的通過/失敗 (pass/fail)接腳之訊號狀態。 且舊反及閘型快閃§己憶體的編程軟體偵測到反及閘型 快閃記憶體内部之狀態暫存器的通過/失敗接腳之訊號狀 態為邏輯0時,即表示資料儲存區域SDA1與空閒區域SA1 各別所載入的預定資料與輔助資料,以及資料儲存區域 SDA2〜SDA4與空閒區域SA2〜SA4所載入的抹除資料已編 程成功。否則,反及閘型快閃記憶體的編程軟體還會再一 NVT-2007-012 23727twf.doc/n 次對分頁101進行如步驟S201〜S205的資料編程流程。 而為了要實現上述實施例之反及閘型快閃記憶體的編 程方法所能達到的技術功效,以下將再舉出一種反及閘塑 快閃記憶體的編程裝置,以使該發明領域之技術人員可以 更清楚的知曉本發明所欲闡述的精神。 圖3繪示為本發明一實施例之反及閘型快閃記憶體 301的編程裝置3〇〇之系統電路方塊圖。請合併參照圖1 及圖3 ’本實施例之反及閘型快閃記憶體301的編程裝置 3〇〇同樣先以分頁101大小規格為2Kbytes+64bytes/page 為例來說明’但不以此為限。本實施例之反及閘型快閃記 憶體301的編程裝置300包括決策訊號產生單元303、決 策單元3〇5,以及控制模組307。 於本實施例中,當反及閘型快閃記憶體301内部區塊 中的分頁101欲進行資料編程時,控制模組307會於此分 頁101欲進行資料編程前,先下連連續資料輸入命令(8〇h) 至反及閘型快閃記憶體301内部的指令暫存器(未繪示), 藉以通知反及閘型快閃記憶體301將對其内部之分頁1〇1 進行資料編程。 接者’決朿訊號產生單元303會產生4位元決策吼號 DS[4 : 1] ’藉以決定分頁1〇1中所欲進行資料編程的让個 資料儲存區域及其各別所對應的k個空閒區域。於本實施 例中,決策訊號產生單元303所產生的4位元決策二號 DS[4: 1]之狀態即為指定出此分頁1〇1中欲進行 的資料儲存區域SDA1〜SDA4及其所對應的^閒區^ 1343577 NVT-2007-012 23727twf.doc/n SA1〜SA4之起始位址。 而為了方便說明起見,同樣假設此分頁1〇1欲進行資 料編程的僅有資料儲存區域SDA1及其所對應的空閒區域 SA1,但並不受限於此,故決策訊號產生單元3〇3所產生 的4位元決策訊號Ds[4 :丨]之狀態即設定為〇〇〇1B。
而在此先值得一提的是,控制模組3〇7會依據決策訊 號產生單元303所產生的4位元決策訊號DS[4 : 1],而判 斷出被決策訊號產生單元303所指定出此分頁1〇1中欲進 行資料編程的資料儲存區域SDA丨〜SDA4及其所對應的空 閒區域SA1〜SA4之起始位址,並且會對應的產生控制訊 ,cs以控制決策單元305内的指定單元3〇9與資料供應 單元313的運作。 〜 决策單元305耗接決策訊號產生單元與控制模組 jO:用以依據決策訊號產生單元303所產生的4位元決策 心虎DS[4,1]與控制模組3〇7所產生的控制訊號cs,而
=序由分頁101中的第丨個資料儲存區域SDAi開始進行 貝料載入操作’直到第4個空閒區域SA4為止。盆中,此 ^料載入操作已於上述實_所日㈣,故在此並不再加以 賢述之。 曾。。於本實施例中,決策單幻Μ包括指定單元3〇9、運 31卜資料供應單元3,以及選擇單元315。其中, =早7L 309搞接控制模組3〇7,用以依據控制模組 307 二產,,訊號CS ’而對應的產生8位元指定訊號 ]。/、中,由於本實施例為假設此分頁 101欲進行資 20 1343577 NVT-2007-012 23727twf.doc/n 料編程的僅有資料儲存區域SDA1及其所對應的空間區域 SA1,因此指定訊號p[4 : 1]的狀態會由指定訊號ρι開始 接續維持各512次邏輯1的狀態至指定訊號p4結束。之 :後,指定訊號P[8 : 5]的狀態才會由指定訊號p5開始接續 維持各16次邏輯1的狀態至指定訊號P8結束。 運异單元311輕接決策訊號產生單元303與指定單元 309’用以依據決策訊號產生單元3〇3所產生 •訊號卿:丨】與指定單元309所產生的心= P[8 : 1],而產生選擇訊號ss。於本實施例中,運算單元 311主要是由8個反閘(NOT gate)、8個及閘(AND gate), 以及1個或閘(OR gate)所組成的數位邏輯電路,但不以此 電路結構為限,且這些元件彼此間的運作方式應以該發明 領域具有通常知識者可推導出,故在此並不再加以贅述之。 資料供應單元313耦接控制模組307,用以依據控制 模組307所產生的控制訊號cs,而於決策訊號DS1與指 .定號P1皆為邏輯1的狀態時,產生對應的512筆預定 資料,並於決策訊號DS1與指定訊號P5皆為邏輯1的狀 ,時,產生對應於這512筆預定資料的輔助資料,且於決 策訊说DS[4 : 2]與指定訊號ρμ : 2]〜p[8 : 6]各別為邏輯〇 與邏輯1的狀態時,皆產生抹除資料。 選擇單凡315耦接運算單元311與資料供應單元 313,用以依據運算單元311所產生的選擇訊號ss,而對 應的提供資料供應單元313所產生的512筆預定資料給資 料儲存區域SDA1的512個位元組(亦即〇H〜5_載入、 21 1343577 NVT-2007012 23727twf.doc/n 並且提供資料供應單元313所產生對應於這5i2筆預定資 料的16筆輔助資料給空閒區域SA1的π個位元組〇亦二 2048H〜2063H)載入’以及提供資料供應單元313所產生的 抹除資料給資料儲存區域SDA2〜SDA4與空閒區域 SA2〜SA4載入。 < 請再繼續參照圖1及圖3,當分頁1〇1内的所有資料 儲存區域SDA1〜SDA4及其各別所對應的空間區域 SA1〜SA4之資料依序載入完畢後’控制模組3〇7會下達編 程命令(10H)至反及閘型快閃記憶體3〇1内部之指令暫存 器,藉以將資料儲存區域SDA1與空閒區域SA1各別所载 入的預定資料與辅助資料進行編程,並且將資料儲存區域 SDA2〜SDA4與空閒區域sA2〜SA4所載入的抹除資料進行 編程。 接著’控制模組307於下達編程命令(10H)至反及閘型 快閃記憶體301内部之指令暫存器之後,更會持續偵測反 及閘型快閃記憶體301内部之狀態暫存器的預備/忙碌接 腳之訊號狀態,藉以當此預備/忙碌接腳之訊號狀態為邏輯 1時,即表示資料儲存區域SDA1與空閒區域SA1各別所 載入的預定資料與輔助資料,以及資料儲存區域 SDA2〜SDA4與空閒區域s A2〜S A4所載入的抹除資料已編 程完畢。 然後’當控制模組307偵測到反及閘型快閃記憶體3〇1 内部之狀悲暫存器的預備/忙碌接腳之訊號狀態為邏輯1 時,其更會偵測反及閘塑快閃記憶體3〇1内部之狀態暫存 22 1343577 NVT-2007-012 23727twf.doc/n 器的通過/失敗接腳之訊號狀態,藉以當此通過/失敗接腳 之訊號狀態為邏輯〇時,即表示分頁101已編程成功。否 則’控制模組307會重新對分頁101進行再一次的資料編 程。
故依據上述所揭露的内容可知,本實施例之反及閘型 快閃記憶體的編程方法與裝置在一次所編程的資料量不滿 分頁101内所有資料儲存區域SDA1〜SDA4之記憶容量的 條件下,將分頁101内欲進行資料編程的資料儲存區域 SDA1及其所對應的空閒區域sai各別載入預定資料及輔 助資料,並且將分頁101内不進行資料編程的資料儲存區 域SDA2〜SDA4及其所對應的空閒區域SA2〜SA4皆載入 抹除資料。
个貝她例乙汉及閘型快閃記憶體的編程方法與 裝置即可在反及閘快閃記憶體進行—次資料編程的時間 内,可以完成對分頁101内欲進行資料編程的資料儲存區 域SDA1及其所對應的空閒區域SA1的資料編程,而有別 於先前技術的解決m㈣本實關之反及閉型 快閃記憶體的編程方法與裝f可以縮減#一個分頁的 編程時間,進而加快反及_,_記賴整體資料編程速 度。 、 然而,依據上述本發明所欲闌述的精神,以下 出-種反及閘型快閃記憶體的讀取方法其可以減少 閘型快閃記憶體内每-個分頁進行:賴讀取的次數 可以提升讀取反及_快閃記憶體内每—個分頁内所存放 23 1343577 NVT-2007-012 23727twf.doc/n 之資料的可靠度。 圖4繪示為本發明一實施例之反及閘型快閃記憶體的 言貢取方法流程圖。請合併參照圖1及圖4,本實施例之反 及閘型快閃記憶體的讀取方法同樣以分頁101大小規格為 2Kbytes+64bytes/page為例來說明,但不以此為限。本實施 例之反及閘型快閃記憶體的讀取方法包括下列步驟:首 先’如步驟S401所述,當反及閘型快閃記憶體内部區塊 中的一個分頁101欲進行資料讀取時’決定此分頁1〇1中 欲進行資料讀取的k個資料儲存區域及其各別所對應的k 個空閒區域。 於本實施例中’當分頁1〇]欲進行資料讀取前’必須 先透過反及閘型快閃記憶體的讀取軟體下達讀取命令(一 般為00H的數位值)至反及閘型快閃記憶體内部之指令暫 存器(command register),藉以通知反及閘型快閃記憶體將 對其内部之分頁101進行資料讀取。 另外,於步驟S401中,決定分頁101中欲進行資料 讀取的k個資料儲存區域及其各別所對應的k個空閒區 域,其譬如可以指定此分頁101中欲進行資料讀取的資料 儲存區域SDA1〜SDA4及其所對應的空閒區域SA卜SA4 之起始位址,藉此即可決定出此分頁101中欲進行資料讀 取的資料儲存區域與空閒區域。而如此一來,反及閘型快 閃記憶體的讀取軟體便可依序判斷此分頁1〇1中的每一個 資料儲存區域SDA1〜SDA4及其所對應的空閒區域 SA1〜SA4之起始位址是否有被指定,而若有被指定,即代 24 1343577 NVT-2007-012 23727twf.doc/n 表^為此分頁101令欲進行資料讀取的資料儲存區域與空 閒區域。而為了方便說明起見,假設此分頁101欲進 料編程的僅有資料儲存區域舰丨及其所對應的空間區域 SA1,但並不受限於此。 接著,由於對反及閘型快閃記憶體進行資料編程 (fogram)或讀取(read)時,其必須以一個分頁為單位,而且 肓料編程或讀取的操作方式又必須從分頁101内的第—個 資料儲存區域SDA1依序編程/讀取至最後一個空閒區域 SA4為止。因此,於步驟S4〇1後,本實施例之反及閘型 快閃記憶體的讀取方法會接續如步驟S403所述,依序由 此分頁101中的第1個資料儲存區域SDA1開始進行資料 讀取操作,直到第4個空閒區域SA4為止。其中,此資料 讀取操作流程包括:讀取資料儲存區域SDA1内所儲存的 預定資料,並讀取對應於此預定資料的空閒區域SA1内所 儲存的輔助資料;另外,不讀取此分頁1〇1中其餘的資料 儲存£域SDA2〜SDA4與空閒區域SA2〜SA4内各別所儲 存的預定資料與辅助資料。 於本實施例中,當反及閘型快閃記憶體的讀取軟體已 判斷出分頁ιοί中欲進行資料讀取的資料儲存區域SDA1 ^其所對應的空閒區域S A1之後,反及閘型快閃記憶體的 讀取軟體更會下達讀取確認命令(一般為3〇H的數位值)至 反及閘型快閃記憶體内部的指令暫存器,並且經過一段等 待期間後(亦即反及閘型快閃記憶體的讀取軟體偵測到反 及閘型快閃記憶體内部之狀態暫存器(status register)的預 25 1343577 NVT-2007-012 23727twf.doc/n 備/忙碌接聊(ready/busy ’ R/B)之訊號狀態由邏輯〇轉態為 邏輯1所經過的時間),才會開始對分頁1〇1中欲進行資料 s賣取的資料儲存區域SDA1及其所對應的空閒區域§A1進 行資料讀取操作。
此外,反及閘型快閃記憶體的讀取軟體還會持續偵測 反及閘型快閃記憶體内部之狀態暫存器的預備/忙碌接腳 之訊號狀態,藉以判斷所述第一分頁是否資料讀取完畢。 其t,當此預備/忙碌接腳之訊號狀態為邏輯i時,即表示 ^分頁101已資料讀取完畢,藉此反及閘型快閃記憶體的 讀取軟體即可對另一個分頁進行資料讀取。 故依據上述所揭露的内容可知,本實施例之反及閘型 快閃記憶體的讀取方法在一次所讀取的資料量不滿分頁 101内戶:有:身料儲存區域SDA1〜SDA4之記憶容量的條件 下’僅讀取分頁1(H内欲進行資料讀取的資料儲存區域 SDA1及其所對應的空閒區域SA1内所各別儲存的預定資
,並且不讀取分頁1〇1内不進行冑 的 域SDA2〜SDA4及其所對應的空閒區域 SA2~A4内所各別儲存的預定資料及輔助資料。 因此,本實施例之反及閘型快閃記憶體的讀取 可在反及閘型快閃記憶體進行—次資_取的時間内,括 資料讀取的資料儲存區域及其所對二 域内所各別儲存的預定資料及輔助資料,所以 为頁内的母—個資料儲存區域所存放之資料的貝 上升’且更可以觸出反及閘型快閃記憶體内部損&缝 26 1343577 NVT-2007-012 23727twf.doc/n ^ 丹苦,由於每一個分頁的資料讀^八 而可以減少反及閘型㈣記憶體整體為1 % 綜上所述,本發明所提出的次數。 程方法與裝置,其在—次所編程的資料、閃記憶體的編 所有貢料儲存區域之記憶容量的條件下 個分頁内 分頁的資料編程時間,進而加快反及_ 減每—個
=速度。再者,本發明所提出的反及== 體的項取方法,其在—次所讀取的資料 儲Γ域之記憶容量的條件下,達:減 取2 進而減少反及卿快閃記憶體整體資料讀 2本制已以雛實施例減如上,然其並非用以 艮;^發明,任何熟習此技#者,在不脫離本發明之精神 和把圍内’當可作些許之更動與卿,因 範圍當視_之巾請專職_界定者為準。 Μ
【圖式簡單說明】 圖1、··9不為为頁大小規格為2Kbytes+64bytes/page與 4Kbytes+128bytes/page 的示意圖。 圖2繪示為本發明一實施例的反及閘型快閃記憶體的 編牙i方法流程圖。 圖3繪示為本發明一實施例之反及閘型快閃記憶體的 編程裝置之系統電路方塊圖。 圖4给示為本發明一實施例之反及閘型快閃記憶體的 27 1343577 NVT-2007-012 23727twf.doc/n 讀取方法流程圖。 【主要元件符號說明】 101 :規格為 2Kbytes+64bytes/page 的分頁 SDA1〜SDA8 :資料儲存區域 SA1〜SA8 :空閒區域 S201〜S205 :本發明一實施例的反及閘型快閃記憶體 的編程方法流程圖各步驟 300 :反及閘型快閃記憶體的裝置 301 :反及閘型快閃記憶體 303 :決策訊號產生單元 305 :決策單元 307 :控制模組 309 :指定單元 311 :運算單元 313 :資料供應單元 315 :選擇單元 DS[4 ·· 1]:決策訊號 P[8 : 1]:指定訊號 CS :控制訊號 S401〜S403 :本發明一實施例的反及閘型快閃記憶體 的讀取方法流程圖各步驟 28
Claims (1)
1343577 NVT-2007-012 23727twf.doc/n 十、申請專利範®: 種反及閘型快閃記憶體的編程方法,其中該反及 閘型快閃記憶體包含有多數個記憶容量相同的分頁 ,且每 一個分頁内部具有n個資料儲存區域及其各別所對應的η 個空閒區域’其丨個#·存區域之結束位址接續第 (1+1)個資料儲存區域之起始位址,而第i個空閒區域之結 束位址接續第(i+I)個域之起始位址,且η為大於等 於2的f*整數、1為小於η的正整數’另外該η個空閒區 域中的第1個空呢域之起始位址接續第η個資料儲存區 域之結束位址,該編程方法包括下列步驟: 兮#田該些’刀頁中的—第—分頁欲進行資料編程時,決定 ^二頁—欲進行資料編程的以轉料儲存區域及其各 對應❹個空·域,其中k為不大於η的正整數; -資分頁中的第1個資料儲存區域開始進行 _入操作’直到第η個空間 載入操作流程包括: 載入一預定資料至該k個資料儲在 r應於該預鳴的-輔助斷區= 資料儲存二:=二第:中其餘的㈣個 將該k個資料儲存區域與該k 的該預定資料與該輔助資料進行區域各別所載入 枓铸存區域與該㈣個空閒區域獻將該㈣個肓 汀栽入之該抹除資料進 29 1343577 NVT-2007-012 23727tv,f.doc/n 行編程。 2. 如申请專利範圍第1項所述之反及閘型快閃記憶體 的編私方法’其中當該第一分頁欲進行資料編程之前,更 包括以下步驟: 下達一連續資料輸入命令至該反及閘型快閃記憶體内 邰之4曰々暫存器,藉以通知該反及閘型快閃記憶體將對 其内部之該第一分頁進行資料編程。
3. 如申睛專利範圍第1項所述之反及閘型快閃記憶體 的編程方法,其中決定該第一分頁中欲進行資料編程^該 k個資料儲魏域及其各賴對應的該k個 ^ 驟包括: 7 料處_斷該第—分頁"每—個資料儲存區域及其所 即閒Ϊ域之起始位址是否有被指定’若有被指定, 區^二 分頁中欲進行資料編程的資料儲存區域與空閒
4.如+請專抛料丨項所狀反 的編;方法’更包括以下步驟: =該第-分頁完成該資料載人操 反及閘型快閃記憶_部之1令暫#ί,i S = 區域與該k個空閒區域各·丄該 始進行編=)個空_域所载人之該抹除資料開 如申π專利⑽圍第4項所述之反及閑型快閃記憶體 30 1343577 NVT-2007-012 23727twf.doc/n 的編程方法,更包括以下步驟: 命令下達至該指令暫—之後,制該反及 ==體内部之—狀態暫存器的-預備/忙碌接腳 區域:別:恭精二判斷該^個資料儲存區域與該k個空閒 二L人、該預定資料與該輔助資料,以及該(n-k) 料:否編:完:與該㈣個空間區域所載入的該抹除資 時,ί!該ί之訊號狀態為邏輯1 入的該iit 無區域各別所載 域料助資料’以及該㈣個資料儲存區 的編程方法更===所述之反及閘型快閃記憶體 的該;存區域與該_空間區域各別所载入 s的該抹除倾已編程完畢之 判斷該第—分頁是^:^力過/失敗接腳之訊號狀態,以 時,;·^該接腳之訊號狀態為邏輯。 -個分頁内部具有個記憶容量相同的分頁,且每 個空閒區域,其㈣Λ存區域及其各別所對應的n 1固資料儲存區域之結束位址接續第 31 1343577 NVT-2007-012 23727twf.d〇c/n (什1)個資料儲存區域之起始位址,而第丨個空間區域之結 束位址接續第(i+l)個空閒區域之起始位址,且n為大於等 於2的正整數、i為小於η的正整數,另外該η個空閒區 域中的第1個空閒區域之起始位址接續第η個資料儲存區 域之結束位址,該讀取方法包括下列步驟: 當該些分頁申的一第一分頁欲進行資料讀取時,決定 該第-分頁中欲進行資料讀取的料儲存區域及其各 別所對應的,其巾k為不大於n的正整數; 以及 由該第—分頁中的第1個資料儲存區域開始進行 一肓料讀取操作,直到第個处 讀取操作流程包括:L叩域為止’其中該資料 :取。玄k個身料儲存區域内所儲存的一預定資 ,並且讀取對應於該預β料的該 === 存的-輔助資料;以及 W 所储 域與(η-k)個工ί内:頁::,的(n_k)個資料儲存區 助資料。 冰儲存的該預定資料與該輔 8.如申請專利範圍第?項 的讀取方法,更包括!X下步驟.4之反及閘型快閃記憶體 當該第一分頁欲進行資料_ 至該反及閘型快閃記憶體内部二一^二,下達一讀取命令 該反及閘型快閃記憶體將對发j指令暫存器,藉以通知 讀取。 "内部之該第一分頁進行資料 32 1343577 NVT-2007-012 23727twf.d〇c/n 9.如申請專利範圍第7項所述之反及閘型快閃記憶體 的讀取方法’其中決定該第一分頁中欲進行資料讀取的該 k個資料儲存區域及其各別所對應的該k個空間區域之步 驟包括: 依序判斷該第一分頁中的每一個資料儲存區域及其所 對應的空間區域之起始位址是否有被指定,若有被指定, 即是該第一分頁令欲進行資料讀取的資料儲存區域與空間 區域。 1〇·如申請專利範圍第7項所述之反及閘型快閃記憶 體的讀取方法,更包括以下步驟: 於決定該第一分頁中欲進行資料讀取的該k個資料储 存區域及其各別所對應的該k個空閒區域之後,下達一讀 取確認命令至該反及閘型快閃記憶體内部之一該指令暫存 器,並且經過一等待期間後,開始對該第一分頁進行該資 料讀取操作。 11. 如申請專利範圍第7項所述之反及閘型快閃記憶 體的璜取方法,更包括以下步驟: 當該第一分頁完成該資料讀取操作後,偵測該反及閘 型快閃記憶體内部之_狀態暫存器的一預備/忙綠换腳之 汛號狀恶,藉以判斷該第一分頁是否讀取完畢; 。 其中,若偵測到該預備/忙碌接腳之訊號狀態為邊輯1 時,代表該第一分頁已讀取完畢。 12. —種反及閘型快閃記憶體的編程裝置,其中该反及 閘型快閃魏體包含多數個記憶容量相同的分頁,真每- 33 1343577 NVT-2007-012 23727twf.d〇c/n 4 個分頁内部具有n個資料儲存區域及其各別所對應的n個 空閒區域’其中第i個資料儲存區域之結束位址接續第(丨+1) 個資料儲存區域之起始位址’而第i個空間區域之結束位 址接續第(i+Ι)個空閒區域之起始位址,且η為大於等於2 的正整數、i為小於η的正整數,另外該η個空閒區域中 的第1個空閒區域之起始位址接續第η個資料儲存區域之 結束位址,該編程裝置包括:
一決策訊號產生單元,用來產生一決策訊號,以決定 該些分頁中的一第一分頁所欲進行資料編程的让個資料儲 存區域及其各_對應的k個空閒區域,其t k為不 η的正整數; '
^汞早兀,耦接該決策訊號產生單元,用以依據該 策訊唬與一控制訊號,依序由該第一分頁中的第1個 =存區域開始進[資料載人操作,直到第η個空閒區 止=中該資料載入操作為在該k個資料儲存區域載 二Ϊ定⑽、在該k個空閒區域載人對應於該預定資料 子&域/、(n_k)個空閒區域載入一抹除資料;以及 號產該=快閃記憶體'該決策訊 編程人’用&供該控制訊號並下達一 夢以反及關快閃記憶體内部之—指令暫存器, 的該預定資料與該輔助資料進行編程 U(n-k)個空閒區域所載入的該抹除資料進 34 1343577 NVT-2007-012 23727twf.d〇c/n 行編程; 其中,該控制模組依據該決策訊號之狀態而產生嗜控 制訊號。 13·如申請專利範圍第12項所述之反及閘型快閃記憶 體的編程裝置,其巾於該第—分頁麟行資料編程之前, ,控制模組更下達―連續資料輸人命令錢指令暫存器, 藉以通知該反及閘型快閃記憶體將對其内部之該第一分頁 進行資料編程。 η.如申請專利範圍第12項所述之反及閘型快閃記憶 體的編程裝置,其中該決策單元包括: 一指定單元,耦接該控制模組,用以依據該控制訊號, 而對應地產生一指定訊號; 一 一運算單元,耦接該決策訊號產生單元與該指定單 元,用以依據該決策訊號與該指定訊號,而產生—選擇訊 號; ° 一資料供應單元,耦接該控制模組,用以依據該控制 訊號,而對應的產生該預定資料、該輔助資料與該抹除資 料;以及 一選擇單元,耦接該運算單元與該資料供應單元,用 以依據該選擇訊號,而提供該預定資料給該k個資料儲存 ,域載入、提供對應於該預定資料的該輔助資料給該让個 二閒區域載入,以及提供該抹除資料給該(n_k)個資料儲存 區域與該(n-k)個空閒區域載入。 15.如申請專利範圍第12項所述之反及閘型快閃記憶 35 1343577 NVT-2007-QJ2 23727twfdoc/ti 體的編程裝置’其中該控制模組於下達該編程命令至該指 令暫存器之後’更偵測該反及閘型快閃記憶體内部之一狀 悲暫存器的一預備/忙碌接腳之訊號狀態,藉以判斷該k個 資料儲存區域與該k個空間區域各別所載入的該預定資料 與該輔助資料,以及該(n_k)個資料儲存區域與該(n_k)個空 閒區域所載入的該抹除資料是否已編程完畢; a 其中’若該控制模組偵測到該預備/忙碌接腳之訊號狀
態為邏輯1時’代表該k個資料儲存區域與該k個空間區 =各別所載入的該預定資料與該輔助資料,以及該…士)個 貪料儲存區域與該(n _k)個空閒區域所載入的該抹除資料 已編程完畢口 16.如申請專利範圍帛15項所述之反及閑型快閃記憶 5編程裝置,其中當該k個資料儲存區域與該k個空閒 別所載人⑽預定賴與關助資料,以及該㈣ 個貝料儲存區域錢㈣個空閒區域所載人的
1已編程完畢之後,馳糖組更_該狀態暫存器的二 失敗接腳之訊餘態,藉關斷料―分頁是否編程 訊號狀 36
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096131833A TWI343577B (en) | 2007-08-28 | 2007-08-28 | Program and read method and program apparatus of nand type flash memory |
US11/923,647 US20090063758A1 (en) | 2007-08-28 | 2007-10-24 | Program and read method and program apparatus of nand flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096131833A TWI343577B (en) | 2007-08-28 | 2007-08-28 | Program and read method and program apparatus of nand type flash memory |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200910355A TW200910355A (en) | 2009-03-01 |
TWI343577B true TWI343577B (en) | 2011-06-11 |
Family
ID=40409288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096131833A TWI343577B (en) | 2007-08-28 | 2007-08-28 | Program and read method and program apparatus of nand type flash memory |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090063758A1 (zh) |
TW (1) | TWI343577B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010054336A2 (en) * | 2008-11-10 | 2010-05-14 | The Regents Of The University Of California | Therapeutic uses of ampa receptor modulators for treatment of motor dysfunction |
KR20100124087A (ko) * | 2009-05-18 | 2010-11-26 | 삼성전자주식회사 | 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법 |
US8683270B2 (en) * | 2010-04-29 | 2014-03-25 | Micron Technology, Inc. | Signal line to indicate program-fail in memory |
US20130124778A1 (en) * | 2011-11-10 | 2013-05-16 | Greenliant Llc | Method of storing host data and meta data in a nand memory, a memory controller and a memory system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100441608B1 (ko) * | 2002-05-31 | 2004-07-23 | 삼성전자주식회사 | 낸드 플래시 메모리 인터페이스 장치 |
JP4828816B2 (ja) * | 2004-10-25 | 2011-11-30 | 株式会社東芝 | メモリカード、半導体装置、及びメモリカードの制御方法 |
JP4901334B2 (ja) * | 2006-06-30 | 2012-03-21 | 株式会社東芝 | メモリコントローラ |
US20080046630A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
-
2007
- 2007-08-28 TW TW096131833A patent/TWI343577B/zh not_active IP Right Cessation
- 2007-10-24 US US11/923,647 patent/US20090063758A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20090063758A1 (en) | 2009-03-05 |
TW200910355A (en) | 2009-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI380181B (en) | System and method for setting access and modification for synchronous serial interface nand | |
TWI375962B (en) | Data writing method for flash memory and storage system and controller using the same | |
TW550573B (en) | Gapless programming for a NAND type flash memory | |
JP4166979B2 (ja) | 不揮発性半導体メモリ装置、それのデータ入/出力制御方法及びメモリ応用システム | |
TWI343577B (en) | Program and read method and program apparatus of nand type flash memory | |
TW201027557A (en) | Page buffer program command and methods to reprogram pages without re-inputting data to a memory device | |
US8874942B2 (en) | Asynchronous management of access requests to control power consumption | |
TWI351606B (en) | Memory module and control method of serial periphe | |
TW397946B (en) | Method and apparatus for controlling linear and toggle mode burst access sequences using toggle mode increment logic | |
TW201202926A (en) | Memory management device and memory management method | |
TW200926183A (en) | Flash memory data writing method and controller using the same | |
TW201003392A (en) | Data accessing method for flash memory and storage system and controller using the same | |
TW200530831A (en) | Interface for a block addressable mass storage system | |
TW200919474A (en) | Writing method for non-volatile memory and controller using the same | |
TW201003391A (en) | Block management method and storage system and controller thereof | |
TW200929224A (en) | Data writing method for flash memory and controller thereof | |
TW200847169A (en) | Memory device architectures and operation | |
JPH01269293A (ja) | 単一符号化スタックポインタを備えたスタック | |
TW201110129A (en) | Method for accessing a flash memory and associated memory device | |
TW201140587A (en) | Data storage device and data writing method for a flash memory | |
TW200301901A (en) | Integrated circuit memory device supporting n bit prefetch scheme and 2n burst length | |
TW200302966A (en) | Memory device, data processing method and data processing program | |
TW403880B (en) | Relocatable code storage in an integrated circuit with an embedded microcontroller | |
JP4254932B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
TW200941215A (en) | Management method, management apparatus and controller for memory data access |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |