TWI333144B - Device, system, method and computer-readable storage medium storing instructions for managing errors on a target storage device - Google Patents

Device, system, method and computer-readable storage medium storing instructions for managing errors on a target storage device Download PDF

Info

Publication number
TWI333144B
TWI333144B TW096108907A TW96108907A TWI333144B TW I333144 B TWI333144 B TW I333144B TW 096108907 A TW096108907 A TW 096108907A TW 96108907 A TW96108907 A TW 96108907A TW I333144 B TWI333144 B TW I333144B
Authority
TW
Taiwan
Prior art keywords
data
storage device
partition
target storage
remote system
Prior art date
Application number
TW096108907A
Other languages
English (en)
Other versions
TW200813707A (en
Inventor
Vincent Zimmer
Michael Rothman
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200813707A publication Critical patent/TW200813707A/zh
Application granted granted Critical
Publication of TWI333144B publication Critical patent/TWI333144B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0712—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a virtual computing platform, e.g. logically partitioned systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1883—Methods for assignment of alternate areas for defective areas
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Library & Information Science (AREA)
  • Mathematical Physics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Description

1333144 及與該遠端系統通訊以擷取對應於該寫入請求的該未提交 資料，並且把該未提交資料寫入到該目標儲存裝置中；其 中該嵌入式分割區另能夠至少部分地獨立於正在該主要分 割區上執行的該作業系統而進行該等操作。 5 圖式的簡要說明 將參照以下的發明詳細說明以及圖式來了解本發明實 施例的特徵與優點，其中相同/相似的元件編號表示相同/ 相似的元件，在圖式中： ίο 第1圖展示出一種系統實施例； 第2圖展示出根據一實施例的一種平台管理控制器； 第3圖展示出另一個系統實施例； 第4圖展示出根據一實施例的例示操作； 第5圖展示出另一個系統實施例； 15 第6圖展示出根據另一個實施例的例示操作； 第7圖展示出另一個系統實施例； 第8圖展示出根據另一個實施例的例示操作； 第9圖展示出另一個系統實施例； 第10圖展示出本發明請求項目的另一個系統實施例； 20 第11圖展示出根據另一個實施例的例示操作；以及 第12圖展示出根據另一個實施例的例示操作。 雖然係參照展示性實施例來提出下面的發明說明，對熟 知技藝者來說，可有多種不同的替代方案、變化方式與修 正方式。因此’所意圖的是廣泛地檢視僅由以下申請專利 6 範圍界定的本發明。 ^ 較佳實施例的詳細說明 第1圖展示出本發明請求項目的系統實施例 100。系統 5 100大致地包括主處理器112、第—匯流排122、第二匯流 排126、使用者介面系統116 '晶片組114、系統記憶體 121、平台管理控制器電路11Q、以及快閃記憶體1〇6。此 實施例亦包括儲存裝置118。例如，儲存裝置n8可包括 磁性、光學 '及/或半導體媒體’例如硬碟裝置。主處理器 10 112包含技藝中多種不同處理器中的任—種，例如由本發 明申請案受讓人Intel®(英特爾公司）出品的pentium@(奔 騰)W微處理器。匯流排122與126包括用以傳輸 資料與 命令的各種不同類型匯流排。例如，匯流排122可遵循2〇〇2 年7月22日由位於美國奥勒岡州波特蘭市之ρα啡加丨 15 Interest Gr〇叩出品的週邊構件互連快速 ((PCD-Expressr基本規格帛Μ修正版（以下稱為、'ρα
ExpreSsTM匯流排〃)。匯流排126可遵循串列週邊介面（spi) 規格（以下稱為、'spi匯流排〃卜處理器112、系統記憶體 m、晶片組114、匯流排122與126、快閃記憶體1〇6、 20以及平台管理控制器電路110可包含在單一電路板中，例 如主機板132,且該等部件可整體地或個別地形成一主機 系統。 使用者介面116包含允許人類使用者能輸入命令及/或 資料及/或監看該系統的多種不同裝置，例如鍵盤、指標裝 7 置、及視訊顯示器。晶片组114包括使處理器112、系統 記憶體121、使用者介面系統116、儲存裝置us、與平台 管理控制器電路11〇彼此搞合並且麵合至匯流排122的主 橋接器/中樞系統（未顯示）。晶片組114亦能使快閃記憶體 5 106、主處理器112、系統記憶體121以及平台管理控制器 電路110彼此耦合並且耦合到匯流排126。晶片組114包 含積體電路晶片，例如選自於本發明申請案受讓人出品的 積體電路晶片組（例如’圖形記憶體以及J/Q控制器中樞晶 片組），然亦可（或替代地)使用其他的積體電路晶片。 10 系統記憶體121可包含下列一或多種類型的記憶體：半 導體韌體記憶體、可編程記憶體、非依電性記憶體、唯讀 记憶體、電性可編程記憶體、隨機存取記憶體、快閃記憶 體（其可例如包括NAND或NOR類型記憶體結構）、磁碟記 憶體、及/或光碟記憶體。在此實施例中，記憶體1〇6可包 15含快閃記憶體。此外地或替代地，記憶體121及/或106可 包含其他及/或未來將研發類型的電腦可讀記憶體。可把機 器可讀韌體程式指令儲存在記憶體12ι及/或1〇6中。如以 下所述，可由主處理器112及/或平台管理控制器11〇來存 取且執行該等指令。當由主處理器112及/或平台管理控制 2〇器110執行時，該等指令可使進行本文所述操作的主處理 器112及/或平台管理控制器no成為由主機處理器ip 及/或平台管理控制器110進行的操作。 主處理器112能夠產生一或多個輸入/輸出（j/〇)異動處 理，以從目標儲存裝置118讀取資料及/或寫入資料到目標 8 健存裝置118中。例如，目標儲存裝置可包括一本地储存裝 置（即’耦合至主機系統1〇〇的本地裝置）及/或一遠端儲存 裝置。此外地或替代地，儲存裝置118可包含一或多個冗餘 獨立碟片陣列（RAID)及/或週邊裝置。主處理器112可產生 該等I/O異動處理，例如響應於該主機系統的開機操作、作 業系統（OS)操作及/或應用程式（例如，在該主機系統之主 處理器112及/或韌體指令上執行一或多個指令的軟體應用 铨式）。此外地或替代地，例如耦合至主機系統132及/或遠 端應用程式（未展示）之外接卡（未展示）的外接(add_in)裝置 能夠產生一或多個輸入/輸出（I/O)異動處理，以從儲存裝置 1:18讀取資料及/或寫入資料到儲存裝置118。 平台管理控制器電路110能夠透過匯流排122控制對儲 存裝置118進行的讀取及/或寫人存取動作。在本文的任何 實施例中，''電路〃可單—地或膽何組合方式地包含硬佈 線電路、可編程電路、狀態機器電路及/或包含能由可編程 電路執行之程式指令的記憶體。同樣地，在本文的任何實 施例中，係把電路⑴體現為—或多個積體電路及/或為一 或多個積體電路的部分。如本文中所使用地，、'積體電路" 表示-種半導體裝置及/或微電子裝置，例如―半導體積體 電路晶片。如以下詳細討論地，電路叫亦能夠發掘針對儲 存裝置118的-寫人錯誤，並錢料寫人動作再映射到 儲存裝Μ胸-不同區域。響應於一項讀取請求電路HO 能夠使資料讀取請求再定㈣_存裝置的列區域中， 而該資料能因著電路UQ進行的再映射操作而常駐在巧。 平台管理控制器電路110亦能夠透過網路124以及通訊 鏈路125與一或多個遠端系統140進行通訊。例如，遠端系 統140可包含一遠端伺服器系統或遠端工作站（其相似於主 機系統132)，其含容有一或多個儲存裝置及/或一儲存陣列 5 (其可例如包含耦合至一或多個遠端系統且受一或多個遠 端系統控制的一儲存陣列）。在此實施例中，遠端系統14〇 能夠至少部分地儲存已儲存在儲存裝置118上的資料。如以 下詳細說明地’平台管理電路110能夠至少部分地根據對儲 存裝置118的一項讀取及/或寫入存取動作，來控制對一或 10 多個遠端系統140進行的讀取及/或寫入存取動作。例如， 在此實施例中，電路110亦能夠發掘針對儲存裝置118的一 寫入錯誤。電路110亦能夠判定與該寫入錯誤相關聯的資料 是否位於一或多個遠端系統14〇上；若是，便在遠端系統14〇 對該資料產生一映射圖。電路11〇能夠響應於一項讀取請求 15 而從遠端系統140擷取資料。 平台管理控制器電路11〇能夠透過匯流排122與晶片組 114控制對系統記憶體121的讀取及/或寫入存取動作。電路 110亦能夠檢測至少一主機系統關鍵錯誤，並且讀取系統記 憶體121的内容。如本文任何實施例所使用地，《關鍵錯誤" 20包含使主處理器U2、及/或在主處理器上執行的〇S或應用 程式、及/或開機指令（其可儲存在快閃記憶體1〇6中）停止 欲進行動作（且其可使主機系統132無法運作）的一種狀 況。電路110亦能夠把系統記憶體121的内容寫入到儲存裝 置118及/或寫入到一或多個遠端系統140。 10 1333144 平台管理控制器電路110亦能對快閃記憶體106及/或 儲存裝置118產生頻帶外（OOB)讀取及/或寫入操作。例 如’ OOB讀取及/或寫入操作包含獨立於主機系統132之主 處理器執行之OS而進行的一或多個讀取及/或寫入操作。 5 第2圖較詳細地展示出例示平台管理控制器電路110。在 第2圖中，為了簡要目的而省略了第1圖系統1〇〇的某些部分 (例如電路板132)，但要了解的是，可利用與第1圖實施例 一致的方式來實行第2圖的相似部份，或者在不偏離此實施 例的狀況下，可替代地在其他系統實行方案中實行第2圖的 10相似部份。電路110可包括能進行本文所述操作的處理器電 路204,如對平台電路11〇進行的動作一般。處理器電路2〇4 包含相容於及/或遵循由本發明受讓人於2〇〇〇年12月出版 之Intel®XScale®核心研發者手冊"中所述之inte|®xscale® 核心微架構的個別電路。當然，在不偏離此實施例的狀況 15下，處理器電路204可包含其他類型的處理器核心電路。電 路110亦可包含記憶體210。例如，記憶體21〇可包含電腦 可讀程式指令記憶體，其包括處理器電路2〇4可執行的個別 微碼程式指令組。由處理器電路2〇4執行個別指令組的動作 可把進行本文所述操作的動作視為由處理器電路204進行 20 的動作。 記憶體210可包含界定一規則或一組規則的一或多個平 台策略指令，其例如規定儲存裝置丄以的管理，以及供對快 閃記憶體106進行讀取及/或寫入存取的策略規則。例示平 台策略指令包括保留部分204的大小、致能保留部分204的 11 1333144 隱匿動作或使其無效、致能對快閃記憶體106進行的讀取及 /或寫入存取動作或使其無效、與對快閃記憶體1〇6進行之 寊料寫入及/或讀取事項處理相關聯的優先順序規則、及/ 或其他平台策略指令。處理器電路2〇4可在平台管理控制器 5電路110的操作中執行平台策略指令。當然，該等僅為例示 指令’且本文同樣地闡述其他平台策略指令。 在此實施例中’電路110亦包括允許處理器電路204能 夠透過PCIe匯流排122與晶片組114及/或儲存裝置us交 換命令及資料的PCIe介面電路202。電路11〇亦包括允許處 10 理器電路204能透過S PI匯流排12 6與快閃記憶體1 〇 6交換 命令及資料的SPI介面電路208。然而，亦同樣地由此實施 例來闡述其他匯流排技術以及對應於匯流排介面電路的匯 流排。電路110另包括允許處理器電路204透過網路124與 通訊鏈路12 5與一或多個遠端系統交換命令及資料的網路 15 介面電路206。 網路124可符合或相容於能夠允許利用傳輸控制協定/ 網際網路協定（TCP/IP)來進行通訊的乙太網路通訊協定。 乙太網路協定可符合或相容於美國電機電子工程師協會 (IEEE)於2002年3月發表而稱為”IEEE 802.3標準"的乙太 20 網路標準，及/或此標準的未來版本。此外地或替代地’網 路124能夠利用X.25通訊協定進行通訊。X.25通訊協定 可符合或相容於由國際電信聯盟電信標準化區段（ITU_T) 制定的標準。此外地或替代地，網路124能夠利用一種訊 框中繼通訊協定來進行通訊。該訊框中繼通訊協定可符合 12 或相容於由國際電報電話諮詢委員會（CCITT)及/或美國國 家標準局（ANSI)制定的標準。此外地或替代地，網路124 能夠利用異步傳輸模式(ATM)通訊協定進行通訊。atm通 訊協定可符合或相容於ATM論壇於2001年8月發表而稱 5為''ATM-MPLS網路交織技術1_〇〃的一種Απι標準，及/或 此標準的未來版本。當然，本文亦闡述不同及/或未來研發 的通訊協定。 第3圖展示出另一個系統實施例3〇〇〇在第3圖中，為了 簡要目的，省略了第1圖之系統1〇〇以及第2圖之平台管理控 ίο制器電路11〇的某些部分(例如，電路板132 '網路124與遠 端系統140)，但要了解的是，在不偏離此實施例的狀況下。 可利用與第1圖及/或第2圖之實施例一致的方式來實行第3 圖的相似部件，或者替代地，可在其他系統實行方案中實 行第3圖的相似部件。 15 在此實施例中’儲存裝置118包括一資料區域302以及 一保留區域304。資料區域302包含受主處理器112、電路 110及/或晶片組114存取以讀取及/或寫入上面資料的多個 區段1至η。在此實施例中，平台管理控制器電路11〇能夠控 制儲存裝置118以保留保留區域304。如本文中參照儲存裝 20置118所述地’ ”保留區域〃包括儲存裝置118的一部分，其 通常為控制器電路110能存取且無法為主機系統132執行的 OS所存取。依據儲存裝置118的媒體類型，保留區域3〇4的 大小可受到一選定LBA位址範圍及/或選定的區段數量（例 如’區段1至m)來界定。平台管理控制器電路no亦能夠使 13
1333144 保留區域304隱藏而不受到其他電路的存取，例如使保留部 分304隱藏起來而不受主處理器112及/或主機系統132上 執4亍的OS或應用程式及/或晶片組114及/或一或多個遠端 系統（未展示）的存取，以避免主處理器112及/或主機系統 5 132上執行的〇S或應用程式及/或晶片組114及/或一或多 個遠端系統存取儲存裝置118的保留區域304。在此實施例 中，電路110能夠接收一請求以把資料寫入到儲存裝置118 的資料區域302上。例如，可由主處理器112及/或晶片組 114產生δ亥寫入凊求。如果在一資料寫入嘗試動作中遭遇到 10錯誤’儲存裝置118能夠發出信號表示已發生一錯誤。響應 於來自儲存裝置118而表示已發生一寫入錯誤的一信號，電 路110亦能夠檢測在資料寫入操作中發生的儲存裝置118寫 入錯誤。例如，該錯誤可包括對儲存裝置118之一或多個區 段進行的一項失敗資料寫入嘗試’其在第3圖表示為 I5 響應於s亥寫入錯誤，電路110能夠使該資料再映射到儲 存裝置118的保留區域304。如本文中所使用地，可把''再映 射動作"或'λ再映射〃界定為使資料的實體位置從區段變更為 另一個區段。λ'再映射動作〃亦包括更新及/或改變界定該資 料常駐在儲存裝置118中之何處的一配置表。因此，如第3 20圖所述，區段”χ〃可為一個具有缺點的區段，且電路11〇能 夠使資料寫入嘗試動作再映射到保留區域304的區段λ、γ"。 電路110亦能夠產生有關保留區域3〇4上之、λΥ〃資料位置針 對寊料區域302上之X區段的一映射圖。電路no亦能夠接 收一讀取請求，並且對照該映射圖檢查讀取請求；如果該 14 讀取請求係針對已位於資料區域302之區段、、x"上的資料， 電路110便能夠使讀取請求再定向到保留區域304之區段 λλΥ〃上的再映射資料。 平台管理控制器電路110亦能夠仲裁儲存裝置118的讀 5取及/或寫入存取動作，以保護保留區域304不受到存取。 因此，如果主處理器112產生一I/O異動處理要讀取或寫入 資料到儲存裝置118，平台管理控制器電路u〇可接收此請 求（透過匯流排120);而如果該資料係儲存在（或欲被寫入 到）儲存裝置118的保留區域304中，便拒絕讀取及/或寫入 10請求，及/或如果該資料係儲存在（或欲被寫入到）儲存裝置 118的資料區域302上，便准許讀取及/或寫入請求。 第4圖為流程圖400,其展示出可根據一實施例進行的 例示操作。操作包括在儲存裝置中保留一保留區域（步驟 402)。操作亦包括接收要在儲存裝置中寫入資料的一寫入 15請求（步驟4〇4)。操作亦包括在儲存裝置中檢測一寫入錯誤 (步驟406)。操作另包括在儲存裝置中使資料再映射到保留 區域（步驟408)。操作亦包括接收儲存裝置之資料的一讀取 請求（步驟410)。如果與讀取請求相關聯的資料已被重新映 射到儲存裝置的保留區域中，操作便另包括使該讀取請求 2〇再疋向到儲存裝置之保留區域中的再映射資料（步驟412)。 第5圖展示出另一個系統實施例5〇〇。在第5圖中，為 了簡要目的，省略了第1圖之系統100以及第2圖之平台 管理控制器電路110的某些部分(例如，電路板132)，但 要了解的是，在不偏離此實施例的狀況下。可利用與第工 15 1333144 圖及/或第2圖之實施例一致的方式來實行第5圖的相似部 件，或者替代地，可在其他系統實行方案中實行第5圖的 相似部件。 在此實施例中，儲存裝置118包括一資料區域3〇2。資 5料區域302可包含受主處理器112、晶片組114、遠端系統 140及/或電路11〇存取以讀取及/或寫入上面之資料的多個 &丰又1至η。電路11〇能夠透過網路142與一或多個遠端系統 14〇進行通訊。如所述地，一或多個遠端系統14〇能夠重覆 地在儲存裝置118上儲存（整體地或部分地）資料。在此實施 ίο例中，電路110能夠接收用以把資料寫入到儲存裝置118之 資料區域302上的一請求。例如，可由主處理器112及/或晶 片組114產生該寫入請求。在此實施例中，電路11〇能夠響 應於例如來自主處理器112及/或晶片組Π4的資料讀取及/ 或寫入請求（其可包括一 OS讀取及/或寫入請求）而針對儲 存裝置118進行一資料讀取及/或寫入請求。如果在一資料 寫入嘗試動作中遭遇到錯誤，儲存裝置118能發出信號表示 已發生一錯誤。響應於來自儲存裝置118而表示已發生一寫 入錯誤的一信號，電路110亦能夠檢測在資料寫入操作中發 生的儲存裝置118寫入錯誤。例如，該錯誤包括對儲存來置 20 118之一或多個錯誤區段進行的一項資料寫入嘗試動作，其 在第5圖表示為、、X' 響應於該寫入錯誤，電路110能夠與一或多個遠端系統 WO進行通訊（透過網路124)，以判定與該寫入請求相關聯 的資料是否存在於一或多個遠端系統140上。此已在第5圖 16 中展示為多個、、γ"，其表示遠端系統140上的可得資料。如 果該資料遠端地存在，電路11〇能夠產生有關遠端系統上 λΧγ"資料位置針對儲存裝置118之資料區域3〇2之、、X"區段的 —映射圖。電路11〇亦能夠接收一讀取請求，並對照該映射 5圖檢查該讀取請求；如果該讀取請求係針對已位於資料區 域302之一或多個、'Χ〃區段上的資料，電路110能夠使該讀取 請求再定向到遠端系統140之對應'、丫〃區段上的再映射資 料’並且從遠端系統140擷取該資料。 如果遠端系統不可得或者並不包含、'γ〃資料（對應於針 1〇對儲存裝置118之、、X"區段的資料），電路110可利用上面 參照第3圖實施例的方式而另外地或替代地使該資料再映 射到儲存裝置118的保留區域304。電路11〇亦能夠產生 有關保留區域304上、、γ〃資料位置針對資料區域3〇2上之 λλχ’’區段的一映射圖，且利用上面參照第3圖實施例的方式 15使針對該資料的讀取請求再映射到保留區域304。此外地 或替代地，如果遠端系統140並不包含、'丫"資料(對應於針 對儲存裝置118之''X"區段的資料），電路11〇能夠再映射 該資料到遠端系統14〇，且因此遠端地儲存該資料。 第6圖為一流程圖，其展示出根據另一個實施例進行的 例示操作600。操作包括與遠端系統進行通訊（步驟602)。 操作另包括接收要寫入資料到目標儲存裝置的一寫入請求 (步驟6G4)。操作亦包括檢測目標儲存裝置巾的—寫入錯誤 (步驟606)。操作亦包括發掘遠端系統上與該寫人請求相關 聯的資料（步驟608)。如果該資料位於遠端位置，操作亦包 17 1333144 括在遠端系統上針對該資料產生一映射圖（步驟61〇ρ操作 亦包括在目標儲存裝置上接收針對資料的一讀取請求（步 驟612) 如果已把與該讀取請求相關聯的資料再映射到該 遠端系統’操作另包括從遠端系統擷取該資料（步驟614)。 5 第7圖展示出另一個系統實施例700。在第7圖中，為 了簡要目的’省略了第1圖之系統1〇〇以及第2圖之平台 管理控制器電路11〇的某些部分（例如，電路板132)，但 要了解的是，在不偏離此實施例的狀況下。可利用與第丄 圖及/或第2圖之實施例一致的方式來實行第7圖的相似部 10件，或者替代地，可在其他系統實行方案中實行第7圖的 相似部件。 在此實施例中，平台管理控制器電路11〇能夠讀取系統 記憶體121的記憶體内容702。電路no亦能夠把系統記憶 體121的記憶體内容702寫入到儲存裝置us (且利用相似 15於上面參照第3圖的方式來進行此操作）。此外地或替代 地，電路110亦能夠透過網路124 (且利用相似於上面參照 第5圖的方式來進行此操作）把系統記憶體121的記憶體内 容702寫入到一或多個遠端系統14〇。例如，可能發生一關 鍵錯誤，其避免在主機系統上執行的〇5及/或應用程式存取 20記憶體。如果發生了 一關鍵錯誤，記憶體處理器112及/或 晶片組114能夠發出信號表示已發生一錯誤。響應於來自處 理器112及/或晶片組114而表示已發生一關鍵錯誤的一信 號，電路11〇能夠檢測一關鍵錯誤，並且把記憶體内容121 儲存到儲存裝置118或遠端系統14〇 (或二者）中。例如，此 18 丄川144 動作可在關鍵錯誤發生之時查核系統記憶體121中的資料。 第8圖為—流程圖，其展示出根據另一個實施例進行的 例示操作8〇〇。操作包括檢測一關鍵錯誤（步驟go?)。操作 另包括讀取系統記憶體的記憶體内容(步驟804)。操作亦包 5括把記憶體内容寫入到目標儲存裝置（步驟806)。此外地或 替代地’操作包括與遠端系統進行通訊（步驟808)，並且把 5己憶體内容寫入到遠端系統中（步驟810)。 第9圖展示出本發明請求項目的另一個系統實施例 900°在此實施例中’平台管理控制器電路11〇,可包含在輕 10合至匯流排122的電路卡120中。如箏1圖的實施例，平台 官理控制器電路110’可包含在一或多個積體電路晶片中或 I成或夕個積體電路晶片的部分。此實施例包括電路卡 插槽130。可把電路卡12〇建構為允許插入到插槽13〇中。 當把電路卡120適當地插入到插槽130時，連接器134與137 15可電性且機械性地彼此耦合。當連接器134與137如此彼此 耦合時，電路卡120可電性地耦合至匯流排122，且透過匯 流排122及/或匯流排126以及晶片組114與系統記憶體 121、主處理器112、使用者介面系統116及，或快閃記憶體 106交換資料及/或命令。此外地或替代地，平台管理控制 20器電路110,可與透過通訊鏈路125'與主機系統132,以及耦 合至網路124’的一或多個遠端系統交換命令與資料。在此 實施例中，平台管理電路110的操作方式相同於上面參照第 1圖至第8圖說明的操作方式’差異在於可省略spi匯流排介 面電路308，且反之透過晶片、組114在電路卡12〇以及快閃 19 1333144 記憶體106之間交換命令與資料。 第10圖展不出本發明請求項目的另一個系統實施例 1000。系統1GQQ大致上包括多重核心（多核心）主處理器 112、晶片組114、系統記憶體121，、頻帶内網路介面電 5路1006、儲存裝置U8、以及能夠在網路124上透過通訊 鏈路125與一或多個遠端系統14〇進行通訊的頻帶外（〇〇B) 網路介面電路1008。多核心主處理器112,包括技藝中已知 具有多個核心的任何不同處理器，如本專利申請案受讓人 出品的Intel®Pentium®D雙核心處理器。 10 在此實施例中，多核心處理器112,包括多個核心CPU， 例如CPin、CPU2、CPU3以及⑽4。當然，在此實施例 中可使用額外或較少的核心。可邏輯地及/或實體地把多核 心處理器112’劃分為多個分割區。例如，在此實施例中， 可把處理器112,劃分為包括CPU1與CPU2的主要分割區 15 1004，以及包括CPU3與CPU4的嵌入式分割區1002。主 要分割區1004能夠執行作業系統（例如，Wind〇ws、Unux 等）。嵌入式分割區1002能夠與儲存裝置118及/或〇〇B 網路介面1008-同執行I/O異動處理，如以下詳細說明地。 在此實施例中，可邏輯性地及/或實體地把記憶體121, 20分割成能夠儲存命令、指令、及/或用以操作主要分割區 之^料的系統5己憶體1 ’以及能夠儲存命令指令、 及/或用以操作後入式分割區《資料的系統記憶體 2»〇〇B網路介面1008及/或頻帶内網路介面1〇〇6包含耦 合到匯流排之電路卡(相似於第9圖的電路卡12〇)上的網 20 1333144 路介面電路。在此實施例中，00B網路介面1〇〇8能夠響 應於來自嵌人式分割區1()〇2而要從遠端系統14G讀取資 料及/或寫入資料到遠端系統140之00B命令而與遠端系 統140進行通訊。頻帶内網路介面1〇〇6能夠響應於來自 5主要分割區1004的命令而與遠端系統(未展示）進行通訊。 • 此實施例的操作性特徵相似於上面參照第1圖至第9圖 所述的特徵。然而，在此實施例中，嵌人式分割區咖 • ㈣進行歸咎於平台管理控㈣m的操作（如上詳細所 述）。儘管主要分割區職能夠執行〇s以及與目標儲存 1〇裝置118的I/O異動處理，嵌入式分割區1〇〇2能夠針對 主要分割區而於頻帶外運作，這表示該嵌入式分割區能夠 獨立於在主要分割區職上執行的os而運作。於此，嵌 入式分割區1002可運作為—目標裝置代理器，以針對主要 分割區譲掌管與目標裝置118的1/〇異動處理並且 15獨立於正在主要分割區上執行的〇S。 馨在此實施例中，嵌入式分割區賺能夠接收把資料寫 ； 人到目標儲存裝置118中的寫人命令。例如，可由主要分 _ ㈣1004產生寫入命令。響應於針對目標裝置118的迫 近寫入請求，以式分割區贿可把劃分寫人請求以把資 2〇料寫人到儲存裝置118及/或遠端系統H0。如果有—迫近 寫入請求且已發生-錯誤(例如，一寫入錯誤、使主要分割 區當機且重置的關鍵系統錯誤、一監視程式逾時錯誤等）， 便會有並不會被寫入到目標裝i 118 $未提交 (_mm丨_資料(及/或部分提交資料）。在此狀況中，嵌 21 1333144 入式分割區1002能夠檢測錯誤的進展，因此並不會發生使 兀成針對目標裝置118的迫近寫入請求，且把對應於該迫 近寫入請求的未提交資料寫入到遠端系統140。在重置主 要分割區1004時，嵌入式分割區1002能夠傳送一請求到 5遠端系統140(透過OOB網路介面1008)，以擷取未提交資 料並且把未提交資料寫入到目標裝置n8。 為此目的，且在處理器112,重置後進行初始化時，嵌入 式分割區1002可在系統記憶體2中產生一、、郵箱〃。例如， 該郵箱包含針對系統1〇〇〇中一或多個指定裝置的一記憶 1〇體配置。因此，嵌入式分割區1〇〇2可針對〇OB網路介面 1008產生一郵箱。例如，嵌入式分割區1〇〇2可在針對〇〇B 網路介面1008的該郵箱中包括由〇〇b網路介面1〇〇8存 取以與遠端系統140通訊以擷取未提交資料的指令。該郵 箱亦包括LBA(例如，區段、叢集等）及/或與遠端系統14〇 15上之未提交資料位置相關聯的指標器資訊。 第11圖為一流程圖，其展示出根據另一個實施例進行 的例示操作1100。操作包括在多核心處理器中產生包含至 少一核心的一主要分割區，以及包含至少一不同核心的一 嵌入式分割區（步驟1102)。操作另包括利用主要分割區執 20行一作業系統（步驟1104)。操作額外地包括安排經由嵌入 式分割區之目標裝置I/O訊務的路徑（步驟11〇6)。操作另 包括參照第4圖所述的寫入與讀取錯誤操作、參照第6圖 所述的遠端寅料復原、參照第8圖所述的系統錯誤復原操 作、及/或參照第12圖所述的操作。 22 1333144 第12圖為一流程圖，其展示出根據另一個實施例進行 的例示操作1200。操作包括接收要把資料寫入到目標裝置 的一請求（步驟1202)。操作另包括與一遠端系統進行通 afl，且把對應於該寫入睛求的資料再映射到遠端系統（步驟 5 1204)。操作亦包括在對目標裝置進行寫入動作時檢測一錯 誤，因此可有未提交資料存在（步驟1206)。操作另外包括 與达知系統進行通訊，以操取未提交資料並且把未提交資 料寫入到目標裝置中（步驟1208)。 因此，總結來說，本文的至少一實施例包括含有多個處 ίο理器核心處理器的一積體電路(IC)〇IC包括含有能執行一作 業系統之至少一處理器核心的一主要分割區，以及含有至 少一不同處理器核心的一嵌入式分割區。嵌入式分割區能 夠進行下列操作：在一目標儲存裝置上接收要寫入資料的 一寫入請求、與耦合至該嵌入式分割區的一遠端系統進行 15通訊、並且把對應於該寫入請求的資料再映射到該遠端系 統；當嘗試寫入資料到該儲存裝置時檢測一錯誤進而使 未提交資料保持指向該目標儲存裝置；以及與該遠端系統 通-ft以操取對應於该寫入凊求的未提交資料，並且寫入該 未提交資料到該目標儲存裝置。該嵌入式分割區亦能夠至 20 乂 刀地獨立於正在該主要分割區上執行的該作業系統而 進行該等操作。 較佳地，此實施例中的積體電路允許在儲存裝置的保留 部分上儲存事件記錄以及資料，以供系統查核用。更佳地， 此實施例中的積體電路能夠把資料健存在儲存裝置中無法 23 10 15 伴j 1乍4及M Ba片緩讀取/寫人操作存取的安全(隱匿） ''卩刀内Θ樣地’此實施例的積體電路能夠把主機系 統記憶體内容儲存_存裝置的保留部分及/或到-遠端 糸統中，以允許發生~主機系統關鍵錯誤時能查核且復原 記憶體内容。此實施例的積體電路亦能夠獨立於一作業系 統而進行或夕個操作。在―替代實施例中，可使用一軟 體平口驅動程式，其接收與該目標儲存裝置相關聯的寫入 及/或讀取錯誤並处該種錯誤傳達到該嵌人式分割區。例 如，當主要分髓上的軟體發生錯誤時（即，在把—讀取或 寫入指令傳遞到賴人式分顏之前），雜驅動程式可致 能當中備置的一或多個錯誤復原策略。 本發明中的用語以及表達方式僅用於描述用途而不具 限制性且不思圖使用該等用語以及表達方式來排除所展 示以及描述特徵的任何等效方式（或其部份）；可了解的 是，在申π專利範圍的範圍内，可進行各種不同的修正方 式。其他的修改方式、變化方式、替代方案亦是可能的。 因此，下列申請專利範圍意圖涵蓋所有該等等效方案。 【圖式簡單說明】 第1圖展示出一種系統實施例； 20 第2圖展示出根據一實施例的一種平台管理控制器； 第3圖展示出另一個系統實施例； 第4圖展示出根據一實施例的例示操作； 第5圖展示出另一個系統實施例； 第6圖展示出根據另一個實施例的例示操作； 24 1333144 第7圖展示出另一個系統實施例； 第8圖展示出根據另一個實施例的例示操作； 第9圖展示出另一個系統實施例； 第10圖展示出本發明請求項目的另一個系統實施例； 第11圖展示出根據另一個實施例的例示操作；以及 第12圖展示出根據另一個實施例的例示操作。 【主要元件符號說明】
100 糸統 130 電路卡插槽 106 快閃記憶體 132 主機板、主機系統 110 平台管理控制器電路 132， 主機系統 110' 平台管理控制器電路 134 連接器 112 主處理器 137 連接器 114 晶片組 140 遠端系統 116 使用者介面系統 140， 遠端系統 118 儲存裝置 202 Pde介面電路 120 電路卡 204 處理器電路、 121 糸統記憶體 206 網路介面電路 121， 糸統記憶體 208 SPI介面電路 122 第一匯流排 210 記憶體 124 網路 300 系統 124， 網路 302 資料區域 125 通訊鏈路 304 保留區域 125， 通訊 400 操作 126 第·一匯流排 402〜412 步驟 25 1333144 500 糸統 1004 主要分割區 600 操作 1006 頻帶内網路介面電路 602〜614 步驟 1008 頻帶外(OOB)網路介面 700 糸統 電路 702 記憶體内容 1100 操作 800 操作 1102〜1106步驟 802〜810 步驟 1200 操作 900 系統 1202-4208 步驟 1000 系統 1002 嵌入式分割區
26

Claims (1)

1333144 9V月 曰修正本 十、申請專利範圍： 1· 一種用以管理目標儲存裝置上之錯誤的設備，其包含： 包含有多個處理器核心的一個積體電路(1C)，該1C 具有一個主要分割區以及一個嵌入式分割區，其中該主 5 要分割區包含有能執行一個作業系統的至少一個處理 器核心，且該嵌入式分割區包含有不同的至少一個處理 器核心，該嵌入式分割區能夠進行下列操作： 接收用以在一個目標儲存裝置上寫入資料的 一個寫入請求； 10 與耦接至該嵌入式分割區的一個遠端系統通 訊，並將對應於該寫入請求的資料再映射至該遠端 系統； 檢測在嘗試將資料寫入到該儲存裝置時的一 個錯誤，維持未提交資料為導向至該目標儲存裝 15 置；以及 與該遠端系統通訊以擷取對應於該寫入請求 的該未提交資料，並將該未提交資料寫入到該目標 儲存裝置中， 其中， 20 該錯誤包含牽涉到該主要分割區的能夠使該 主要分割區重置的一個關鍵錯誤， 該嵌入式分割區另能夠把該未提交資料寫入 到該遠端系統，並且 在從該重置動作進行初始化時，該嵌入式分割 27 區另能夠從該遠端系統擷取該未提交資料，並將該 未提交資料儲存在該目標儲存裝置上。 2. 如申請專利範圍第1項之設備，其中： 該嵌入式分割區另能夠使對應於該寫入請求的資 5 料再映射至該目標儲存裝置的一個保留區域， 該嵌入式分割區另能夠接收用以讀取對應於該錯 誤之該資料的至少一個資料讀取請求，並將該資料讀取 請求重新導向至該目標儲存裝置之該保留區域。 3. 如申請專利範圍第1項之設備，其中： 10 該嵌入式分割區另能夠接收針對該目標裝置上之 資料的至少一個資料讀取請求，並將該讀取請求重新導 向至該遠端系統以擷取該資料。 4. 如申請專利範圍第1項之設備，其中： 該嵌入式分割區另能夠至少部分地獨立於正在該 15 主要分割區上執行的該作業系統而進行該等操作。 5. —種用以管理目標儲存裝置上之錯誤的系統，其包含： 包含有多個核心處理器的一個積體電路(1C)，該1C 具有一個主要分割區以及一個嵌入式分割區，其中該主 要分割區包含有能執行一個作業系統的至少一個處理 20 器核心，且該嵌入式分割區包含有不同的至少一個處理 器核心，以及能耦接至一個匯流排的一個頻帶外（OOB) 網路介面卡，該嵌入式分割區能夠進行下列操作： 接收用以在一個目標儲存裝置上寫入資料的 一個寫入請求； 28 透過該00B網路介面卡，與耦接至該嵌入式分 割區的一個遠端系統通訊，並將對應於該寫入請求 的資料再映射至該遠端系統； 檢測在嘗試將資料寫入到該儲存裝置時的一 5 個錯誤，維持未提交資料為導向至該目標儲存裝 置；以及 透過該00B網路介面卡，與該遠端系統通訊以 擷取對應於該寫入請求的該未提交資料，並將該未 提交資料寫入到該目標儲存裝置中， 1〇 其中， 該錯誤包含牽涉到該主要分割區的能夠使該 主要分割區重置的一個關鍵錯誤， 該嵌入式分割區另能夠把該未提交資料寫入 到該遠端系統，並且 15 在從該重置動作進行初始化時，該嵌入式分割 區另能夠從該遠端系統擷取該未提交資料，並將該 未提交資料儲存在該目標儲存裝置上。 6. 如申請專利範圍第5項之系統，其申： 該嵌入式分割區另能夠使對應於該寫入請求的資 20 料再映射至該目標儲存裝置的一個保留區域， 該嵌入式分割區另能夠接收用以讀取對應於該錯 誤之該資料的至少一個資料讀取請求，並將該資料讀取 請求重新導向至該目標儲存裝置之該保留區域。 7. 如申請專利範圍第5項之系統，其中： 29 1333144 該嵌入式分割區另能夠接收針對該目標裝置上之 資料的至少一個資料讀取請求，並將該讀取請求重新導 向至該遠端系統以擷取該資料。 8. 如申請專利範圍第5項之系統，其中： 5 該嵌入式分割區另能夠至少部分地獨立於正在該 主要分割區上執行的該作業系統而進行該等操作。 9. 一種儲存有用以管理目標儲存裝置上之錯誤之指令的 電腦可讀儲存媒體，其中該等指令在由一個機器執行時 將產生下列操作： 10 將多個核心處理器分割成一個主要分割區以及一 個嵌入式分割區，其中該主要分割區包含有能執行一個 作業系統的至少一個處理器核心，且該嵌入式分割區包 含有不同的至少一個處理器核心，該嵌入式分割區能夠 進行下列操作： 15 接收用以在一個目標儲存裝置上寫入資料的 一個寫入請求； 與耦接至該嵌入式分割區的一個遠端系統通 訊，並將對應於該寫入請求的資料再映射至該遠端 系統； 20 檢測在嘗試將資料寫入到該儲存裝置時的一 個錯誤，維持未提交資料為導向至該目標儲存裝 置；以及 與該遠端系統通訊以擷取對應於該寫入請求 的該未提交資料，並將該未提交資料寫入到該目標 30 1333144 儲存裝置中；以及 響應於牽涉到該主要分割區的能夠使該主要 分割區重置的一個關鍵錯誤，而把該未提交資料寫 入到該遠端系統，並且在從該重置動作進行初始化 5 時，從該遠端系統擷取該未提交資料，並將該未提 交資料儲存在該目標儲存裝置上。 10.如申請專利範圍第9項之電腦可讀儲存媒體，其中該等 指令在由該機器執行時將另產生下列操作： 使對應於該寫入請求的資料再映射至該目標儲存 10 裝置的一個保留區域； 接收用以讀取對應於該錯誤之該資料的至少一個 資料讀取請求；以及 將該資料讀取請求重新導向至該目標儲存裝置之 該保留區域。 15 11_如申請專利範圍第9項之電腦可讀儲存媒體，其中該等 指令在由該機器執行時將另產生下列操作： 接收針對該目標裝置上之資料的至少一個資料讀 取請求，並將該讀取請求重新導向至該遠端系統以擷取 該資料。 20 12.如申請專利範圍第9項之電腦可讀儲存媒體，其中： 該嵌入式分割區另能夠至少部分地獨立於正在該主 要分割區上執行的該作業系統而進行該等操作。 13. —種用以管理目標儲存裝置上之錯誤的方法，其包含下 列步驟： 31 1333144 將多個核心處理器分割成一個主要分割區以及一 個嵌入式分割區，其中該主要分割區包含有能執行一個 作業系統的至少一個處理器核心，且該嵌入式分割區包 含有不同的至少一個處理器核心，該嵌入式分割區能夠 5 進行下列操作： 接收用以在一個目標儲存裝置上寫入資料的 一個寫入請求； 與耦接至該嵌入式分割區的一個遠端系統通 訊，並將對應於該寫入請求的資料再映射至該遠 10 端系統； 檢測在嘗試將資料寫入到該儲存裝置時的一 個錯誤，維持未提交資料為被導向至該目標儲存 裝置；以及 與該遠端系統通訊以擷取對應於該寫入請求 15 的該未提交資料，並將該未提交資料寫入到該目 標儲存裝置中；以及 響應於牽涉到該主要分割區的能夠使該主要 分割區重置的一個關鍵錯誤，而把該未提交資料 寫入到該遠端系統，並且在從該重置動作進行初 20 始化時，從該遠端系統擷取該未提交資料，並將 該未提交資料儲存在該目標儲存裝置上。 14·如申請專利範圍第13項之方法，其另包含下列步驟： 使對應於該寫入請求的資料再映射至該目標儲存 裝置的一個保留區域； 32 1333144 接收用以讀取對應於該錯誤之該資料的至少一個 資料讀取請求；以及 將該資料讀取請求重新導向至該目標儲存裝置之 該保留區域。 5 15·如申請專利範圍第13項之方法，其另包含下列步驟： 接收針對該目標裝置上之資料的至少一個資料讀 取請求，並將該讀取請求重新導向至該遠端系統以擷取 該資料。 16_如申請專利範圍第13項之方法，其中： 10 該嵌入式分割區另能夠至少部分地獨立於正在該 主要分割區上執行的該作業系統而進行該等操作。
33
TW096108907A 2006-03-21 2007-03-15 Device, system, method and computer-readable storage medium storing instructions for managing errors on a target storage device TWI333144B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/385,305 US7543179B2 (en) 2005-03-21 2006-03-21 Error management topologies

Publications (2)

Publication Number Publication Date
TW200813707A TW200813707A (en) 2008-03-16
TWI333144B true TWI333144B (en) 2010-11-11

Family

ID=38522768

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096108907A TWI333144B (en) 2006-03-21 2007-03-15 Device, system, method and computer-readable storage medium storing instructions for managing errors on a target storage device

Country Status (5)

Country Link
US (1) US7543179B2 (zh)
CN (1) CN101405700B (zh)
DE (1) DE112007000688B4 (zh)
TW (1) TWI333144B (zh)
WO (1) WO2007109476A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7412619B2 (en) 2005-03-21 2008-08-12 Intel Corporation Integrated circuit capable of error management
US7543179B2 (en) 2005-03-21 2009-06-02 Intel Corporation Error management topologies
US8327228B2 (en) * 2009-09-30 2012-12-04 Intel Corporation Home agent data and memory management
US8799586B2 (en) * 2009-09-30 2014-08-05 Intel Corporation Memory mirroring and migration at home agent
US9262270B2 (en) 2012-12-28 2016-02-16 Intel Corporation Live error recovery
US9208817B1 (en) 2015-03-10 2015-12-08 Alibaba Group Holding Limited System and method for determination and reallocation of pending sectors caused by media fatigue
US10375038B2 (en) 2016-11-30 2019-08-06 International Business Machines Corporation Symmetric multiprocessing management
US10582636B2 (en) * 2017-08-07 2020-03-03 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Server having a dual-mode serial bus port enabling selective access to a baseboard management controller
US11645155B2 (en) * 2021-02-22 2023-05-09 Nxp B.V. Safe-stating a system interconnect within a data processing system

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471427A (en) * 1981-12-01 1984-09-11 Burroughs Corporation Direct memory access logic system for a data transfer network
US5778418A (en) * 1991-09-27 1998-07-07 Sandisk Corporation Mass computer storage system having both solid state and rotating disk types of memory
TW261687B (zh) * 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
CA2131627A1 (en) * 1992-03-09 1993-09-16 Yu-Ping Cheng High-performance non-volatile ram protected write cache accelerator system
US5524212A (en) * 1992-04-27 1996-06-04 University Of Washington Multiprocessor system with write generate method for updating cache
GB9613088D0 (en) 1996-06-21 1996-08-28 Memory Corp Plc Memory device
US5862314A (en) * 1996-11-01 1999-01-19 Micron Electronics, Inc. System and method for remapping defective memory locations
US5933852A (en) * 1996-11-07 1999-08-03 Micron Electronics, Inc. System and method for accelerated remapping of defective memory locations
JPH10154101A (ja) * 1996-11-26 1998-06-09 Toshiba Corp データ記憶システム及び同システムに適用するキャッシュ制御方法
US6073209A (en) * 1997-03-31 2000-06-06 Ark Research Corporation Data storage controller providing multiple hosts with access to multiple storage subsystems
US6578120B1 (en) * 1997-06-24 2003-06-10 International Business Machines Corporation Synchronization and resynchronization of loosely-coupled copy operations between a primary and a remote secondary DASD volume under concurrent updating
US7055055B1 (en) * 1999-04-23 2006-05-30 Symantec Corporation Write cache flushing method for reducing data corruption
US6446175B1 (en) * 1999-07-28 2002-09-03 Storage Technology Corporation Storing and retrieving data on tape backup system located at remote storage system site
US6467048B1 (en) * 1999-10-07 2002-10-15 Compaq Information Technologies Group, L.P. Apparatus, method and system for using cache memory as fail-over memory
US6629192B1 (en) * 1999-12-30 2003-09-30 Intel Corporation Method and apparatus for use of a non-volatile storage management system for PC/AT compatible system firmware
US6973517B1 (en) * 2000-08-31 2005-12-06 Hewlett-Packard Development Company, L.P. Partition formation using microprocessors in a multiprocessor computer system
US6785767B2 (en) * 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US20060195667A1 (en) * 2001-05-10 2006-08-31 Hitachi, Ltd. Remote copy for a storage controller with consistent write order
WO2003001524A2 (en) * 2001-06-21 2003-01-03 Steven Bress Systems and methods for removing data stored on long-term memory devices
US6836438B2 (en) * 2002-01-11 2004-12-28 Macronix International Co., Ltd. Method and apparatus for dynamically hiding a defect in an embedded memory
US6782453B2 (en) * 2002-02-12 2004-08-24 Hewlett-Packard Development Company, L.P. Storing data in memory
US6845470B2 (en) * 2002-02-27 2005-01-18 International Business Machines Corporation Method and system to identify a memory corruption source within a multiprocessor system
US6907505B2 (en) * 2002-07-31 2005-06-14 Hewlett-Packard Development Company, L.P. Immediately available, statically allocated, full-logical-unit copy with a transient, snapshot-copy-like intermediate stage
CN100347731C (zh) * 2003-01-31 2007-11-07 松下电器产业株式会社 半导体存储卡及对其进行控制的程序
US7275179B1 (en) * 2003-04-24 2007-09-25 Network Appliance, Inc. System and method for reducing unrecoverable media errors in a disk subsystem
US6925533B2 (en) * 2003-05-07 2005-08-02 International Business Machines Corporation Virtual disk image system with local cache disk for iSCSI communications
US7047361B2 (en) * 2003-08-04 2006-05-16 Phison Electronics Corp. Data storage device using SDRAM
KR100558551B1 (ko) * 2003-12-22 2006-03-10 삼성전자주식회사 불휘발성 메모리 소자에서의 전원 검출장치 및 그에 따른검출방법
US8055745B2 (en) * 2004-06-01 2011-11-08 Inmage Systems, Inc. Methods and apparatus for accessing data from a primary data storage system for secondary storage
US20060184717A1 (en) 2005-02-17 2006-08-17 Intel Corporation Integrated circuit capable of flash memory storage management
US7412619B2 (en) * 2005-03-21 2008-08-12 Intel Corporation Integrated circuit capable of error management
US7543179B2 (en) 2005-03-21 2009-06-02 Intel Corporation Error management topologies

Also Published As

Publication number Publication date
CN101405700B (zh) 2011-03-09
DE112007000688T5 (de) 2009-02-12
US7543179B2 (en) 2009-06-02
DE112007000688B4 (de) 2016-08-18
TW200813707A (en) 2008-03-16
WO2007109476A1 (en) 2007-09-27
CN101405700A (zh) 2009-04-08
US20060212762A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
TWI333144B (en) Device, system, method and computer-readable storage medium storing instructions for managing errors on a target storage device
CN111177029B (zh) 用于管理软件定义的永久性存储器的系统及方法
US11360696B2 (en) System startup method and apparatus, electronic device, and storage medium
CN106598480B (zh) 具有接口控制机制的电子系统及其操作方法
US8782473B2 (en) Sending failure information from a solid state drive (SSD) to a host device
US8782469B2 (en) Request processing system provided with multi-core processor
US20110197011A1 (en) Storage apparatus and interface expansion authentication method therefor
TW200415470A (en) Integrated circuit having multiple modes of operation
US11055022B2 (en) Storage system and method for early host command fetching in a low queue depth environment
US20100042579A1 (en) Generating and/or receiving, at least in part, at least one data access request
US20060112267A1 (en) Trusted platform storage controller
JP2010044635A (ja) ファイルサーバシステム及びファイルサーバシステム起動方法
US20190065300A1 (en) Method of retrieving debugging data in uefi and computer system thereof
JP2006227856A (ja) アクセス制御装置及びそれに搭載されるインターフェース
US9870162B2 (en) Method to virtualize PCIe controllers to support boot/hibernation/crash-dump from a spanned virtual disk
US8612656B2 (en) Implementing device physical location identification in serial attached SCSI (SAS) fabric using resource path groups
KR100708567B1 (ko) Ｄｍａ 회로 및 이것을 이용한 디스크 어레이 장치
US11226755B1 (en) Core dump in a storage device
TW201133240A (en) System recovery method, and storage medium controller and storage system using the same
US10310758B2 (en) Storage system and storage control method
US7412619B2 (en) Integrated circuit capable of error management
US20080195837A1 (en) Data access method, channel adapter, and data access control device
US7418545B2 (en) Integrated circuit capable of persistent reservations
US20060277326A1 (en) Data transfer system and method
US7418548B2 (en) Data migration from a non-raid volume to a raid volume