TWI325726B - Method and system for video compression and decompression (codec) in a microprocessor - Google Patents

Method and system for video compression and decompression (codec) in a microprocessor Download PDF

Info

Publication number
TWI325726B
TWI325726B TW095103917A TW95103917A TWI325726B TW I325726 B TWI325726 B TW I325726B TW 095103917 A TW095103917 A TW 095103917A TW 95103917 A TW95103917 A TW 95103917A TW I325726 B TWI325726 B TW I325726B
Authority
TW
Taiwan
Prior art keywords
video
memory
wafer
processing
current
Prior art date
Application number
TW095103917A
Other languages
English (en)
Other versions
TW200708117A (en
Inventor
Lu Paul
Pan Weiping
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW200708117A publication Critical patent/TW200708117A/zh
Application granted granted Critical
Publication of TWI325726B publication Critical patent/TWI325726B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • H04N19/433Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)

Description

1325726 •九、發明說明: 【發明所屬之技術領域】 - 本發明涉及視頻壓縮和解壓縮,更具體地說,涉及一種微處理器 、·-内用於視頻壓縮和解壓縮的視頻資料處理方法和系統。 . 【先前技術】 視頻塵縮贿壓縮脑,以及各種不_圖像大小標準,被應用于現 有的視頻壓縮系統的視頻資訊錄製、傳輸、存儲和重播過程中。例如, 鲁普通中間格式(CIF)和視頻圖形陣列(VGA)格式用於視頻資訊的
间質量重播和錄製’例如攜帶型攝像機和視頻剪輯。CIF格式是ITu_T 的Η.261/Ρχ64標準提供的一種可選格式。它產生具有288個非隔行掃 描量度行的彩色圖像’每個包含352個象素。VGA格式支援64(M8〇 象素的解析度’是個人電腦常用的顯示視頻資訊的解析度。高質量視 頻的幀率最高可以爲30幀每秒(φ3)。 用於視頻資訊的高質量重播和錄製的現有視頻處理系統例如應用 籲OF和/或VGA格式的視頻處理系統,利用視頻編碼和解碼技術在傳 輸或儲存過程中愿縮視頻資訊,以及在傳輸視頻資料至顯示器之前對 基本視頻㈣it行解_。__和讎職術,例如動作處理、 離散余弦變換和變長編碼(VLC),在現有視頻處理系射,視頻資料 或其他嵌入處理器的通用咖的 大部分資料傳輸和處理資源。然而,通用cpu還處理其他即時任務, 例如在視齡射與視_路巾他模_信。在财視頻編碼/ 解碼系統中’ CPU和微處理器執行的針計算視頻處理任務和資料傳 5 J325726 % .輸任務的增加,嚴重的降低視頻處理網路中CPU可提供的視頻質量。 ,比較本申明後績部分結合附圖的本發明,現有的和傳統的方法的 一進一步局限性和缺點對於本領域的技術人員來說是顯而易見的。 【發明内容】 . 本申凊結合至少一副附圖展示和/或介紹了 一種視頻資料的微處 理器上處理祕和/或方法,並在翻要求書巾給丨更完整的描述。 根據本發明的一個方面,提供一種微處理器上處理視頻資料的方 •法’所述方法包括: 在晶片上接收當前視頻幀内的多個行; 將在所述當前視頻幀内的所述多個行之前出現的多個之前已處理 的視頻幀的至少一部分存儲於位於所述晶片外的第一記憶體内; 將所述當前視頻幀内所述接收的多個行的至少一部分存儲於位於 所述晶片上的記憶體内; 在所述晶片上,利用所述多個之前已處理的視頻傾的所述存儲的 參至少-部分對所述當前視頻悄内所述接收的多個行的第一部分進行編 碼。 優選地’所述方法進-步包括:將所述當前視頻_所述接收的 多個行的所述存儲的至少一部分轉換爲Y〗【JY格式。 優選地’所述方法進-步包括:將所述多個之前已處理的視賴 的第-部分從位於所述晶片外的所述第—記憶體傳送至位於所述晶片 上的所述記憶體内。 優選地,所述方法進-步包括:基於所述當前視内所述接收 6 1325726 部分之間的 的多個灯的第二部分與所述多個之前處理的視頻傾的第 差別,確定至少一個預測誤差。 …優選地’所述方法進—步包括:對所述確定的至少―個預測誤差 進打離散余弦變換和量化’以獲得至少_個量化的頻率係數。 優選地,所述方法進一步包括··將所述至少一個量化頻率係 儲於所述晶片上的緊耦合記憶體内。 優選地’所述方法進一步包括:基於所述離散余弦變換和量化後 的所述奴的至少—個預測誤差,對所述當前視頻_所述接收的多 個行的所述第二部分進行編碼。 優選地’所述編碼包括通過找合關助運算时面進行編碼。 優選地’所述方法進-步包括:對所述離散余弦和量化後的 所述確定的至少-個預測誤差進行反向量化和反向離散余弦變換。
優=地’所述方法進一步包括:基於所述經過反向離散余弦變換 和反向量化後的所述至少—個_誤差,生成至少—個重建的參考I 優選地’所述方法進-步包括:存儲所述生成的至少一個重建的 參考幀於所述晶片外的第二記憶體内。 根據本發明的—财面,提供—概處㈣上處理涵資料的方 法’所述方法包括: 在晶片上接收當前視賴内的多個已編碼巨集塊; ^將在所述#前視頻額所料個已編顧集塊之前出現的多個之 解媽的視賴的至 > —部分存儲於位於所述晶片外部 體内; 1325726 將所述當前視頻幀内所述接收的多個已編碼巨集塊的至少—部八 存儲於位於所述晶片上的記憶體内; ·· 在所述晶片上’利用所述多個之前已解碼的視頻幀的所述存儲的 ^•至少一部分對所述當前視頻幀内所述接收的多個已編碼巨集塊的第_ 部分進行解碼。 優選地,所述方法進一步包括:對應所述當前視頻幀内所述接收 的多個已編碼巨集塊的所述解碼的第一部分,生成至少一個量化的頻 •率係數。 優選地,所述方法進一步包括··將所述生成的至少一個量化頻率 係數存儲於所述晶片上緊耦合記憶體内。 優選地,所述方法進一步包括:對所存儲的所述生成的至少一個 量化頻率係數進行反向量化和反向離散余弦變換,以獲得至少一個預 測誤差。 丨優選地’所述方法進一步包括:基於所述至少一個預測誤差和所 述多個之前已解碼的視頻義所述存朗至少—部分,生成至少一個 重建的宏塊。 優選地’所述方法進一步包括:存儲所述生成的至少一個重建的 巨集塊於所述晶片外的第二記憶體内。 優選地’所述方法進—步包括:將所述生成的至少—個重建的宏 塊轉換爲RGB格式。 + 一:&所述方法進一步包括:存儲所述轉換後的所述生成的至 夕一重建的巨集塊於所述晶片上的所述記憶體内。 叫5726 優選地,所述方法進—步包括:將所存儲的所述轉換後的所述生 成的至少一個重建的宏塊傳輸至顯示器。 根據本發騎-個方面’提供—種微處理器上處理視頻資料的系 統’所述系統包括: 至少-個處理器’在晶片上接收當前視麵内的多個行; 所述至少-個處理H將在所述當前視頻_的所述多個行之前出 現的多個之前已處理的視翻的至少—部分存儲於位於所述晶片外的 >第一記憶體内; 所述至少-個處理器將所述#前視_崎述接收的多個行的至 少一部分存儲於位於所述晶片上的記憶體内; 所述至少-個處理器在所述晶片上,利用所述多個之前已處理的 視頻鴨的所述存儲的至少一部分對所述當前視頻幢内所述接收的多個 行的第一部分進行編碼。 ^選地’所述至少—個處理器將所述當前視賴内所述接收的多 個行的所述存制至少—部分雜爲卿格式。 優選地’所述至少一個處理器將所述多個之前已處理的視鋪的 第部分從位於所述晶片外的所述第一記憶體傳送至位於所述晶片上 的所述記憶體内。 優選地’所述至少—個處理器基於所述當前視賴内所述接收的 個仃的第二部分與所述多個之前處理的視頻幢的第二部分之間的差 別,確定至少一個預測誤差。 優選地’所述至少一個處理器對所述確定的至少—個預測誤差進 9 •行離散余錢換和量化,簡得至少—個量化的頻率係數。 優=所述至7個處理器將所述至少-個量化頻率係數存儲 於所述晶片上的緊耦合記憶體内。 優選地’所述至少—個處理器基於所述離散余弦變換和量化後的 所述確疋的至少-個預測誤差,對所述當前視頻悄内所述接收的多個 行的所述第二部分進行編碼。 優選地,所述編碼包括通過緊耗合的輔助運算器介面進行編碼。 2選地’所述至少,處理器對所麟散余弦賴和量化後的所 述確定的至少-個預測誤差進行反向量化和反向離散余弦變換。 ,選地,所述至少—個處理器基於所舰過反向雜余弦變換和 "篁化後的所述至個糊誤差生成至少—個重建的參考幅。 優選地’所述至少一個處理器存儲所述生成的至少一個重建的參 考幀於所述晶片外的第二記憶體内。 根據本發明的__個方面,提供—種微處理器上處 統,所述魏包括: W貞摘糸 塊.7個處理裔’在晶片上接收當前視頻賴内的多個已編碼巨集 所述至少-個處理器將在所述當前視觀内所述多個已編碼巨集 曰^出現的多個之前已解碼的視_的至少一部分存儲於位於所述 日曰片外部的第一記憶體内; 巨隹^至乂、個處理器將所述當前視頻巾貞内所述接收的多個已編碼 本、至少-部分存儲於位於所述晶片上的記憶體内; 1325726 所述至少-個處理器在所述晶片上,利用所述多個之前已解碼的 視頻幢的所述存儲的至少—部分對所述當前視頻巾貞内所述接收的多個 已編碼巨集塊的第一部分進行解碼。 優k地’所述至少一個處理器對應所述當前視_内所述接收的 多個已編碼巨集塊的所述解碼的第一部分,钱至少—個量化的 係數。 優選地,職至少-個處理器將所述生成的至卜個量化頻率係 數存儲於所述晶片上緊耦合記憶體内。 優選地’職至少—個處理器對所存儲的所述生成的至少一個量 匕頻率係數進仃反向4化和反峰散練變換,喊得至少一個預測 誤差。 夕優。也所述至少一個處理器基於所述至少一個預測誤差和所述 =個之前已解碼的視賴的所述存儲的至少—部分,生成至少一個 建的宏塊。 優選地,所述至少一個處理器存儲所述生成的至少一個重建的巨 第塊於所述晶片外的第二記憶體内。 倾理11贿梅㈣建的宏塊 優選地’所述至少一個處理器存儲所述轉換後的所述生成的至少 個重建的巨集塊於所述^上的所述記憶體内。 優選地’所述至少—個處理器將所存儲崎述轉 的至少一個重建的宏塊傳輪至顯示卜 11 1325726 •本發明的優點、各個方面和新的特性,以及其中所示的細節,可 以通過接下來的闡述和附圖得到全面理解。 【實施方式】 " 本發明提供—種魏㈣上纽麵㈣的枝㈣、統。根據 -本發明的-個方面,用於視糖訊編碼/解碼的視頻處縣統(如⑽ 或VGA視頻會議系統)中的集中計算視頻處理和資料傳輸,可利用 視頻處理系統的微處理器内的—個或多個硬體加速器得到顯著的改 籲善。硬體加速器可從CPU卸下大部分的集中計算的編碼和/或解碼任 務,這樣可以增加視頻處理網路巾cpu可提供的視頻質量。此外,硬 體加速器可_-個或多個本地記憶體模組存儲編碼和/或解碼過程 中的中間處理結果’因而可最小化賊理器和任何微處理器上記憶體 (例如微處理器内的—級緊耗合記憶體(TCM)和續二級微處理器上 :隐體(OCM))的系統匯流排的負擔。例如’可使用〇cm存儲編碼 前的YUV格式巨集塊資訊和/或解碼後以及顯示已解碼的視頻資訊之 φ前的RGB格式的資訊。 圖1A所示爲根據本發明一個實施例的視頻編碼系統的框圖。參 照圖1A ’視頻網系統⑽包括預處理器1()2、動作分離模組⑽、 離散余弦類器和量化賴組1G6、變長編碼器1Q8、位元流打包器 U0、賴存112、動作估算器114、動作補償器116和反向量化和反 向離散余弦變換模組118。 預處理1G2包括恰當的電路、邏輯和/或編碼,並可用於從攝像 機獲取視頻寅料並將攝像機視頻資料轉換至格式以便於編 12 1325726 碼。動作估算器114包括恰當的電路、邏輯合/或編碼,並可用於獲取 當前宏塊及其動作搜索區,並從獲得的搜索區中確定最優的運動參 考,以用於動作分離和/或動作補償中》動作分離模組1〇4包括恰當的 電路、邏輯和/或編碼,並可用於獲取當前宏塊及其動作參考,並基於 .獲得的當前宏塊和其動作參考之間的差別確定一個或多個預測誤差。 離散余弦變換器和量化器模組1〇6和反向量化和反向離散余弦變 換模組118包括恰當的電路、邏輯和/或編碼,並可用於將該預測誤差 籲轉換爲頻率係數’及將頻率係數轉換回預測誤差。例#,離散余弦變 換器和量化器模組106可用於獲取一個或多個預測誤差,並對該獲取 的預測誤差應用離散余弦變換並隨後進行量化,以獲得頻率係數。近 似地,反向量化和反向離散余弦變換模組118可用於獲取一個或多個 頻率係數’並對該頻率係數應用反向量化並隨後進行反向離散余弦變 換’以得到預測誤差。 動作補償器116包括恰當的電路、邏輯和/或編碼,並可用於獲取 鲁當前宏塊的·m差及其動作參考,並基於麟_作參考和預測誤 差重建當則宏塊。VLC編碼器1〇8和打包器ι10包括恰當的電路邏 輯和/或編碼’並可用於基於預測動作資訊和/或量化頻率係數生成已編 碼的基本視頻資料流程。例如,由一個或多個參考宏塊獲得的預測動 作可與對應的頻率係數-起編碼以生成已編碼的基本位元流。 在操作中,預處理器102可從攝像機13〇獲得視頻資料,並將該 視頻貧料轉換爲適合編碼的YUy格式視頻資料。然後,將當前宏塊 12〇傳輸至動作分離模組104和動作估算器114。動作估算器可從 13 1325726 幀緩存112獲得-個或多個參考宏塊122,並確定對應當前宏塊 的動作參考以。然後將動作參考⑶傳輸至動作分離模組ι〇4和動 '作補償器116 ^ 動作分離模組104,已獲得當前宏塊12〇及其動作參考126,可基 ,於動作參考126和當前宏塊12〇之間的差別生成預測誤差。產生的二 測誤f可傳輸至離散余弦變換器和量化賴組1G6,翻離散余弦變 換和量化處理__誤差轉換爲—個❹個辭魏q生的鮮 係=可傳达至VLC編碼n iG8和打包n⑽以編碼成位元流132。位 疋流132也包括有—個或多個對應量化頻率係數的預測動作參考。 離散余弦變換器和量化器模組1〇6生成的頻率係數可傳輸至反向 離散余弦變換和反向量化模組118。反向離散余弦變換和反向量化模 組118可將頻率係數轉換回一個或多個預測誤差128。動作補償器μ 可使用删誤差I28和動作參考m生成重建的當前宏塊⑶。重建 的巨集塊124可存儲在帕緩存112内,並可用作由預處理器⑽隨後 瞟生成的幀内的宏塊動作估算的參考。 圖1B所示爲根據本發日月一個實施例的視頻解碼系統的框圖。參 考圖IB VLC視頻解碼系統uo包括位元流解包器⑸解碼 器=4、參考生成模組164、賴存16〇、反向離散余弦變換和反向量 化模組156、動作補償器158和後處理器162。 位7〇桃解包$ 152和vlc解碼器154包括恰當的電路、邏輯和/ 或編碼’並可祕躲本視頻位元流進行解碼並域—個或多個已 量化的頻率健和/賴應_測誤差。反向離散余錢換和反向量化 1325726 模組156包括恰當的電路、邏輯和/或編碼,並可用於將一個或多個已 :!:化的頻率係數轉換爲一個或多個預測誤差。動作補償器包括恰 •當的電路、邏輯和/或編碼’並可用於獲取預測誤差及其動作參考,並 •基於獲得的動作參考和預測誤差重建當前宏塊。 在操作過程巾,位元流解包器152和VLC解碼器154可對基本視 頻位元机174進行解碼,並生成—個或多個量化頻率係數和/或對應的 動^參考储。生成的量化辭硫可傳輸至反向離散余弦變換和反 向里化模組I56。然後將動作參考指標傳送給參考生成模組⑹。參考 生成模組164可從賊存160獲得一個或多個參考宏塊166,並可生 成對應該量化頻率係數的動作參考172。動作參考172可傳輸至動作 補償器158以用於宏塊重建。 反向離散余弦賴和反向量化模組1S6可將已量化的辭係數轉 換爲-個或多個預測誤差^預測誤差178可傳輸至動作補償器 2然後,動作補償n 158 _預測誤差178及其動作參考⑺重建 =宏塊168。重建的當前巨集塊168可存儲在情緩存脱内以用於 ,後的後處理。例如,重建的宏塊W可從醜存160傳輸至後處理 I 後處理态162將¥11¥格式的宏塊170轉換爲RGB格式,並 輪該轉換後的魏至齡器176以進行視頻顯示。 私U和1B ’根據本發明的—個方面,在對視鐘料進行編 的^|的過程中’可個或多個微處上加速器減輕咖 紙/异任務。例如’可使用一個加速器處理與動作相關的計算, |作估算、動作分離和/或動作補償。第二加速器可用於處理與離 1325726 散余弦變換、量化、反向離散余弦變換和反向量化相關的集中計算處 理。另一個微處理器上加速器可用於處理資料的預處理,如RGB至 -yuv格式轉換’以及視頻資料的後處理,如γυν至RGB格式轉換。 -此外,可使用一個或多個外部記憶體模組以及一個或多個微處理器上 •記憶體模組,用於在編碼和/或解碼過程中爲CPU和微處理器存儲視 頻資料。 圖2所示爲根據本發明一個實施例利用微處理器上加速器用於視 ®頻壓縮和解麼縮的微處理器結構的框圖。參考圖2,微處理器結構200 可包括CPU 202、變長編碼辅助運算器(VLC〇p) 2〇6、視頻預處理 和後處理(VPP)加速器208、變換和量化(tq)加速器21〇、動作 引擎(ME)加速器212、微處理器上共用記憶體232、微處理器上參 考記憶體234、微處理器上當前記憶體236、微處理器上記憶體(〇CM) 214、外部記憶體介面(EMI) 216、顯示介面(DSPI) 218和攝像機 "面(CAMI) 242。EMI 216、DSPI 218 和 CAMI 220 可用於微處理 ®器結構200中以分別訪問外部記憶體238、顯示器24〇和攝像機2幻。 CPU202可包括指令埠226、資料埠228、週邊設備埠222、辅助 運算器埠224、緊耦合記憶體(TCM)204和直接記憶體訪問模組230。 指令埠226和資料埠228可由CPU 202用來在編碼和/或解碼過程中通 過於系統匯流排244的連續獲取程式和該程式需要的資料。週邊設備 埠可由CPU 202用來在視頻資訊編碼和/或解碼過程中發送命令給加 速器並檢查其狀態。 TCM204可用於微處理器結構2〇〇中’在不犧牲cpU2〇2的工作 16 1325726 頻率的情況下,存儲和訪問大量資料。例如,了⑽辦可用於微處理 器結構200記憶體儲離散余弦變換和量化後的頻率係數。D碰模組 * 230可與TCM 204、结合·以確保當cpu 2〇2沒有訪問⑽⑽的 -情況下’在操作周期中對TCM2〇4中的資訊的快速訪問和資料傳輸。 ,CPU 202可利用辅助運算器埠224與VLC0P 206通_。top 2〇6可用於協助CPU202卸除某些編碼和/或解瑪任務。例如乳咖 206可利用適當的編碼技術,例如編碼表查找和/或基本位元流的打包/ 解包,以基於每個周期協助CPU2〇2處理變長編码相關任務。 〇CM 2M可在壓縮和/或解壓過程中對視頻資料進行預處理和後 處理時用於微處理器結構200。例如,在轉換爲格式視頻資料前, 〇CM 2Μ可存儲通過C鑛22〇傳輸的來自攝像機如的攝像機資 料。此外’ OCM 214可用於存儲脆格式視頻,並在隨後通過 DSPI218傳輸此資料至視頻顯示24〇以進行顯示。〇CM2i4可被 202、VPP 加速器 208、TQ 加速器 218、me 加速器 212、EM 2i6、 • DSPI 218和CAMI 22〇通過系統匯流排244訪問。 CPU 202可利用週邊設備土阜222通過匯流排連接與微處理器上加 速器VPP 208、TQ 210和me 212通信。wp加速器2〇8可包括恰當 的電路和/或邏輯’並在對微處理B結構巾視頻資料編碼和/或解碼 的過程中,提供視頻資料預處理和後處理。例如,ypp加速器2〇8可 用於在編碼前將攝像機資料轉化爲YUV格式視頻資料。此外, 加速器2〇8可用於將解喝的YUy格式視頻餅在傳輸至顯示器之前 轉化爲RGB格式視頻資料。 17 1325726 ' TQ加速器210可包括恰當的電路和/或邏輯,並可用於執行視頻 資料的離散余弦變換和量化侧處理,包括反向離散余弦變換和反向 '雜。TQ加速器210也可與me加迷器212共用記憶體232。嫌加 速為212可包括恰當的電路和/或邏輯,並可在微處理器結構的視 ’頻資料的編碼和/祕碼過程巾用於執行動作估算、動作分離和/或動作 補償。在本發明的-個實施例中,細加速器212在動作估算、動作 分離和/或動作補償過程中可分別利用微處理器上參考記憶體放、微 •處理器上當前記憶體236存儲參考巨集塊資料和當前巨集塊資料。 在本發明另-個實施例中,微處理器結構2〇〇可利用外部記憶體 238儲存當動貞的宏塊和/或可用於處理當_的之前已處理_的宏 塊。在視頻資料編碼和/或解碼過程中利肖WOP 2〇6、卿加速器 208、TQ加速器210、ME加速器212、參考記憶體234、當前記憶體 236和共用記憶體232 ’ cpu 2〇2在編碼和,或解碼過程中的集中計算 任何可得到減輕’並且0CM 214和外部記憶體216在編碼和/或解碼 過程中存儲過多的視·料的情況也可以得到減輕。 圖3所示爲根據本發明一個實施姻於圖2所示的微處理器的微 處理二上和外部§己憶體模組的結構示意圖。參照圖2和圖3 , tCM2〇4 包括有一個緩存’可用於存儲量化頻率係數。在解碼過程中,CPU 202 生成量化頻率係數,DMA模組23〇從TCM 2〇4將量化頻率係數傳輸 至八用疏體232以便TQ加速器210使用。在編碼過程中,Tq加速 器210生成量化頻率係數,並存儲於共用記憶體232中,额後由Dma 模級230取出並存入TCM 2〇4中。然後cpu便可在似位元流的生 1325726 .成過程中利用該量化頻率係數β 共用記憶體(SM) 232包括有緩存318和32〇。在解碼過程中, -緩存318和320可用於在動作補償過程中存儲從c 頻率係數爾TQ峨靖⑽賴。蝴^= 用記憶體232中的-個緩存可存健由細加速器212在動作分離過程 中產生的酬誤差或由TQ加速^ 21()在反向雜余弦變換和反向量 化過程中産生的·誤差4二緩存可在傳輸量化轉係數至CPU 2〇2之前存儲由TQ加速器21〇産生的量化頻率係數。 參考記憶體(RM)说可用於存_於#能集塊動作估算的參 考幢内的9個參考宏塊或3χ3巨集塊搜索區域的亮度⑺資訊。泉 考記憶體234還用於存儲用於微處理器結構中動作分離和動作補 償的色度(U和v)參和當前記賴⑽)236可用於存儲在動作 估异和/或動作分離過程中採用的當前巨集塊的聊資訊。當前纪憶 體236還可用於存儲由·加速器212從動作補償中生成的宏^輪出: —外部記憶體238包括緩存332、334、336和338。外部記憶體中 的每個緩存可用於存健巨集塊的一個幢的彻資訊。該*個緩存中 的2細於編碼過程’剩下的2個緩存用於解碼過程中。每對緩^以 “兵兵形式(Ping.P〇ngfashiGn),’使用,—個緩存存儲正被編碼: 碼的當前巾貞’另—傾存存儲在編碼或解碼過程巾⑽動作灸 考的之_。例如’緩存332和334在編碼操作中用於保存當前跡 =已編碼的巾貞。相似地’緩存336和338在解碼操作中用於保^ 前幀和之前已解碼的幀。 ’、子田 1325726 〇CM 214包括有緩存324、326、328和33〇。緩存324和326用 於在轉換從攝像機2幻接收的視頻資料之後,存儲格式資料。 例如’緩存324和325用於爲一行巨集塊存儲γυγ格式資料。該兩 個緩存中的-個緩存可由VPP加速器2〇8用來在將從攝像機242接收 的資料進行轉換後’存儲YUV格式視頻資料。在前一個緩存被 加速器208填充時’第二個緩存可由紙加速器212用來讀取被填充 的yuv格式資料。緩存324和326的寫和讀可在wp加速器2〇8填 鲁充寫緩存之後以“乒乓形式”交換。 相似地,緩存328和330可用於在YUV格式資料被轉換之後和 顯示於視頻顯示240之前存儲RGB格式攝像機資料。例如,緩存328 和330可用于存儲一行巨集塊的RGB格式資料。在微處理器結構2卯 中的後處理過程中,該兩個緩存中的一個可由wp加速器2〇8用來在 vpp加速器轉換yuv格式資料之後存儲RGB格式視頻資料。當聊 加速器208填充前一個緩存時,第二個緩存可由Dspi 218用來讀取 鲁RGB格式資料以供視頻顯示240顯示。緩存328和330的寫和讀可在 VPP加速器208填充寫緩存之後以“乒乓形式”交換。 圖4所示爲根據本發明一個實施例通過圖2所示微處理器進行編 碼的時序圖。參照圖2、3和4,例如,攝像機資料可從攝像機2幻通 過CAMI220和系統匯流排244傳輸至VPP加速器208。然後γρρ加 速器208將攝像機資料轉換爲γυν格式並以逐行形式存儲於 214中的緩存324内。在緩存324被YUV格式資料填充後,ypp加速 器208繼續存儲YUV轉換後的資料於緩存326中,同時緩存324將 20 1325726 變成讀缓存以便ME加速器212開始對一行巨集塊進行編碼。 對於每個宏塊,CPU 202可首先建立用於編碼的微處理器結構 、200。ME加速器212可爲宏塊ΜΒ0從〇CM 214内的緩存324中獲取 ‘〜YUV格式資料’並將巨集塊ΜΒ0資料存儲在當前記憶體236中。然 .後ME加速器212通過EMI 216從存儲於外部記憶體238的緩存332 中的前一幀中獲取動作搜索區域,並將該動作搜索區域存儲在緩存 316中。在動作估算過程中’ ME加速器212和CPU 202比較當前巨 Φ集塊ΜΒ0和存儲在參考記憶體234内的搜索區域内的所有動作參考的 亮度資訊。 在選擇一個動作參考之後,ME加速器212在動作分離過程中基 於當前宏塊ΜΒ0和選擇的動作參考之間的差別産生一個或多個預測 誤差。産生的預測誤差存儲於共用記憶體232中以便隨後由TQ加速 器210進行處理〇TQ加速器210可從共用記憶體232中獲得産生的預 測誤差’並對其進行離散余弦變換和量化以獲得量化頻率係數。然後 鲁通過DMA模組230將該量化頻率係數傳輸至TCM 204,以用於存儲 和隨後編碼爲VLC位元流。然後由TQ加速器210對該量化頻率係數 進行反向量化和反向離散余弦變換以生成預測誤差。生成的預測誤差 存儲回共用記憶體232中以便隨後由me加速器212在動作補償過程 中使用。 然後,ME加速器212可基於儲存在參考記憶體234中的動作參 考資訊和儲存在共用記憶體232中的生成的預測誤差重建當前宏塊 ΜΒ0。在當前巨集塊go由me加速器重建後,重建的巨集塊 21 1325726 可存儲在外部記憶體238中的緩存334内,以用作隨後幢的操作周期 中的參考宏塊。 當量化頻率係數資訊從共用記憶體232存儲到TCM 2〇4之後, CPU202可將量化頻率係數編碼爲yLC位元流。cpu可利用 ^供的特殊加速生成位元流。 在本發明的一個實施例中,CPU 202和加速器γρρ 208、TQ 21〇、 ME212執行的某些任務可同時執行和/或以流水線的形式執行以達到 •更快和更有效的視頻資料編碼。例如,CPU可用於執行編碼, 同時TQ210執行反向離散余弦變換或反向量化,而_212執行動作 補償以及將重建的宏塊寫入外部記憶體緩存中。 在對一行巨集塊的编碼完成後,VPP可將該行巨集塊的_格 式資料後處理爲RGB格式資料以便逐行顯示。 圖5所示爲根據本發明一個實施例通過圖2所示的微處理器進行 解碼的時序圖。參考圖2、3和5 ’對於每個宏塊mbo,cpU2〇2首先 •從已編碼爲基本視頻位元流的當前情中獲得當前已編碼巨集塊 ΜΒ0。例如,當刖已編碼幀的位元流可存儲於外部記憶體现内。然 後’ CPU202對當前宏塊ΜΒ0的VLC位元流進行解碼,並生成wo 的動作參考和一個或多個量化頻率係數。CPU 2〇2可與辅助運算器 VLCOP 206 -起執行VLC位元流的解碼。生成的量化頻率係數可存 儲在TCM 204内以便隨後傳輸給共用記憶體232。 在對VLC位元流進行解碼並獲得動作參考及量化頻率係數之 後’ DMA模組230可將存儲於TCM 204内的量化頻率係數通過系統 22 1325726 匯流排244傳輸至共用記憶體232儀加速器2】2從存儲在外部記憶 體内的前一已解瑪的幢中獲得動作參考。例如,加速器加可從 '存儲於外部記憶體的238办緩存338 _前一已解碼的針獲得動作 •-參考。當ME加速器m從外部記憶體现獲得以前已解碼的參考宏 ♦塊的同時,TQ;&n速器21〇可從共用記憶體中獲得量化頻率係數並反 向量化和反向離散余弦變換該量化頻轉數以生成—個或多個預測誤 差。生成的預測誤差可存儲在共用記憶體232中。 • 然:後’娜加速器212利用從外部記憶體238獲得的參考和存儲 於共用記憶體232中的生成的預測誤差,重建當前宏塊顺)。重建的 巨集塊MBO最初存儲在當前記憶體236中,並隨後存儲於外部記憶體 238中,用作對隨後的幀進行解碼的過程中的參考宏塊。 在本發明的-個實施例中,一個或多個施、^和/或咖任務 可安排爲同時運行。例如,TQ210執行反向離散余弦變換和反向量化 的同時’ ME加速器212正獲取動作參考。哪2〇2用於對下一宏塊 鲁画執行VLC解碼時’ me加速器212正執行動作補償和/或存齡 建的MBO於外部記憶體中。 爲了顯示解碼的視頻,WP加速H⑽還可從外部記憶體獲得已 解碼_ ’ ·Υυν格式資料轉換爲RGB格式以供隨後逐行顯示。 RGB格式的資料可存儲於〇CM 214的緩存328卜當緩存迎中填 滿RGB格式的解碼視頻資訊後,緩存328可被聰2㈣作讀緩存。、 然後DSPI 218可以逐行的形式獲得職格式資料並傳輸該資料給 視頻顯示240以進行顯示。 23 1325726 圖6所示爲根據本發明一個實施例的視頻資訊壓縮方法6〇〇的流 程圖。參照圖6 ’在步驟601中,一個或多個視頻行可從攝像機接收 至微處理器中。在步驟603中,來自攝像機的視頻行被微處理器内的 一個或多個硬體加速器轉換爲YUY格式,並隨後被存儲在微處理器 上記憶體(OCM)中》在步驟605中,當前巨集塊從〇CM中獲得, 並且對應的動作搜索區域可從外部記憶體中獲得。在步驟6〇9中對 應當前宏塊的一個動作參考可從獲得的動作搜索區域中確定。在步驟 611中,基於當前宏塊與其動作參考之間的差別生成一個或多個預測 誤差。生成的預測誤差可存儲於硬體加速器共用的記憶體中。 在步驟613中,對該預測誤差進行離散余弦變換和量化以生成量 化頻率係數《«在㈣615巾,對生成的量化鮮雜進行反向量化和 反向離散余弦變換以生成酬誤差^在步驟⑽中可由—個或多個 2力速α基於軸作參考和生成的刪誤差重建當前宏塊。在步驟 19中Φ建的巨集塊可存儲於外部記憶體中,並用作對隨後鴨的編 在步驟621巾,可基於量化_數和動作 >考將“巨集塊編碼爲似位元流。 圖。;^ 7施綱視麵鱗魏綠的流程 成當前宏塊_作參料旦 C編碼視齡元流進行解碼以生 在微處理器上硬私速^化鱗龜。生成的4倾祕數可存儲 7〇3中,對存儲的旦 用的第一微處理器上記憶體内。在步驟 獲得預測誤差。在係數進行反向量化和反向離散余弦變換以 ^ 中,例如,動作參考可從外部記憶體中獲 24 得在步驟7〇7中’可利用該動作參考和預測誤差重建已解碼的宏塊。 在^驟709中’將已解碼的巨集塊存儲在外部記憶體中這樣該已解 碼的在塊可用作隨後鴨解碼過程中的參考。在步驟爪中以逐行的 形式將已解碼的YUV袼式轉換爲RGB格式。錄將前㈤格式 的仃存儲在微處理器上記憶體内的娜顯示緩存巾。在步驟爪中, 該RGB格式的行可從RGB緩存傳輸給視頻顯示器以進行顯示。 因此,本發明可以通過硬體、軟體,或者軟、硬體結合來實現。 本發明可財至少—個電職統巾轉巾方式實現,或者由分佈在幾 個互連的電腦系統中的不同部分以分散方式實現。任何可以實現所述 方法的電腦系統或其他設備都是可適用的。常用軟硬體的結合可以是 安裝有電腦程式的通用電腦系統,通過安裝和執行所述程式控制電腦 系統’使其按所述方法運行。在電腦系統中,利用處理器和存儲單元 來實現所述方法。 本發明的—個實施例可實現爲板級産品,如-個晶片、專用積體 電路(ASIC)或與系統的其他單獨部件多級別的集成於一個晶片内。 系統的集成度主要由速度和成本因素決定。因爲現代處理器的複雜程 度’可利用市場上可用的處理器,這些處理器可實3¾在本系統的ASIC 的外部。或者’如果處理ϋ作爲ASIC内減聰塊是可用的,那麼 可以使用市場上可用的處理器作爲ASIC設備的一部分,且有 現的各種功能。 Λ 本發明的另-個實施例可實現爲ASIC中的專用電路。所述專用 電路可用於協助通用處理器並執行本發明所要求的處理。執行本申請 25
I 1325726 ,· -公開的方法和系統中的每個任務的通用處理器或專用電路可基於性能 和/或成本因素進行選擇。 者本發明還可以通過電腦程式産品進行實施,所述套餘式含能夠 實現本侧方法的全部概,當其安制電職統中時,通過運行, 可以實現本發_方法。本文件巾的電齡式所指岐:可以採用任 何程式語言、代碼或符號編寫的—組齡的任何運算式,該指令組使 系統具有資赠理能力,以直接實現特定魏,或在進行下述一個或 兩個步驟之後實現特定魏轉換成其餘言糾或魏;b)以不 同的格式再現。 本發明是通職個具體實酬進行綱的,本領域技術人員應當 明白,在不脱離本發明範圍的情況下,還可以對本發明進行各種變ς 及等同替代。糾,針對特定情形或具體纽,可崎本發明做各種 修改’而不脫離本發明的範圍。因此,本發明不局限於所公開的具體 實施例,而應當包括落入本發明權利要求範圍内的全部實施方式。 • 【圖式簡單說明】 圖1Α是根據本發明一個實施例的視頻編碼系統的框圖; 圖1Β是根據本發明—個實施例的視頻解碼系統的框圖; 圖2是根據本發明-個實補_微處理器上加邮實現視頻壓縮和 解壓縮的微處理器結構的框圖; 圖3 ^根據本發明—個實施例的可用於圖2所示的微處理㈣微處理 器上和微處理器外記憶體模組的結構示意圖; 圖4疋根縣發明—個實關通過圖2所^峨處理器進行視頻編碼 26 ,1325726 ! * ' ( ί . 的時序圖; i 圖5疋根據本發明一個實施例通過圖2所示的微處理器進行視頻解碼 ' 的時序圖; 丨 '圖6是根據本發明一個實施例的視頻資訊壓縮方法的流程圖; ’ 圖7是根據本發明一個實施例的視頻資訊解壓縮方法的流程圖。 【主要元件符號說明】 100 視頻編碼系統 102預處理器 • 104動作分離模組 106 離散余弦變換器和量化器模組 108 變長編碼器 110 位元流打包器 112 幀緩存 114 動作估算器 116 動作補償器 118 反向量化和私離散余弦 換模組 120 當前巨集塊 122 參考巨集塊 124 重建的當前宏塊 126 動作參考 128 預測誤差 130 攝像機 132 位元流 150 似視頻解碼系統 152 位元流解包器 154 解碼器 156 反向離散余弦變換和反向量化模組 158 動作補償器 160 幀緩存 162 後處理器 164 參考生成模組 166 參考巨集塊 168 重建的當前宏塊 27 1325726 170 YUV格式的宏塊 172 動作參考 174 基本視頻位元流 176 顯示器 v 178 預測誤差 200 微處理器結構 '' 202 CPU 204 緊耦合記憶體(TCM) * 206 208 變長編碼輔助運算器(VLCOP) 視頻預處理和後處理(VPP)加速器 210 變換和量化(TQ)加速器 212 動作引擎(ME)加速器 • 214 微處理器上記憶體(OCM) 216 外部記憶體介面(ENfl) 218 顯示介面(DSPI) 220 攝像機介面(CAMI) 222 週邊設備埠 224 輔助運算器埠 226 指令埠 228 資料埠 230 直接記憶體訪問模組 232 微處理器上共用記憶體 234 微處理器上參考記憶體 236 微處理器上當前記憶體 238 外部記憶體 240 顯示器 • 242 攝像機介面(CAMI) 244 系統匯流排 316、318、320、324、326、328、330、332、334、336、338 緩存 600 視頻資訊壓縮方法 28

Claims (1)

1325726 99 2~-- 年·月日修正替换頁 ----— 、申請專利範圍: -種微處理HJ1處理視崎料的方法,所述方法包括: 在晶片上接收當前視頻幀内的多個行; 將在所述當前視頻_的所述多個行之前出現的多個 的視㈣的至少—部分存儲於位於所述晶片外的第-記憶體内" 將所述當前視賴崎述接㈣多個行的至少-部分存儲於位於 所述晶片上的第二記憶體内; ' 在所述晶片上,_所述多個之前已處理的視頻_所述存儲的 至少-部分對所述當前視賴内所述接收的多個行的第 行編碼; °刀 其中’所述當前視頻_所述接㈣多個行的至少—部分由視頻 預處理和後處理加速器轉換成YUV格式資料並存儲在所述晶片上 的所述第二記憶體的第一緩存内;所述編碼後的所述當前視頻中貞 内所述接收的多贿的第—部分由所述視頻健理和後處理加速 器轉換成格式資料並存儲在所述W上的職第二記憶體的 第二緩存内。 2、 如申請專利範圍第i項所述之方法,針,所述方法進一步包括: 將所述當前視頻幢内所述接收的多個行的所述存儲的至少一部分 轉換爲YUV格式。 3、 如申請專利範圍第1項所述之方法,其令,所述方法進一步包括: 將所述多個之$已處理的視頻巾貞的第—部分從位於所述晶片外的 所述第一記憶體傳送至位於所述晶片上的所述記憶體内。 29 1325726
曰修正a埃頁 、如申請專利範圍第3項所述之方法,料,所述方法進—步包括 .別,確定至少一個預測誤 基^斤迷切細峨_多♦㈣分與所述多個 之則處理的視頻幀的第二部分之間的差 差 、-種微處理器上處理視頻資料的方法,所述方法包括: 在晶片上接收當前視頻幢内的多個已編媽巨集塊; 記憶體内; 將在所述當前視内所述多個已編碼巨^之前出現的多個之 別已解碼的視頻㈣至少一部分存儲於位於崎晶片外部的第— 將所述當_頻_所述接㈣多個已編姑集塊的至少一部分 存儲於位於所述晶片上的第二記憶體内; 刀 在所述晶片上,·所述多個之前已解碼的視_的所述存儲的 至少一部分對所述當前視_崎述接收的多個已編碼 第一部分進行解碼; 其中’所述當前視頻_所述接㈣多個已編舰集塊的至少— 部分由視麵處理和後祕加额職成斯格式賴並存儲在 所述晶片上的所述第二記憶體的第—緩存内;所述解碼後的所述 當前視頻巾貞崎述接收的多個已編碼E集塊的第—部分由所述視 麵處理和後處理加速雜換成格式:#料並存儲摘述晶片 上的所述第二記憶體的第二缓存内。 6、如申請專利範圍第5項所述之方法,其中,所述方法進一步包括: 對應所述當前視頻_所述接收的多個已編碼巨集塊的所述解碼 30 的第一部分,生成至少一個量化的頻率係數。 一種微處理器上處理視頻資料的系統,所述系統包括: 至少一個處理器’在晶片上接收當前視頻幀内的多個行; 所述至少一個處理器將在所述當前視頻幀内的所述多個行之前出 現的多個之前已處理的視頻幀的至少一部分存儲於位於所述晶片 外的第一記憶體内; 所述至少一個處理器將所述當前視頻中貞内所述接收的多個行的至 少一部分存儲於位於所述晶片上的第二記憶體内; 所述至少一個處理器在所述晶片上,利用所述多個之前已處理的 視頻頓的所述存儲的至少一部分對所述當前視頻幀内所述接收的 多個行的第一部分進行編碼; 其中’所述晶片上的所述第二記憶體包括第一緩存和第二緩存, 所述當前視頻幀内所述接收的多個行的至少一部分由視頻預處理 和後處理加速器轉換成YUV格式資料並存儲在所述第二記憶體的 第一緩存内;所述編碼後的所述當前視頻幀内所述接收的多個行 的第一部分由所述視頻預處理和後處理加速器轉換成RGB格式資 料並存儲在所述第二記憶體的第二缓存内。 如申請專利範圍第7項所述之系統,其中,所述至少一個處理器將 所述當前視頻幀内所述接收的多個行的所述存儲的至少一部分轉 換爲YUV格式。 一種微處理器上處理視頻資料的系統,所述系統包括: 至少一個處理器,在晶片上接收當前視頻幀内的多個已編碼巨集 1325726 塊; 99年ϋ正替 換頁. ..所述至少-個處理ϋ將在所述#前視__衫個已編碼巨集 塊之前出現的多個之前已解碼的視㈣的至少一部分存儲於位於 所述晶片外部的第一記憶體内; 所述至少-個處理ϋ將所述當前__所述魏❹個已編碼 巨集塊的至少-部分存儲於位於所述晶片上的第二記憶體内; 所述至少-個處理器在所述晶片上,利用所述多個之前已解碼的 鲁視頻幢的所述存儲的至少一部分對所述當前視頻鴨内所述接收的 多個已編碼巨集塊的第—部分進行解碼; 其中,所述晶片上的所述第二記憶體包括第一緩存和第二緩存, 所述當前視翻崎述接收的翅已編碼巨魏的至少一部分由 視頻預處理和後處理加速器轉換成谓格式資料並存儲在所述第 二記憶體的第-緩存内;所述解碼後的所述當前視頻_所述接 收的多個已編耻集塊的第—部分由所述視頻預處理和後處理加 _速讀換成RGB格式資料並存儲在所述第二記憶體的第二緩存内。 10、如申請專利範_ 9項所述之系統,其中,所述至少一個處理器 對應所述當前視頻_所述接收的多個已編碼巨集塊的所述解瑪 的第-部分’生成至少-個量化的頻率係數。 32
TW095103917A 2005-02-07 2006-02-06 Method and system for video compression and decompression (codec) in a microprocessor TWI325726B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/053,001 US20060176955A1 (en) 2005-02-07 2005-02-07 Method and system for video compression and decompression (codec) in a microprocessor

Publications (2)

Publication Number Publication Date
TW200708117A TW200708117A (en) 2007-02-16
TWI325726B true TWI325726B (en) 2010-06-01

Family

ID=36062497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095103917A TWI325726B (en) 2005-02-07 2006-02-06 Method and system for video compression and decompression (codec) in a microprocessor

Country Status (4)

Country Link
US (1) US20060176955A1 (zh)
EP (1) EP1689187A1 (zh)
CN (1) CN1825964B (zh)
TW (1) TWI325726B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233854B1 (ko) 2005-02-18 2013-02-15 톰슨 라이센싱 저해상도 픽처로부터 고해상도 픽처에 대한 코딩 정보를도출하기 위한 방법 및 이 방법을 구현하는 코딩 및 디코딩장치
JP5065051B2 (ja) * 2005-02-18 2012-10-31 トムソン ライセンシング 低解像度画像から高解像度画像の符号化情報を導出する方法、並びに、係る方法を実現する符号化及び復号化装置
US7245242B2 (en) * 2005-11-28 2007-07-17 Conexant Systems, Inc. Decoding systems and methods
CN101356820B (zh) * 2006-01-05 2011-01-26 汤姆森许可贸易公司 层间运动预测方法
EP1879399A1 (en) 2006-07-12 2008-01-16 THOMSON Licensing Method for deriving motion data for high resolution pictures from motion data of low resolution pictures and coding and decoding devices implementing said method
DE102007005866B4 (de) * 2007-02-06 2021-11-04 Intel Deutschland Gmbh Anordnung, Verfahren und Computerprogramm-Produkt zum Anzeigen einer Folge von digitalen Bildern
US8351508B1 (en) * 2007-12-11 2013-01-08 Marvell International Ltd. Multithreaded descriptor based motion estimation/compensation video encoding/decoding
US8031782B2 (en) * 2008-08-29 2011-10-04 ADC2 Technologies LLC Systems and methods for compression, transmission and decompression of video codecs
EP2370934A4 (en) * 2008-08-29 2012-10-24 Angel Decegama SYSTEMS AND METHODS FOR COMPRESSION, TRANSMISSION AND DECOMPRESSION OF VIDEO CODECS
CN103034147B (zh) * 2011-09-29 2015-11-25 展讯通信(上海)有限公司 媒体文件的播放处理方法、多处理器系统与设备
WO2013100920A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Video encoding in video analytics

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912676A (en) * 1996-06-14 1999-06-15 Lsi Logic Corporation MPEG decoder frame memory interface which is reconfigurable for different frame store architectures
EP0986787A2 (en) * 1997-06-04 2000-03-22 Richard Rubinstein Processor interfacing to memory mapped computing engine
CN1166995C (zh) * 2002-04-27 2004-09-15 西安交通大学 高速视频处理接口控制器及其处理方法

Also Published As

Publication number Publication date
CN1825964A (zh) 2006-08-30
US20060176955A1 (en) 2006-08-10
CN1825964B (zh) 2012-03-21
EP1689187A1 (en) 2006-08-09
TW200708117A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
TWI325726B (en) Method and system for video compression and decompression (codec) in a microprocessor
US11863769B2 (en) Bandwidth saving architecture for scalable video coding
US9224187B2 (en) Wavefront order to scan order synchronization
CN101651832B (zh) 在嵌入式设备中提供较高分辨率图像的方法和装置
US8311088B2 (en) Method and system for image processing in a microprocessor for portable video communication devices
US9336558B2 (en) Wavefront encoding with parallel bit stream encoding
KR20070028404A (ko) 픽처를 저장하는 방법, 비디오 복호기, 비디오 부호기,휴대 장치 및 컴퓨터 프로그램 제품
CN101873498B (zh) 一种视频解码方法、装置及视音频播放系统
US7113644B2 (en) Image coding apparatus and image coding method
JPH10108199A (ja) 画像符号化装置
US8111753B2 (en) Video encoding method and video encoder for improving performance
JP2682402B2 (ja) データ処理装置
Kyrtsakas et al. An FPGA implementation of a custom JPEG image decoder SoC module
Brinthaupt et al. A programmable audio/video processor for H. 320, H. 324, and MPEG
TW201038081A (en) Circuit and method for multi-format video codec
CN100576917C (zh) 逆扫描频率系数的方法和系统
Seitner et al. A high-level simulator for the H. 264/AVC decoding process in multi-core systems
Lee et al. Modular and efficient architecture for H. 263 video codec VLSI
TWI288361B (en) Video processing system
Brinthaupt et al. ISSCC96/SESSION 15 I MULTIMEDIA SIGNAL PROCESSING/PAPER FP 15.2
JP2005123737A (ja) 画像符号化方法、画像符号化装置
Lee The design of a DSC/DV dual role backend SoC
Kamat et al. Design of high performance multimedia software for a mobile device with hardware accelerators
JP2006191545A (ja) システムオンチップのためのデューアル階層バス構造

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees