TWI317145B - - Google Patents
Download PDFInfo
- Publication number
- TWI317145B TWI317145B TW92112105A TW92112105A TWI317145B TW I317145 B TWI317145 B TW I317145B TW 92112105 A TW92112105 A TW 92112105A TW 92112105 A TW92112105 A TW 92112105A TW I317145 B TWI317145 B TW I317145B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- film layer
- relaxed
- relaxed film
- vapor deposition
- Prior art date
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Description
1317145
發明所屬之技術領域: 本發明係有關於一種半導體結構,特 θ 具有鬆弛的薄膜層結構及其製造方法。疋有關於-種 先前技術: 隨著問極元件尺寸的縮小化,要使金氧半 s (MOSFET)TC件能在低操作電壓下,具有高趨動電流二=速 的效能是相常困難的。因此,許多人在努力 == 半場效電晶體元件之效能的方法。 σ生乳 利用應變引發的能帶結構變型來增加载子的遷移率, 以2加場效電晶體的趨動電流,可改善場效電晶體元件之 效能,且此種方法已被應用於各種元件中。當矽肋SFET元 件之通道處於拉伸應變的情況時,可增加電子及 移率。 '傳統之應變矽層之製造,如第1圖所示,是在鬆弛的 夕錯傷(pseudo)基底12上蟲晶成長一應變;5夕薄膜層14,石夕 鍺偽基底1 2是形成在矽基底丨〇上。具有高品質之應變矽層 14及鬆弛的石夕鍺層12是增進應變矽M〇SFET元件效能之重要 因素。而高缺陷16(如差排(disl〇cati〇n)、疊差
(stacking fauit)、雙晶(twin)等)密度則會降低載子的 遷移率D N Da $之鬆他的矽鍺層可藉由形成一厚的具有濃度梯 度之石夕錯緩衝層來獲得(Rim K. ET AL.,"Fabrication and analysis of deep submicron strained-Si
1317145
----案號 92112105 五、發明說明(2) n-MOSFETs", IEEE Trans. Elect.Dev., v〇] ,7 7 PP.1 4 0 6,Jul.2 0 0 0.),如第2A圖所示,鬆弛的石夕—銘⑴層 2〇是形成在矽(1_y)鍺⑴缓衝層22上,基中y=〇。(^)ι )鍺⑴ 、緩衝層22是形成在石夕基底24上。然而,利用此種厚的矽鍺 緩衝層會有以下的缺點’首先,此種矽鍺緩衝層之厚度約 在1至數微米厚,大量製造之成本高且產量太少'再者X, 差排密度依然报高,約在1E4至lE7cnr2之間。 另一形成高品質之鬆弛的矽鍺層方法,係使用一絕緣 層上有石夕層(S 01 )之基底’而;ε夕錯層是形成在絕緣層上之 —薄石夕層(Z. Yang et al, ”In situ relaxed SiGae
epitaxial layers with low threading dislocation densities grown on compliant SOI substrate", J
Vacuum Science Technology B, vol. 16, no. 3, pp 1 48 9, 1 9 9 8.)。如第2B圖所示,鬆弛的矽(]_χ)鍺⑴層3〇是形 成在絕緣層上有矽層(SO I)之基底上’基中標號3 2為矽 層、標號34為絕緣層、標號36為矽基底。由於矽+X)鍺⑴層 30之厚度增加,大部分的應變是由矽(1;〇鍺⑴層3 〇轉移到底 下之矽層32。因此,在矽層32内之應變高到足以形成差排 38鬆弛應變。而應用此方法是須要使用一非常薄的矽層以 狻得鬆弛的矽鍺層,再者,差排增殖之作用方法是自矽 鍺⑴/SOI介面是SOI基底’並非朝向磊晶層。因此,與ϋ 基底上形成具有/辰度梯度之石夕鍺緩衝層相較,此方法對於 後續所形成之磊晶層之表面可達到具有較少差排密度之目 的。然而’此方法所形成之磊晶層所具有之差排密
0503-7589TWF2(Nl);dwwang.ptc 第6 I 1317145 _案號 92112105_年月日__ 五、發明說明(3) 度約1 E 6 cm-2,而要在此差排密度之遙晶層上製造元件, 仍然不夠低。 因此,為了獲得具有極低之差排密度之鬆弛的磊晶 層,極待針對一述問題謀求改善之道。 發明内容: 有鑑於此,本發明之目的在提供一種具有鬆弛的薄膜 層結構及其製造方法,藉由形成缺陷區,或成長具有濃度 梯度之緩衝層,或成長濃度漸增之衝層堆疊層結構,而使 得差排增殖之方向是朝向基底,並非朝向鬆弛的薄膜層, 如此即可獲得鬆弛的薄膜層。 為達成上述目的,本發明提出一種具有鬆弛的薄膜層 結構的製造方法,首先提供一絕緣層上有石夕層(S 0 I )之基 底。其次,在上述矽層内形成一缺陷區。最後,於上述矽 層上成長一鬆弛的薄膜層。 本發明另提出一種具有鬆弛的薄膜層結構,包括:一 絕緣層上有矽層(S 0 I )之基底;一缺陷區,其係藉由對上 述基底施行一離子植入程序而形成於上述矽層内;以及一 鬆弛的薄膜層,形成於上述矽層上。 本發明方法之優點為可獲得比傳統方法極低之差排密 度之鬆他的薄膜層,且大量製造之成本低,產能增加。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明 如下:
0503-7589T\VF2(Nl) ;dwwang .ptc 第7頁 1317145 __案號92112105 _年月日 修正 五、發明說明(4) 實施方法: 實施例1 本發明提供一種具有鬆弛的薄膜層結構及其製造方 法。 具有鬆他的薄膜層結構可藉由后述說明的方法來製 作’首先請參照第3 A圖,在一半導體基底1 〇 〇上形成—埋 藏絕緣層1 0 2及一矽層1 0 4,本實施例類以一絕緣層一有石夕 層(silicon-on-insulator, SOI)之晶圓為例,用以做為 啟始材料’可利用植入氧(SIM0X)或是SmartCut®技術來得 到隔離,但並不以此為限制。矽層(SO I層)1 〇 4 „般是厚度 小於1 0 0 0 A的矽材料。埋藏絕緣層〗02 一般是由氧化 X 構成。 之後,請參照第3B圖,對基底1〇〇施行一離子植入程 序以在矽層104内形成一缺陷區1〇6。上述離子植入程序 離子可以為硼、磷及砷、氬、氫、氣、氮、氧、銦 寻離子。 膜上著’Λ參照第3C圖,在矽層104上成長-鬆弛的薄 膜層108。鬆他的薄膜層之曰执赍叙γ 曰埝m 犋層丄⑽之日日格㊉數不同於矽層1 04之 j :數、。成長鬆他的薄膜層1〇8之方法例如使用 观日日法、選擇性磊晶法、化學氣相沈積磊晶法哎化風氣相 半導體例如是矽鍺、坊你* 此口物或化δ物 碳或銦錯礙層。、銦錯:、錯钟、涛申、錯 由於具有不同晶格常數之各薄膜層間在鬆
1317145 θ 修正 ---案號92112105___年 月 五、發明說明(5) — 5 : : ί 5 ,作用’在鬆弛狀態具有較大晶格之半導體薄 體薄:J ί應變情況之下’而具有較小晶格常數之半導 =潯膜層疋處於壓縮應變情況之下,進而形成一且有應 槿因此,在石夕層104及鬆弛的薄膜層108所組成之 之,若鬆他的薄膜層108之晶格常數大於矽層104 況之下而π 則氣、弛的薄膜層10 8係處於雙軸壓縮應變情 :之:::層…係處於雙軸拉伸應變情況之下,反之亦 '薄膜:10?成驟二層广内形成缺陷區106,因此於鬆弛的 二斤產生之差排增殖之方向是朝向基底 膜層! 08。…弛的薄膜層1 08 ’如此即可獲得鬆他的薄 的薄膜層108上成長-應…11。。 件、微機電;詈似雔1夕層11 〇上製造—般的積體電路元 為㈣:膜件如 r—c: 基底是在一 之基广二°埋:緣層上有碎層之 侧,本實施例則以'絕緣么;及一石夕 層⑽層)1〇4 一般是厚度小於25 二:0,:。石夕 層102—般是由氧化矽所構成。 〕矽材枓。埋藏絕緣 第一元件係為一缺陷區丨〇 6,其係 -離子植入程序而形成於石夕層1〇4内:、::: = 〇〇施行 上述離子植入程序 第9頁 0503-7589TWF2(N1);dwwang.ptc 案號 92112105 1317145 修」 曰 五、發明說明(6) 所使用之離子可以為硼、磷及坤離子。 第三元件係為一鬆弛的薄膜層丨08,形成於石夕層丨〇 4 上三係使用實施例1之方法及材料成長於矽層1〇4上曰,鬆弛 的薄膜層1 08之晶格常數不同於石夕層丨04之晶格常數。Α 此具有鬆弛的薄膜層結構尚包括以下次元件,一應變 矽層11 0成長於鬆弛的薄膜層i 08上。積體電路元件、彳^機 電裝置、雙極性電晶體、金氧半場效電晶體或發光二極體 (未顯示)’製造於應變矽層丨丨〇上。 本發明之實施例1藉由於矽層丨〇 4内形成缺陷區丨〇 6 ’ 使得於鬆他的薄膜層1 08成長時所產生之差排增殖之方向 是朝向基底1 0 0,並非朝向鬆弛的薄膜層丨〇 8,如此即可獲 得鬆弛的薄膜層1 〇 8。 實施例2 具有秦·他的薄膜層結構可藉由后述說明的方法來製 作’請參照第4圖,在一半導體基底2 〇 〇上形成一埋藏絕緣 層2 0 2及一矽層2 0 4,本實施例則以一絕緣層上有矽層 (si 1 icon-on-insulator,SOI)之晶圓為例,用以做為啟始 材料’可利用植入氧(SI Μ 0 X)或是S m a r t c C u t ®技術來得到 隔離,但並不以此為限制。矽層(s〇丨層)2 04 —般是厚度小 於250 A的矽材料。埋藏絕緣層2 02 一般是由氧化矽所構 成。 其次,於妙層204上成長一具有濃度梯度之A(1_y)B(y)缓 衝層2 0 6,其中y = 〇 —X,A(1_y)B(y)緩衝層206之厚度為介於〇.
0503-7589TWF2(N1);dwwang.ptc 第10頁
1317145 案號 92112105 Λ_3 曰 五、發明說明(7) 坤或紹 〇 1至0. 5微米之間。Α原子可以是石夕、鍺、碳、在因 原子,而B原子可以是鍺、碳、銦、神或銘原子。成長a B(y〉緩衝層2 0 6之方法例如使用分子束磊晶法、選擇性蟲(^y) 法、化學氣相沈積磊晶法或化學氣相沈積法。 猫阳 接著’於緩衝層2 0 6上成長一^β⑴鬆弛的薄 膜層2 0 8,⑴鬆弛的薄膜層208之厚度為介於〇 〇1至1 微米之間。成長鬆弛的薄膜層2〇8之方法例如使用 分子束蟲晶法、選擇性蠢晶法、化學氣相沈積遙晶法或化 學氣相沈積法。 然後’可於〇_〇 Β⑴鬆他的薄膜層2 〇 8上成長一應 層 2 1 0。 最後’可於應變石夕層210上製造一般的積體電路元 件、微機電袋置、雙極性電晶體、金氧半場效電晶體或發 光二極體(未顯示)。 本發明尚提出-種具有鬆弛的薄膜層結構,如第4圖 所示,此具有鬆弛的薄膜層結構包括以下次元件。第一元 件係為一絕緣層上有矽層之基底2〇〇 ^絕緣層上有矽声之 基底是在一半導體基底2 0 0上形成-埋藏絕緣層2 0 2及曰一矽 ,本實施例則以一絕緣層上有石夕層之晶圓為例。石夕 層(SOI 層)204— 般是 μ M9n9 # a ώ胃/^子度小於25 〇 Α的矽材料。埋藏絕緣 層2 0 2 —般疋由氧化矽所構成。 (1—y)B(y)緩衝層 20 6, 人你n m , (H)B(y)緩衝層20 6之厚度為 "於0.01至0.5被米之間。a η ^ 第二兀件係為一具有濃度梯度之A,
X
成長於秒層204上,其y=Q 心间緩衝層2 0 6係使用實施例
1317145 92112105 年 月 五、發明說明(8^ -- 碳、才料成長於石夕層204上,a原子可以是矽、鍺、 鋁原子。申或鋁原子,而B原子可以是鍺、碳、銦、砷或 A R第二凡件係為一^卜^⑴鬆他的薄膜層208,成長於 二Y) 〇C層2 0 6上’ A(i-X) B⑴鬆弛的薄膜層2 0 8之厚度為介 例2·之古也微米之間。A(1—X)B(X)鬆弛的薄膜層208係使用實施 法及材料成長於A(i y)B(y)緩衝層2〇6上。 矽声if/鬆弛的薄膜層結構尚包括以下次元件,一應變 ^ 1 長於鬆弛的薄膜層208上。積體電路元件、微機 (, 又極性電晶體、金氧半場效電晶體或發光二極體 ,,肩不)’製造於應變矽層2 1 〇上 曰 _修正 本表月之貫施例2藉由成長具有濃度梯度之a *) n d 衝層2 0 6,以阻止差排朝向A 向增殖
Cl-y)D(y)考 (1-χ)β(χ) 鬆弛的薄膜層2 ο 8之方 實施例3 2有鬆他的薄膜層結構可藉由后述說明的方法來製 月$照第5圖,在一半導體基底3 0 0上形成一埋藏絕緣 θ ..及 碎3 0 4,本實施例則以一絕緣層上有碎層 .η 〇 n i n s u 1 a t 〇 r,S Ο I)之晶圓為例,用以做為啟始 材料可利用植入氧(SI MOX )或是Smar tCUT®技術來得到隔 離,。但並不以此為限制。矽層(SOI層)30 4 —般是厚度小於 250 A的硬材料。埋藏絕緣層2〇2 一般是由氧化矽所構成。 ,次’於矽層304上成長一 A(iz) B(z)緩衝層3 〇 6,a原子 可以是石夕、鍺、碳、銦、砷或鋁原子,而B原子可以是 m ' " 1317145 一—__案號 92112105___ 年 月曰_修正 _ 五'發明說明(9) 鍺、碳、銦、砷或鋁原子。成長β(〇缓衝層206之方法 例如使用分子束磊晶法、選擇性磊晶法、化學氣相沈積磊 晶法或化學氣相沈積法。 接著,於A(1_Z)B⑴緩衝層3〇6上成長一A(1—U)B(U)缓衝層 3 0 8 ’其中u>z。成長A(1_u)b⑷緩衝3 0 8之方法例如使用分子 束磊晶法、選擇性磊晶法要化學氣相沈積磊晶法或化學氣 相沈積法。 然後’於A(1_U)B(U)緩衝層308上成長一ΑΠ_„0Β⑷緩衝層 310 ’其中w>u。成長A(1_w)B⑷缓衝31 0之方法例如使用分子 束蟲晶法、選擇性磊晶法、化學氣相沈積磊晶法或化學氣 相沈積法。 其次’於A(1_W)B(W)緩衝層310上成長一A(1_y)B(y)緩衝層 312 ’其中y>w。成長B(y)緩衝3 1 2之方法例如使用分子 束磊晶法、選擇性磊晶法、化學氣相沈積磊晶法或化學氣 相沈積法。 接者,於Β(5〇緩衝層3 1 2上成長一 Α(Νχ) £⑴鬆弛的薄 膜層31 4,成長B⑴鬆弛的薄膜層31 4之方法例如使用 分子束磊晶法、選擇性磊晶法、化學氣相沈積磊晶法或化 學氣相沈積法。 鬆弛的 然後,可於An_x)Bu) 層 31 6 〇 薄膜層314上成長一應變矽 最後’可於應變石夕層316上製造—般的積 件、微機電裝置、雙極性電晶體、全4 、 电 兀 光二極體(未顯示)。 金乳效電晶體或發
1 發曰月尚提出一種具有鬆他的薄膜層結嫌,,
0503-7589TWF2(Nl);dwvang ptc
1317145 --案號92112105 年 月 日_匕工 五、發明說明(10) ----- 所示,此具有鬆弛的薄膜層結構包括以下次元件。 一 :係,一絕緣層上有矽層之基底3〇〇。絕緣層上有矽層之凡 土底是在一半導體基底300上形成一埋^ 思 — 工π/取理臧絕緣層302及一矽 本貫施例則以一絕緣層上有矽層之晶圓為例。矽 層(SOI層)304 —般是厚度小於25〇Α的功从上丨 s 〇no A a J ΰ u A的矽材料。埋藏絕緣 層3 0 2 —般疋由氧化矽所構成。 第二元件係為—A(卜緩衝層30 6,成長於矽層3〇4放上)!⑴緩衝層3 0 6係使用實施例3之方法及材料成長於 曰 ’ A原子可以是矽、鍺、碳、銦、砷或鋁原子, 而B原子可以是鍺、碳、銦、砷或鋁原子。 第三元件係為一A(卜u)B(u)緩衝層3〇8, 衝層 3〇6 上,A(l_u)B| (i-z)⑴緩 料來成長。 第四元件係為一‘…心) 緩衝層3 0 8係使用實施例3之方法及村 衝層3 0 8上,A 料來成長 第五元件係為A(1_y)D(y) (l-w) C(W) 緩衝層310,成長於a(1_u)B< 緩 緩衝層3 1 0係使用實施例3之方法及材 B,,,、緩衝層312,成長於A(1—W)B(W)緩衝 層310上| 來成長。 第二元/牛係為一 A(1_X)B(X)鬆弛的薄膜層31 4,成長於 緩衝層312上,Α(ι_χ)Β(χ)鬆弛的薄膜層314係使用實 轭例3之胃方法及材料成長於‘十Β⑴缓衝層3丨2上。 此具有鬆他的薄膜層結構尚包括以下次元件,一應變 石夕層3 1 6成長於鬆弛的薄膜層314上。積體電路元件、微機 __雙極1~生電晶體、金氧半場效電晶體或發光二極體 L(l-y) B(y) 緩衝層3 1 2係使用實施例3之方法及材料 0503-7589TWF2(Nl);dwwang.ptc 第14頁 1317145 _案號92112105_年月曰 修正_ 五、發明說明(11) (未顯示),製造於應變石夕層3 1 6上。 本發明之實施例3所成長之緩衝層數量是以5層缓衝層 來舉例說明,但對於任何熟習此項技述者而言,緩衝層數 量可以是兩層至數十層,都包括於發明之範圍,並無一定 之限制。 本發明之實施例3藉由成長濃度漸增之緩衝層堆疊層 結構,以阻止差排朝向A(1_x) B⑴鬆弛的薄膜層3 1 6之方向增 殖。 本發明中所應用之物質材料,並不限於實施例所引述 者,其能由各種具恰當特性之物質和形成方法所置換,且 本發明之結構空間亦不限於實施例引用之尺寸大小。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限制本發明,任何熟習此項技藝者,在不脫離本發明之精 神和範圍内,當可做更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
0503-7589T\VF2(Nl) ;dwwang.ptc 第15頁 1317145 _案號92112105_年月曰 修正_ 圖式簡單說明 第1圖係顯示傳統之具有鬆弛的薄膜層結構。 第2A及2B圖係顯示具有高品質之鬆弛的薄膜層結構。 第3 A至3 C圖係表示根據本發明之實施例1之具有鬆弛 的薄膜層結構的製程剖面圖。 第4圖係表示根據本發明之實施例2之具有鬆弛的薄膜 層結構的製程剖面圖。 第5圖係表示根據本發明之實施例3之具有鬆弛的薄膜 層結構的製程剖面圖。 符號說明: 1 0〜矽基底; 1 2 ~鬆弛的矽鍺層; 1 4〜應變矽層; 1 6〜南缺陷; 20〜鬆弛的矽u_x)鍺⑴層; 2 2〜石夕(1_y)鍺⑴缓衝層; 2 4 ~矽基底; 30〜鬆弛的石夕(1_D鍺⑴層; 3 2〜矽層; 3 4〜絕緣層; 3 6〜矽基底; 100、2 0 0、3 0 0〜半導體基底; 1 0 2、2 0 2、3 0 2〜埋藏絕緣層; 104、204、304~矽層; 1 0 6 ~缺陷區;
0503-7589TWF2(Nl);dwwang.ptc 第16頁 1317145 圖式簡單說明 108 110 206 案號 92112105 年 曰 修正 2 0 8、3 1 4〜鬆弛的薄膜層; 21 0、3 1 6〜應變矽層; 306、308、310、312〜緩衝層
0503-7589T\VF2(Nl) ;dwwang.ptc 第17頁
Claims (1)
1317145 案號92112105 年 月 曰 修正 六、申請專利範圍 1. 一種具有鬆弛的薄膜層結構之製造方法,包括下列 步驟: 提供一絕緣層上有梦層(SOI)之基底; 對該基底施行一離子植入程序以在該矽層内形成一缺 陷區,以及 於該矽層上成長一鬆弛的薄膜層。 2. 如申請專利範圍第1項所述之具有鬆弛的薄膜層結 構之製造方法,其中該鬆弛的薄膜層之晶格常數不同於該 矽層之晶格常數。 3. 如申請專利範圍第1項所述之具有鬆弛的薄膜層結 構之製造方法,其中該鬆弛的薄膜層是矽鍺、矽鍺碳、銦 錯珅、鍺坤、銘錯_、錯碳或姻錯碳層。 4. 如申請專利範圍第1項所述之具有鬆弛的薄膜層結 構之製造方法,其中成長該鬆弛的薄膜層係使用分子束磊 晶法、選擇性磊晶法、化學氣相.承積磊晶法或化學氣相沈 積法。 5. 如申請專利範圍第1項所述之具有鬆弛的薄膜層結 構之製造方法,其中,對該基底施行該離子植入程序所使 用之離子是為硼、磷及砷離子。 6. 如申請專利範圍第1項所述之具有鬆弛的薄膜層結 構之製造方法,更包括於該鬆弛的薄膜層上成長一應變矽 0 7. 如申請專利範圍第6項所述之具有鬆弛的薄膜層結 構之製造方法,更包括於變矽層上製造積體電路元件、微
0503-7589TWF2(Nl) ;dwwang .ptc 第18頁 1317145 案號 92112105 、申請專利範圍 __________ 電裝置、雙極性電晶體、金龛 。 飞+ %效電晶體或發杏一8. 一 ΐί有鬆他的薄膜層結構,包括. 一絕緣層上有矽層(SO I )之甘 匕枯. 底; 一缺陷區,其係藉由對該基、/ 形成於該矽層内;以及 &知行—離子植入程序 -鬆他的薄膜層,形成於該矽 而 9. 如申請專利範圍第8項所、求S 構,其中該鬆他的薄膜層之晶^之具有鬆他的帛與層 常數。 吊數不同於該石夕層之晶格 i 〇 .如申請專利範圍第8項 ,其中該鬆他的薄膜層是矽鍺处矽鍺鬆:::獏層結 、鋁鍺砷、鍺碳或銦鍺碳層。 钔鍺砷、鍺 11.如申請專利範圍第8項 ’其中成長該鬆弛的薄膜層係使用分子::膜層結 12·如申請專利範圍積二相沈積法。 構,其中,對該基底施行卞離^ =秦弛的薄膜層結 是為、似神離子丁錢子植人知序,所使用之離子 播H申請庙專^圍第8項所述之具有^的 '薄膜芦社 構’更包括二應變石夕層,成長於該鬆弛的薄膜層上。、層、、·。 1 4 - 士。申°月專利範圍第1 3項所述之具有鬆弛的薄膜層 :構’更包括積體電路元件、微機電裝置、雙極性電晶 -、金氧半場效電晶體或發光二極體,製造於該應變矽層 六 機 體 構 石申 構 修正
〇503-7589T\VF2(Nl) ;dwwang.ptc 第19頁
1317145 _案號92112105_年月曰 修正_ 六、申請專利範圍 上。 1 5 . —種具有鬆弛的薄膜層結構之製造方法,包括下 列步驟: 提供一絕緣層上有石夕層(S 0 I )之基底; 於該絕緣層上的矽層上成長一具有濃度梯度之An„y)B(y) 緩衝層,其中ysO-^x ;以及 於該A(I_y)B(y)緩衝層上成長一 A(1y Β(>ϋ鬆弛的薄膜層。 1 6 .如申請專利範圍第1 5項所述之具有鬆弛的薄膜層 結構之製造方法,其中該A(1_y) B(y)緩衝層之厚度為介於0.01 至0. 5微米之間。 1 7.如申請專利範圍第1 5項所述之具有鬆弛的薄膜層 結構之製造方法,其中該Απ_χ) B()0 鬆弛的薄膜層之厚度為 介於0. 01至1微米之間。 1 8 .如申請專利範圍第1 5項所述之具有鬆弛的薄膜層 結構之製造方法,其中該A原子是矽、鍺、碳、銦、砷或 在呂原子。 1 9 .如申請專利範圍第1 5項所述之具有鬆弛的薄膜層 結構之製造方法,其中該B原子是鍺、碳、銦、砷或鋁原 子。 2 〇 .如申請專利範圍第1 5項所述之具有鬆弛的薄膜層 結構之製造方法,其中成長該A(W)B⑴缓衝層係使用分子束 蠢晶法、選擇性蠢晶法、化學氣相沈積轰晶法或化學氣相 沈積法。 2 1 .如申請專利範圍第1 5項所述之具有鬆弛的薄膜層
0503-7589TWF2(Nl) ;dw\van〇.ptc 第20頁 1317145 案 ft 921121阽 曰 修正 六 、申請專利範圍 結構之製造方法,其中成長該A+x)、)鬆弛的薄膜層係使 分子束蟲晶法、選擇性磊晶法、化學氣相沈積遙晶法或 學氣相沈積法。 ' b 〆 用 化學氣相沈積法 22. 如申請專利範圍第15項所述之具有鬆弛的薄膜層 結構之製造方法,更包括於該鬆弛的薄膜層上二 長一應變梦層。 23. 如申請專利範圍第22項所述之具有鬆他的薄膜斧 結構之製造方法,更包括於該應變矽層上製造積 政' 微機電裝置、雙極性電晶體、金氧半場— 70 極體。 生虱牛%效電晶體或發 24. —種具有鬆弛的薄膜層結構,包括: 一絕緣層上有矽層之基底; 二t有ίί梯度之A(1為缓衝層,成長於該絕緣芦上 的石夕層上,丄其ty=0、,該“、缓衝層之厚度“。 01至0. 5微米之間;以及 ·-巧;丨於0. ^一 的薄膜層,成長於該A(i—y)B⑺緩衝層上, 忒⑴松他主的溥膜層之厚度為介於〇_ 至1微米之間。 2 5.如申請專利範圍第24項所述之具有鬆弛的薄 結構,其中該^原子是矽、鍺、碳、銦、砷或鋁原子。、a 26 ·如申請專利範圍第24項所述之具有鬆弛的薄膜層 結構’其中s亥B原子是鍺、碳、銦、砷或叙眉早。 2 7 ·如申睛專利範圍第2 4項所 件 光 砷或鋁原子 述之具有鬆他的薄膜層 使用分子束磊晶法、$ 結構,其中成長該V)B(y)缓衝層係 擇性磊晶法、氣相沈積磊晶法或化學氣相沈積法
0503-7589TWF2(Nl);dwwang.ptc I
第21頁 1317145 _案號 92112105_年月日__ 六、申請專利範圍 2 8 .如申請專利範圍第2 4項所述之具有鬆弛的薄膜層 結構,其中成長該A+dBy鬆弛的薄膜層係使用分子束蟲晶 法、選擇性磊晶法、化學氣相沈積磊晶法或化學氣相沈積 法。 2 9 .如申請專利範圍第2 4項所述之具有鬆弛的薄膜層 結構,更包括於該Α(1_Χ)Β(Χ)鬆弛的薄膜層上成長一應變石夕 層。 3 0 .如申請專利範圍第2 9項所述之具有鬆弛的薄膜層 結構,更包括於該應變矽層上製造積體電路元件、微機電 裝置、雙極性電晶體、金氧半場效電晶體或發光二極體。 3 1 . —種具有鬆弛的薄膜層結構之製造方法,包括下 列步驟: 提供一絕緣層上有矽層(SOI )之基底; 於該絕緣層上的矽層上成長一 A(1_Z)B⑴緩衝層; 於該A(1_z) B(z)缓衝層上成長一 A(1_y) B⑴缓衝層,基中 y > z ;以及 於該A(1_y)B(y)缓衝層上成長一 A(1_x)B(J〇鬆弛的薄膜層,其 中 x>y。 3 2 .如申請專利範圍第3 1項所述之具有鬆弛的薄膜層 結構之製造方法,更包括於該A(1_Z)B⑴緩衝層及該A(1_y)B(y)缓 衝層之間成長一A(1_W)B(W)缓衝層,其中y>w>z。 3 3 .如申請專利範圍第3 1項所述之具有鬆弛的薄膜層 結構之製造方法,其中該A原子是矽、鍺、碳、銦、砷或 銘原子。
0503-7589TWF2(Nl);dwwang.ptc 第22頁 1317145 _案號 92112105_年月日__ 六、申請專利範圍 3 4 .如申請專利範圍第3 1項所述之具有鬆弛的薄膜層 結構之製造方法,其中該B原子是鍺要碳、銦、砷或鋁原 子。 3 5 .如申請專利範圍第3 1項所述之具有鬆弛的薄膜層 結構之製造方法,其中成長該A(1_Z)B(Z)緩衝層係使用分子束 磊晶法、選擇性磊晶法、化學氣相沈積磊晶法或化學氣相 沈積法。 3 6 .如申請專利範圍第3 1項所述之具有鬆弛的薄膜層 結構之製造方法,其中成長該A(1_y)B(y)緩衝層係使用分子束 磊晶法、選擇性磊晶法、化學氣相沈積磊晶法或化學氣相 沈積法。 3 7 .如申請專利範圍第3 1項所述之具有鬆弛的薄膜層 結構之製造方法’其中成長該A(1_x;Bm鬆他的薄膜層’係使 用分子束羞晶法、選擇性蠢晶法、化學氣相沈積查晶法或 化學氣相沈積法。 3 8 .如申請專利範圍第3 1項所述之具有鬆弛的薄膜層 結構之製造方法,更包括於該Α(1_Χ)Β(Χ)鬆弛的薄膜層上成長 一應變$夕層。 3 9 .如申請專利範圍第3 8項所述之具有鬆弛的薄膜層 結構之製造方法,更包括於該應變矽層上製造積體電路元 件、微機電裝置、雙極性電晶體、金氧半場效電晶體或發 光二極體。 4 0 . —種具有鬆弛的薄膜層結構,包括: 一絕緣層上有石夕層之基底;
0503-7589TWF2(N1) ;dwang.ptc 第23頁 1317145 案號92112105 年 月 曰 修正 々、申請專利範圍 一 A(1_Z)B(Z)緩衝層,成長於該絕緣層上的矽層上; 一 A(1_y)B(y)緩衝層,成長於該A(1_Z)B⑴緩衝層上’基中 y>z ;以及 一 鬆他的薄膜層’成長於該⑴緩衝層上’ 其中x> y。 4 1 .如申請專利範圍第4 0項所述之具有鬆弛的薄膜層 結構,更包括於該A(1_Z)B⑴緩衝層及該缓衝層之間成 長一A(1_W)B⑷緩衝層’其中y>w>z。 4 2 .如申請專利範圍第4 0項所述之具有鬆弛的薄膜層 結構,其中該A原子是、鍺、碳、銦、珅或紹原子。 4 3 .如申請專利範圍第4 0項所述之具有鬆弛的薄膜層 結構,其中該B原子是、錯、碳、銦、神或銘原子。 4 4 .如申請專利範圍第4 0項所述之具有鬆弛的薄膜層 結構’其中成長該缓衝層係使用分子米备晶法 '選 擇性磊晶法、化學氣相沈積磊晶法或化學氣相沈積法。 4 5 .如申請專利範圍第4 0項所述之具有鬆弛的薄膜層 結構,其中成長該Α(1_ηΒ(γ;ι緩衝層係使用分子束蠢晶法、選 擇性磊晶法、化學氣相沈積磊晶法或化學氣相沈積法。 4 6 .如申請專利範圍第4 0項所述之具有鬆弛的薄膜層 結構,其中成長該鬆弛的薄膜層係使用分子束遙晶 法、選擇性磊晶法、化學氣相沈積磊晶法或化學氣相沈積 法。 4 7 .如申請專利範圍第4 0項所述之具有鬆弛的薄膜層 結構,更包括於該Α(1_Χ)Β(;0鬆弛的薄膜層上成長一應變矽
0503-7589TWF2(Nl) ;dwwang.ptc 第24頁 1317145 案號92112105 年月日 修正
0503-7589T\VF2(Nl) ;dwwang .ptc 第25頁 1317145 _案號 92112105_年月日_Hi_ 四、中文發明摘要(發明名稱:具有鬆弛的薄膜層結構及其製造方法) 本發明提出一種具有鬆弛的薄膜層結構的製造方法, 首先提供一絕緣層上有^夕層(SOI)之基底。其次,對上述 基底施行一離子植入程序以在上述石夕層内形成一缺陷區。 最後,於上述矽層上成長一鬆弛的薄膜層。本發明另提出 一種具有鬆他的薄膜層結構,包括:一絕緣層上有^夕層 (SO I)之基底;一缺陷區,其係藉由對上述基底施行一離 子植入程序而形成於上述石夕層内;以及一鬆弛的薄膜層, 形成於上述石夕層上。 五、(一)、本案代表圖為:第5圖 (二)、本案代表圖之元件代表符號簡單說明: 3 0 0〜半導體基底; 3 0 2〜埋藏絕緣; 304〜矽層; 314〜鬆弛的薄膜層; 316〜應變石夕層; 306、308、310、312〜缓衝層。 、英文發明摘要(發明名稱:)
0503-7589TWF2(N]);dwwang.ptc 第3頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW92112105A TW200425278A (en) | 2003-05-02 | 2003-05-02 | Relaxed film layer structure and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW92112105A TW200425278A (en) | 2003-05-02 | 2003-05-02 | Relaxed film layer structure and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200425278A TW200425278A (en) | 2004-11-16 |
TWI317145B true TWI317145B (zh) | 2009-11-11 |
Family
ID=45073325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW92112105A TW200425278A (en) | 2003-05-02 | 2003-05-02 | Relaxed film layer structure and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200425278A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI739152B (zh) * | 2018-10-04 | 2021-09-11 | 美商格芯(美國)集成電路科技有限公司 | 具有增強局部等向性之磊晶半導體材料生長 |
-
2003
- 2003-05-02 TW TW92112105A patent/TW200425278A/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI739152B (zh) * | 2018-10-04 | 2021-09-11 | 美商格芯(美國)集成電路科技有限公司 | 具有增強局部等向性之磊晶半導體材料生長 |
Also Published As
Publication number | Publication date |
---|---|
TW200425278A (en) | 2004-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI264061B (en) | Strained silicon-on-insulator (SSOI) and method to form same | |
TWI225283B (en) | Strained semiconductor on insulator substrate and method of forming the same | |
JP5338443B2 (ja) | Soiウェーハの製造方法 | |
TWI306662B (en) | Defect reduction by oxidation of silicon | |
US7164183B2 (en) | Semiconductor substrate, semiconductor device, and method of manufacturing the same | |
TWI280662B (en) | Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys | |
TWI263328B (en) | Semiconductor devices having faceted channels and methods of fabricating such devices | |
TW588412B (en) | Method for producing relaxed SiGe substrate | |
TWI377603B (en) | Method of forming strained silicon materials with improved thermal conductivity | |
US8128749B2 (en) | Fabrication of SOI with gettering layer | |
TWI331778B (zh) | ||
TW201128773A (en) | Silicon carbide substrate manufacturing method and silicon carbide substrate | |
TWI272720B (en) | SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth | |
TW201013753A (en) | Epitaxy silicon wafer and fabricating method thereof | |
KR101340002B1 (ko) | Soi웨이퍼의 제조방법 | |
KR20000035823A (ko) | 반도체 물질의 웨이퍼를 큰 치수로 제조하는 방법 및 이 결과의웨이퍼를 절연체 상의 반도체 형태의 기판을 제조하는 데 사용하는 방법 | |
TWI304622B (en) | Use of thin soi to inhibit relaxation of sige layers | |
US7338886B2 (en) | Implantation-less approach to fabricating strained semiconductor on isolation wafers | |
CN110544623A (zh) | 利用多离子注入的氮化镓基板的制造方法 | |
TW201009900A (en) | Method for making a substrate structure comprising a film and substrate structure made by same method | |
TW201128710A (en) | Process for production of silicon carbide substrate | |
TWI317145B (zh) | ||
TWI303862B (en) | Integrated circuit, semiconductor device, soi semiconductor device,and method of forming the same | |
JP2011029594A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP7224325B2 (ja) | 半導体基板の製造方法及び半導体基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |