TWI303470B - Multi-die package - Google Patents

Description

1303470 九、發明說明： 【發明之領域】 ^明係、提供—種半導體封裝結構，尤指— (mukl_dle Package)結構。 丁我 【背景說明】 近年來，Ik著筆，己型電腦、個人資料助理（麗）盘數位 相，等攜帶式機器的小型化與高功能化，使其半導體製程傾向 於雨積集度與高密度封裝，而在提昇封裝積集度方面則取決於 封裝之承載器（carrier)的尺斗、订 尺寸’以及晶片與承載器接合所佔 之空間。 對於單—晶片之轉體封裝而言，晶片上有導腳dead⑼ dnp，LOC)之封裝結構是f見縮小晶㈣承朗接合所佔空 間的方法’ LOC架構係指承載器之導腳延伸至晶片中央的接 合塾，導腳與晶片主動表面連接，亦同時提供晶片物理上之支 撐，因此可以縮小整個封裝的體積。其中，輸包括習知的 L〇C型態之導線架’或是具有開口之積層板(丨一 substrate) 〇 對於多晶粒積體電路之封裝而言，多晶片封裝模組 Uu^hip m〇dUle’ MCM)㈣見高賴度之縣έ士構。 MCM根據不同的積體電路設計需求，將多個晶片同時封裝於 1303470 同承载為上，不但能縮小封裝體積，減少製程費用，且因為 晶片間訊號傳遞路徑驗，故可增加其效能。目前MCM通常 架構在-印刷電路板（printed咖此_⑷上，將多個晶片 配置於印刷電路板之同一表面，而晶片與電路板連接方式包括 丁Ά (wirebonding)、幸人片自動接合（邮6 aut〇matic bonding, TAB)或覆晶（flipehip)的方式。 睛參照圖-與圖二，圖一與圖二為習知多晶粒（mul越e) 封裝結構20之示意圖。如圖一所示，將至少一晶粒12之主動表 面朝上’以絕緣黏著劑14(insulation glue)塗抹於晶粒12之背面， 並將日a粒12貼附於一基板1〇之一預定區域上，以溫度15〇。〇加熱 烘烤固化晶粒12。接著利用打線（wireb〇nding)方式，以銅線15 電連接晶粒12之主動表面上之接合墊16與基板1〇上相對應的接 ”，’占（未顯示），然後以一封裝材料18完整覆蓋晶粒12和銅線15， 並加熱烘烤使封裝材步斗18固化。之後再進行一敍刻製程以於基板 !〇下側形成複數個以球格陣列（ball grid array，BGA)方式排列之 焊球墊（未顯示），並焊接複數個錫球19於複數個焊球墊上。其 中，錫球19用來電連接整個封裝結構20與一印刷電路板（未顯 示），而基板10内部具有一電路（未顯示），用來電連接基板1〇 之接點與錫球19，因此晶粒12可透過銅線15、基板1〇内部之電 路與錫球19以電連接印刷電路板。此外，基板1〇為一積層板， 黏著劑14為一高分子材料，封裝材料18為陶瓷、破璃環氧樹脂 1303470 或 BT 樹脂（bt resin )。 白头利用打線方式卿成之封褒結構所佔面積較大，不符合小 型化之需求，因此發展出距較小，封料型接近晶粒 大小，且厚度不辦_打線之線弧制度，⑼魏裝(_ scale⑽age) ’以裸晶片（bareehip)與覆晶（帥咖p)方式以 達成高密度龍。如圖二所示，習知覆晶晶片型封裝結構％中， 紅少-晶粒12之絲表面射，以覆晶方式_於基板ι〇之預 定區域表面，射基板1G之表面具錢數個凸鱗墊（bumppad) 用來植接複數個相對應之鍚球（s〇ldei>ba丨丨）24，而晶粒^主 動表面上之接合墊丨⑽電連接複數個姆應之凸塊焊独，接著 、真充物貝26，如樹脂填充於各晶粒與基板1〇之間，並與錫 球24周圍的外側區域形成—底充區域（讪此版加n)，以減輕 鍚球24 ’基板1G與晶粒12的鱗脹係财同職生的應力集 中。 μ 習知多晶粒封裝結構是將晶片配置於印刷電路板的同一面，因 此當晶粒較多時’所佔的印刷祕板面積會較大，不符合目前趨 勢且0a粒之間的連接線路需透過印刷電路板中複雜的路徑傳 輸，不但增加訊號傳遞職之長度及阻抗，亦同時降健體效能， 雖然可以_覆晶方式來縮小封賴積，但是晶粒的接合塾間距 會由於晶粒的小型化而過於狹窄，錫球的高度也降低，使得填充 物1和晶粒之間的職狹窄’增加形成底充區域的難度，目前雖 1303470 然已有使用known g00d die (KGD)方式，但是良率很低且增加 成本。 【發明概述】 口此本叙明之主要目的在於提供一種多晶粒封 t結構，可以知5短晶粒間的訊號傳遞路徑，以提高整體效能。 本發明之另一目的在於提供一種多晶粒封裝結構，不但可以強 化機械強度以保護晶粒免於外在環境如機械碰撞、化學物質或濕 氣的影響而失去功能，更可以縮小整體封裝體積，提高封裝之積 集度。 為達到上述目的，本發明之較佳實施例中包含有下列結構：（ι ) 一L型基板，该l型基板包含有一晶粒封裝區，複數個凸塊焊墊 設於該晶粒封裝區中，複數個針腳用來電連接一印刷電路板，以 及-電路設於該L型基板之内部，絲電連接該複數個凸塊焊與 該相對應之複數個針腳，以及（2)複數個晶粒，該複數個晶粒設 於该L型基板之晶粒封裝區中，其中該晶粒之主動表面包含有複 數個接合墊，用來電連接該複數個相對應之凸塊焊墊。 本發明利_ L型紐為—封裝架構，將複數個具有相同功能 或不同功能之複數個晶粒配置於該L型基板之晶粒封裝區中，以 形成一整合型封裝結構，且若是所需封裝的晶粒數量太多，可以 延伸L型基板使其具有猶(個垂：|[基；^與複則目晶/細惊區。而 1303470 L型基板下㈣有針腳，使得本發明最後經過封膠製程戶枚 之整合型封裝結構可以視為-插卡結構，以方便使用者自行組 裝，更換插卡，也不會損傷到晶粒及其内部電路。 【發明之詳細說明】 請參照圖三至圖七’圖三至圖七為本發明之多晶粒封裝結構⑼ 之示意圖。如圖三所示，-L型基板3轉本發明之多晶粒封裝結構 6〇所使用之縣基板，L型基板3〇係為—垂直基板32與—水平絲 34之組合。垂直基板32之表面具有一晶粒封裝區％與一周邊區域 38，晶粒封裝區36中具有複數個陣列狀之凸塊焊墊4〇 Pad)，水平基板34之下側具有複數個針腳42，用來電連接一印刷 電路板（未顯示）’且L型基板30之内部具有一電路（未顯示）， 用來電連接複數個凸塊焊墊40與其相對應之針腳42，周邊區域％ 内部具有-控制電路（未顯示），用以控制[型基板3〇之内部的電 路連接。其t，L型絲30為-般之積層板，其材f包括有玻璃環 氧基樹脂（FR-4、FR-5)或雙順丁烯二酸醯亞胺 (Bismaleimide-Triazine’BT) ’而針腳42之排列方式可為格狀陣 列（gridarmy)或特殊格狀陣列（speciaiizedgridarray)。 如圖四所不，先將一晶粒44配置於晶粒封裝區36之一預定區域 中，再依照不_積體電路之設計需求，配置㈣之相同功能或 不同功能之晶粒，如晶粒46。其中，晶粒44與46可為邏輯（i〇gic) 1303470 電路晶粒、SRAM晶粒、DRAM晶粒、中央處理單元（CPU)晶粒 或快閃§己憶體（flash memory)晶粒等之晶粒。 接著如圖五所示，圖五為圖四之晶粒封裝區36的放大示意圖。 晶粒44與46之主動表面具有複數個接合墊5〇 (b〇ndingpad)，用 來電連接晶粒封裝區36之相對應的凸塊焊墊4〇。首先將晶粒44與 46以主動表面面机型基板3〇之表面，以覆晶方式將晶粒44與46 貼設於晶粒封裝區36之預定區域中，且接合墊5〇與凸塊焊墊4〇之 間设有複數個焊料凸塊52 (s〇lderbump)或導電聚合物凸塊 (C〇ndUCtivep〇lymerbump)，用來固定並電連接晶粒44與46以及 晶粒封裝區36之凸塊焊墊40。 為了避免後續操作時，焊料凸塊52因受到熱循環與熱應力之影 響，而產生疲勞斷裂之情形，可分別於晶粒44、晶粒46與乙型基板 30之曰曰粒封裝區36之間填入一填充材料54，並充滿於焊料凸塊％ 之間以形成一底部密封層（epoxyunderfllUayer)。此外，為了改 善本發明之多晶粒封裝之散熱效能，可於晶粒4慎46之背面配置 一散熱片（未顯示），散熱片與晶粒44與46以導熱性連接（thermal coupling)。其中，焊料凸塊52之材質為錫鉛合金或金，填充材料 54之材質包括液態封裝材料、環氧樹脂或異方性導電樹脂 (anisotropic conductive film，ACF ) 〇 如圖六所示，圖六為_之正面示意圖。若是晶粒數量太多可 另將晶粒配置於水平基板34之晶崎裝區S6巾，或垂直基板32的 1303470 月面同樣地’水平基板34之晶粒封裝區56或垂直基板％背面的 晶粒封裝區（未顯示）絲亦财概個凸塊焊塾4〇。 最後如圖七所示’將配置完成的多晶粒封裝結構⑼浸入一封裝 材料58 (moldingcompound)中，進行一封膠（encapsu論g)製 程’以完整包覆L型基板30、晶粒44至48以及L型基板3〇與晶粒44 至48相連接的部分，贿護其不受外界環境、人為因素或濕氣所 破壞’完成本發明之多晶粒封裝結構6〇。其中，封裝材料58之材 質為石夕膠、環氧樹脂、聚醯胺類、聚苯二甲基類或石夕聚酿胺類。 等。另外，如前所述，L型基板30之内部包含有一電路（未顯示）， 用來電連接複數個凸塊焊墊4〇與其相對應之針腳42，以將多晶粒 封裴結構60透過針腳42而與一印刷電路板(如主機板等產品)上相 對應之導電區域相電連接，組裝於該印刷電路板上，以符合需求 之完整的電氣功能。 請參照圖八至圖十，圖八至圖十為本發明第二實施例多晶粒封 裝結構92之示意圖。如圖八與圖九所示，基板結構62具有至少一 垂直基板64與一水平基板66相連結。本實施例係以三個垂直基板 64為例，每一個垂直基板64之表面具有一晶粒封裝區幻與一周邊 區域68，複數個凸塊焊墊70設於晶粒封裝區65中，複數個接腳^ 設於垂直基板64之下側，用以插入並電連接水平基板66之相對應 的孔洞76，而水平基板66下側另具有複數個外部接腳74，用以插 入一印刷電路板（未顯示），且垂直基板64與水平基板66之内部 1303470 具有-電路（未顯示），用以電連接複數個凸塊焊墊7Q與相對應 之複數個外部接腳74，周邊區_具有-控制電路（未顯示）了 用以控制基板結構62内之電路連接。此外，垂直基板料之表面另-可具有複數個相對應之孔洞（未顯示），而垂直基板64之背面則-相對應地具有複數個接腳78，用以相互電連接每一個垂直基板 64。其中’基板結構62為一般之積層板，其材質包括有玻璃環氧 基樹脂或雙順獨二_亞胺，而接腳π、外部接腳％與接腳^ 均可為針腳或焊球，其排列方式為格狀陣列或特殊格狀陣列。 _ 如圖十所示，本實施例以五個晶粒8〇至88為例，依照積體電路 設計需求，將晶粒80至88分職設㈣絲韻之晶粒封褒區於 中’最後利用一封裝材料90 ’如環氧樹脂，以完整包覆基板結構 62以及晶粒80至88，完成本發明之多晶粒封裝92。射，如圖五 所示，晶_至88可以_打線方式或覆晶方式，而裝設於晶粒 封裝區65上。 本發明利用L型基板為封裝架構，將複數個具有相同功能或不馨 同功能之複數個晶粒配置於L1!基板之晶粒封裝區巾，以形成一整 合型封裝結構，絲是所需封裝的晶粒數量太多，射以延伸[型. 基板使其具有複數個垂直基板與複數個晶粒封裝區。而本發明中. 實施例之接腳均以針腳封裝結構來說明，此關針腳縣為面積 陣列式配置（纖array)，具有較高之難度，但本發明之封裝 架構亦可選用其他種類的電連接針腳。 12 1303470 本發明之經過最後封膠製程之後所形成的整合型封裝結構可 以視為一插卡結構，以方便使用者自行組裝，更換插卡，也不會 才貝傷到晶粒及其内部電路。 相較於習知晶粒直接配置於印刷電路板上，本發明之多晶粒封 裝結構先將晶粒配置於1型基板之晶粒封裝區中，再將乙型基板以 電連接印刷電路板，除了同樣可達到保護晶粒免料界之傷害 外，也具有尺寸規格化的功能。 綜上所述，本發明具有下列優點·· 1·將復數個晶粒配置於L型基板上，可以縮短晶粒間訊號傳遞路 拴減V電路阻抗，降低訊號延遲，提高訊號傳輸速度，並提高 整體效能， 2·縮小封裝體積，提高封裝積集度， 3·基板結構可以無限延伸以同時配置多個晶粒， 4·利用針腳封I结構，方便使用者自行組裝與拆卸。 以上所龍林㈣讀佳實_，驗树日种請專利範 做之均等變化與修飾’皆應屬本發明專利之涵蓋範圍。 【圖式之簡單說明】 圖—至圖二為習知多晶粒封裝結構之示意圖。 圖三為本發明L型基板結構之正面示意圖。 1303470 圖四為本發明多晶粒封袭之側面示意圖。 圖五為本發明多晶粒㈣之局部放大示意圖。 圖六為本發明多晶粒封裴之正面示意圖。 圖七為本發明多晶粒封t完成之側面示意圖。 圖八為本&明第二實施例基板結構之正面示意圖。 圖九為本發明第二實施例基板結構之側面示意圖。 圖十為本發明第二實施例多晶粒封裝完成之側面示意圖。 [圖 式之符號說明】 10 基板 12 晶粒 14 絕緣黏著劑 15 銅導線 16 接合墊 18 封裝材料 19 焊球 20 多晶粒封裝結構 22 凸塊焊墊 24 錫球 26 填充材料 28 多晶粒封裝結構 30 L型基板 32 垂直基板 34 水平基板 36 晶粒封裝區 38 周邊區域 40 凸塊焊墊 42 外部接腳 44 〜4 8 晶粒 50 接合墊 52 焊料凸塊 54 填充材料 56 晶粒封裝區 14 1303470 58 封裝材料 60 多晶粒封裝結構 62 基板結構 64 垂直基板 66 水平基板 68 周邊區域 70 凸塊焊墊 72 接腳 74 外部接腳 76 孔洞 78 接腳 80 〜88 晶粒 90 封裝材料 92 多晶粒封裝結構

15

Claims (1)

1303470 十、申請專利範圍： 1. 一種多晶粒（multi-die)之封裝結構，該封裝結構包含有： - L型基板’該L型基板包含有一晶粒封裝區設於—自直基板-上’複數個凸塊焊墊（solderbumppad)設於該晶粒封震區中，複. 數個針腳（pin)設於-水平基板上用來電連接—印刷電路板，以 及-電路設於該L型基板之内部’用來電連接該複數個凸塊焊與該 相對應之複數個外部接腳；以及 複數個晶粒’該複數個晶粒配置於該L型基板之晶粒封裝區 ^ 中，其中該晶粒之主動表面包含有複數個接合塾（b〇ndingpad)， 用來電連接該複數個相對應之凸塊焊墊。 2. 如專利申請範圍第i項之封裝結構，其中係利用覆晶响啊） 方式，以電連接該晶粒之接合墊與該L型基板之凸塊焊墊。 3. 如專利申請範圍第2項之封裝結構’其中另包含複數個焊料凸鲁 塊（solderbump)設於該複數個晶粒之接合墊與該L型基板之凸塊 焊墊之間，用來固定並電連接該複數個晶粒。 、 4. 如專利申請細第丨項之封裝結構，其巾係先將該晶粒貼設於 該L型基板上’再以打線（wirebonding)方式電連接該晶粒之接 合墊與該L型基板之凸塊焊墊。 16 1303470 5. 如專利申德圍第1項之封裝結構，其中另包含一封膠 (encapsulating)製程，以一封裝材料（⑽胞呂麵完整 包覆該L型基板與該複數個晶粒。 6. 如專利申請範圍第4項之封裝結構，其中該封裝材料係包含有 石夕膠、％氧概、聚酿胺類、聚苯二甲基類或碎聚酿胺類。 .士專利申》月範圍第1項之封袭結構，其中該複數個外部接腳之 封裝形狀包含謂狀（ean)封裝、制翅式難（_姻此 paCkage，DIP)、扁平封裝（flatpackage，Fp)、插格陣列 artay’PGA)、晶片座（chipcarrier)或帶狀在座（邮⑽制封 裝。 8. 如專利申請範圍第1項之封裝結構，其中該L型基板另包含-具有一控制電路之周邊（periphery)區域。 9. 如專利申請範圍第i項之封裝結構，其中該晶粒係包含有邏輯 (logic)電路晶粒’靜態隨機存取記憶體（sram)晶粒，動態隨 機存取記憶體（DRAM)晶粒，中央處理單元（cpu)晶粒或快 閃吕己憶體（flash memory )晶粒。 17 1303470 七、 指定代表圖： (一) 本案指定代表圖為：第（ ）圖。 (二) 本代表圖之元件符號簡單說明·· 八、 本案若有化學式時，請揭示最能顯示發明特徵的化學 式·