TWI298903B - - Google Patents

Download PDF

Info

Publication number
TWI298903B
TWI298903B TW91114949A TW91114949A TWI298903B TW I298903 B TWI298903 B TW I298903B TW 91114949 A TW91114949 A TW 91114949A TW 91114949 A TW91114949 A TW 91114949A TW I298903 B TWI298903 B TW I298903B
Authority
TW
Taiwan
Prior art keywords
lithography
pattern
mask
belong
patterns
Prior art date
Application number
TW91114949A
Other languages
English (en)
Inventor
Fei Gwo Tsai
Hsieh Yeou-Hsin
Jr-Chiang Tu
King Yu-Chin
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW91114949A priority Critical patent/TWI298903B/zh
Application granted granted Critical
Publication of TWI298903B publication Critical patent/TWI298903B/zh

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

1298903 五、發明說明(1) 發明領域 本發明 成本之半導 發明背景 在半導 尺寸大小佔 與高度積集 程的難度與 微影光 電路圖樣(S 作在玻璃或 晶圓上定義 後續製程。 係有關於 體微影光 體製程中 有關鍵地 化,線寬 成本也相 罩(mask) tenc i1) 石英上。 出欲建構 半導體製程,特別有關於一種可降低 罩設計與藉其進行微影之方法。 ,微影製程(lithography)對於元件 位。而隨著半導體積體電路的複雜化 由〇 · 2 5 U米往〇 · 1 3微米演進,微影製 對增加。 是將積體電路中某一製程所需之設計 利用電子束曝光系統將鉻膜圖形製 而藉由光罩,則可進行微影製程,在 的各種構件圖案(pattern),以進行 一般微影方式乃利用光罩上金屬鉻膜擋住光線,而沒 有金屬鉻膜的地方,光線會穿透玻璃到達已塗佈光阻的晶 圓上,經由光罩上透光與不透光的差別,可在光阻塗層上 疋義出曝光及不曝光的區域,經由適當的顯影步驟,去除 感光的光阻(或去除未感光的光阻),即可用未感光的光阻 (或感光的光阻)’定義出各構件圖形,如井區、Mqs元件 閘極、多重内連線結構等。 參見第1 A與1 B圖,所示為一般光罩進行投影式曝光微 影示意圖。投影式曝光是以類似投影機方式,將光罩上的 圖樣,以一定尺寸比例,投射到晶圓上,以進行圖樣移轉 。在第1A圖中,與晶圓14a同比例的光罩12a上設置一半導
0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 第 4 頁 1298903 五、發明說明(2) :知晦光罩12a,將光罩圖樣轉移到子束依-定方向循 ;案’以進行後續製程。而目前商表用一掃特二^ 到4 : 1的縮影微影。 田式极景> 機台也可 f 1B圖中,與晶圓14b比例 +導體產品之某一層構件或某一1的先軍12b上設置一 J由步進式微影機(stepper)16b以:::::圖樣,而 向循序分次曝光光罩12b,將光罩先束次電子束依一定方 晶圓1 4b上,經顯影後在晶圓j “上形轉移到一塗佈^阻的 構件的圖案,以進行後續製程。這種方弋二::J半導體 上的圖形尺寸可以放A,製作較 ^式的好處在於光單 解析度較高,圖形尺寸可以大幅縮小。而且晶圓上圖形 然而隨著製程尺寸邁向〇 1 3料半斗、 曰益積集化,製程中所需的光罩3=二下丄半導體產品 ?準度要求也相對提高。也因此,“:罜樣微影 C : :32片光罩的〇·13微米半導體產‘、 可能高達六十五萬美元。因此,高先罩成本 晶片設計業者uc designer)形成罩成#本對小型的 採用先進的〇.13微米製程。成^P負擔’甚至阻礙其 參見第2A與2B圖,所示為習知 2A圖中,常見的光罩圖案乃將特 2 ”。圖。第 重複式的$詈1#199 ^ ,疋積體電路之構件圖案20 重複式U在光罩22a。而根據積體電路料的需要, 0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 第5頁 1298903 五、發明說明(3) 每一m需要製作個別的光罩,形成龐大的開發成本。 不同產品本’半導體代工業者在一光罩上同時設置 罩22b /,、同時广置圖案插:第:β圖所示。第2B圖中’在光 B3盥B4U 種產品的四種同構件圖案、B2、 一 i狼光VI種產品的間極圖案)°藉由這種光罩,可以在 則可二=成四種產品之間極。而最後製作完成的晶圓 配不制然而這種方式的缺點在於需要在晶圓上搭 不冋產口口,製造彈性較低。 中芊】ί i : it 705,299號中揭露-種對應半導體裝置 以有一重複圖樣與-非重複性圖 步進十反F俱止圖樣呤,則遮蓋住非重複性圖案處,以 圖樣i過複性圖案數次。藉此’可以在欲形成 層的圖案轉:2ΓΓ<乃可以僅藉由一光罩完成某一 一光罩仍僅完成半導體裝置中的 發=並無法有效降低光罩的成本。 供一 ί: j 造成*,本發明的-個目的在於提 生堂:: 單數量,以降低半導體產品之開發與 具有在於提供一種微影方*,係利用 少的條件下,仍進行微影曝光,在微影光罩數量減 凡成相同的半導體製程。 第6頁 0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 1298903 五、發明說明(4) 一丰ΐΐ ΐ ΐ目的,本發明係提供-種微影光罩,適用於 , -產品,微影光罩上設置至少兩個圖樣,1 ; 樣係分別用於不同次之微影曝光, 邕^各圖 成該2體產品之不同構件圖案,:::;以底上形 +上述斂影光罩上所設置之各圖樣係以平行方 並藉由掃晦式曝光機對於選定之圖樣區域進行掃晦^, 述光罩中的多個圖樣,可以選擇相同微托 先罩時,則依據微影等級需求最高者之規格製; 藉由上述光罩,本發明更提供一 在一半導體基底上形成-半導體產口 t方法’適用於 *,提供-光罩,其ί設:Π:;;圖i含:;=樣: ==件圖案時,掃晦曝光光罩上對;4= j了圖樣區域’以於該半導體基底上曝光形成該構件圖,、 在上述微影方法中,微影光罩上的多個圖樣以平行方 式並列設置。而各構件圖案之掃 ;掃晦欲曝光之-圖樣區域,以將該圖樣L多至半 :;等;較佳情況中’★罩上的多個圖樣之微影要ί屬; 實施例 根據本發明之微影光罩,係在微影光罩上設置至少兩 第7頁 0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 1298903 五、發明說明(5) 種微影圖樣,而各料旦彡 在較佳情況中,預先列出^ 樣數量與種類。如〇.13微 =產-戶“之光罩圖 光罩以定義該產口中_ ★ +導體產Α ’一般需要32片 (oxide) ^
型井區(P-二 (P〇ly —灿)、N型井區(Nie⑴、P LDD) ip型 |r 挟、N型輕摻雜汲極(Ughtly d〇Ped drairi, (N + Ld) P: 極(PLDD)、N型井區之源極^ 子植人區井區之源極/汲極(P + S/D)、靜電放電防護離 子植£(ESD implant)、轉置氧化層(0DR)、接觸窗 contacj)金屬層(Ml〜M8)、金屬層間介質窗(via 17)氧化防遵層(RP0)等等。每一構件均需藉由光罩圖 樣定義其在半導體基底上的適當位置。 列出所需之構件圖樣種類後,則根據各種構件圖樣所 要求的微影品質等級分類。微影等級可包含:圖樣之關鍵 尺寸(critical dimension,CD)、圖樣關鍵尺寸可容許最 大偏差^尺寸均一性可容許最大偏差、圖樣可容許最大位 置偏移等。而根據上述微影品質的要求,可將各構件之光 罩圖樣根據微影品質要求等級分類。在一較佳實施例中, 其分類結果可參見第1表。
0503-8205TW ; TSMC2002-0112 ; Peggy.ptd
1298903 五、發明說明(6) 第1表 構件種類 UMi質等級 0D 、 poly 1 PW-1、N-2 5 OT-1、M-2 5 PLDD-1、NLDD-1、PLDD-2 4 NLDD-2、P+S/D、N+S/D 4 ODR、0D2、ESD 6 Contact、Ml 1 Vial 、Via2 、Via3 2 M2、M3、M4 3 M5、M6、M7 3 Via4、Via5、Via6 2 ㈣、Via7、M8 5 0D、0D2 :第一層與第二層氧化物層 Poly:多晶政閘極 PW-1、PW-2 :第一層與第二層P型井區 M-1、NW-2 :第一層與第二層Η型井區 PLDD-1、PLDD-2 :第一層與第二層Ρ型輕摻雜汲極 HLDD-1、NLDD-2 :第一層與第二層Ν型輕摻雜汲極 0DR :轉置氧化層 ESD :靜電放電防護離子植入區 P + S/D、N+S/D : Ρ型與Ν型井區之汲極與源極
Contact :接觸窗
Ml、M2、M3、M4、M5、M5、M7、M8:第一至第八層金屬層
Vial、Via2、Via3、Via4、Via5、Via6、Via7 :第一至第七層介電層間 介質窗 RP0 :氧化防護層 參見第1表之分類結果,多重内連線金屬層第1至第8 層可歸為相同微影等級,金屬層間介質窗(Via)第1層至第 7層可歸為相同微影等級,p型井區與n型井區之光罩圖樣 為相同微影等級,N型輕摻雜沒極(1 i g h 11 y d 〇 p e d d r a i η,
0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 第 9 頁 1298903 五、發明說明(7) LDD)、P型輕摻雜汲極(pLDD) 1型 U + S/D)與P型井區之源極/汲極(p+ J 極 級’氧化物層(。xide)與多晶德(p〇1 影等級。藉由上述分類,可將一半導 。gate)為相同铽 光罩圖樣分為數類。 牛導體產品中各層構件的 光罩ί者2 f ’選取至少兩個構件圖樣製作於同- 多見弟3Α至3C圖,所示為根據本發明之 ,具有複數構件圖樣的微影光罩示意圖。 Q中〃彳 物層圖樣34盥多曰石々Μ1 、 弟圖中’乳化 ”夕日日矽閘極(poly-gate)圖樣32以平行列 = 光罩3。…―光= 第3B圖所示為在微影光罩3〇1)上,在 二 夕日日矽閘極11。藉由掃瞄式曝光機沿既定方向 一邢田+光可为開完成多晶石夕閘極I、多晶石夕閘極11與 氧化物層I、氧化物層丨丨的曝光程序。 /、 第3c圖所示為在微影光罩30c上,各平行設置三層金 屬層間介質窗圖樣^“^“”’而每一行中各包含三個 相同,同層金屬介質窗圖樣。因此,藉由微影光罩3〇。, 可以藉由二次掃瞄示曝光,分別掃瞄定定義對應各層介電 層的金屬層間介質窗圖案。 …^於根據本發明之微影光罩係設置至少兩種以上構件 的微影圖樣’因此,當所設置之圖樣要求的微影等級相同 或相近時’則可根據該微影等級要求設計與製造微影光罩 0503-8205TW ’ TSMC2002-0112 ; Peggy.ptd 第10頁 1298903 五、發明說明(8) ' 上之多種圖樣,以降低微影光罩的製造成本。 而在另一實施例中,當微影光罩上係設置兩種不同微 影等級的微影圖樣時,則選擇以最高微影等級之圖樣要求 製作整片微影光罩,以滿足圖樣之微影品質要求。例如, 當微影光罩上設置多晶矽閘極(P〇l y —gate)圖樣與靜電放 電防護離子植入區(ESD implant)圖樣時,則由&多晶石夕 閘極圖樣的微影要求較ESD高,則以多晶矽閘極圖樣$光 罩製作光罩上的多晶矽閘極圖樣與靜電放電防護離子 區圖樣。 接著以第4圖說明根據本發明之一實施例中,以第μ 圖之微影光罩進行微影的方法。首先進行步驟§3〇2 : 一微影光罩,其上設置至少兩種圖樣,且該每一圖樣矣' 該半導體產品中不同構件圖案。在一較佳實施例中, 如第3 A圖所示之微影光罩3 〇 a,其上設置右吝 ’、 樣32與氧化物層圖樣34。 又置有夕曰曰石夕閘極圖 …接者進订步驟S304 :欲形成-構件圖案時,掃目苗 微影光罩上對應該構件圖案之圖樣區域,以於二先 上曝光形成該構件圖案。以第3 A圖中''土底
田奴在丰導體基底上進行氧化物層製程時, J 瞄式曝光機掃瞄微影光罩3〇a。一般微 9 如 ===,罩’而由於本==乃:么 圖樣’因⑶’掃晦式曝光機僅掃晦 方:35,僅扩r 2 :二區域。亦即’掃瞄式曝光機沿掃瞄 方向3"知如曝光氣化物層圖樣34區域,而不掃猫微影
1298903 五、發明說明(9) ___ 光罩上’的其他圖樣區域。而當 > 時,則掃瞎式曝光機僅掃瞒曝光:石夕閘極製程 閘極圖樣32區域。 缺和先罩30a上的多晶矽 因此,上述本發明之微影光罩與藉 ,其優點之一在於在一微影井| P衫之方法 樣,藉此降低製作一半導;設置至少兩種構件圖 本發明的優點之二在於降低罩數量。 的總成本也隨之下降,降低採用 里^ ,則開發光罩 的開發障礙。 嶋用先進。.13微米以下的產品 本發明的優點之三在於在一微 構件圖樣’因此在半導體製造流程中,微影種 光罩的時間(mask cycle time)也同時縮短。4 ’ σ、待 本發明的優點之四在於半導體代ϋ須夕 種產品的同-層構件圖樣設置於微影光罩i 同^ 到降低微影光罩開發成本的目的。 也j Π樣達 定本=本=ί佳實施例揭露如h然其並非用以限 本么月彳何无、心此項技藝者,在不脫離本發明之_抽 和範圍内,當可做些許更動與潤# 圍當視後附之申請專利範圍所界定者為準。 保被辄 1 第12頁 0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 1298903 圖式簡單說明 為了讓本發明之上述目的、特徵、及優點能更明顯易 懂,以下配合所附圖式,作詳細說明如下: 第1 A與1 B圖所示為一般的投射式微影曝光示意圖。 第2A與2B圖所示為習知的光罩圖樣設計示意圖。 第3A至3C圖所示為根據本發明之實施例中,具有複數 構件圖樣的微影光罩示意圖。 第4圖所示為根據本發明之一實施例之利用第3 A圖之 微影光罩進行微影之方法流程。 符號說明 12a、12b〜光罩; 14a、14b〜晶圓, 1 6 a ~掃目苗式曝光機; 1 6b〜步進式曝光機; 22a、22b〜光罩; 2 0〜構件圖樣; B1〜B4〜構件圖樣; 30a〜30c〜光罩; 3 2〜多晶矽閘極圖樣; 34〜氧化物層圖樣; 3 5〜掃目苗方向; S40 2-S404〜流程步驟。
0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 第13頁

Claims (1)

1298903 六、申請專利範圍 …1 · 一種微影光罩,適用於一半導體產品,該光罩上設 置複數個圖樣,其中該等圖樣係分別用於不同次之微影曝 光以在一半導體基底上形成該半導體產品之不同構件^ 2 ·根據申請專利範圍第1項所述之微影光罩,其中該 不同次之曝光係藉由一掃瞄式曝光機進行。 。 3 ·根據申請專利範圍第2項所述之微影光罩,其中該 複數個圖樣係以平行方式並列。 4 ·根據申請專利範圍第2項所述之微影光罩,其中該 半導體構件係選擇於由該半導體產品之氧化物層、多晶矽 閘極、N型井區、p型井區、N型輕摻雜汲極、p型輕摻雜汲 極 N i井&之源極/沒極、p型并區之源極/沒極、靜"電放 電防濩離子植入區、轉置氧化層、接觸窗、第一金屬層、 頂層金屬層、第一與頂層金屬層間之多層金屬層、頂層金 屬層介質窗與其下多層金屬層間介質窗、及氧化防護層所 組成之族群中。 5 ·根據申請專利範圍第4項所述之微影光罩,其中該 複數個圖樣之微影要求屬於相同等级。 6 ·根據申睛專利範圍第5項所述之微影光罩,其中該 氧化物層與多晶矽閘極屬於相同等级、N型井區與p型井區 屬於相同等級、N型與p型輕摻雜汲極以及N型與P型井區之 源極/汲極屬於相同等級、靜^放電防護離子植入區與轉 置氧化層屬於相同等級、接觸窗與第一金屬層屬於相同等 級、頂層金屬層與頂層介質窗與氧化防護層屬於相同等 級、其餘各層金屬層間介質窗間廣於相同等級、其餘各金
0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 第14頁 1298903 六、申請專利範圍 ' — 屬層屬於相同等級。 7·根據申請專利範圍第1項所述之微影光罩,其中該 複數個圖樣之微影要求分屬於不同等級,而該微影光罩係 以其中之最高微影等級進行製作。 μ 8. —種微影光罩,適用於一半導體產品,該微影光罩 上設置至少一第一圖樣與一第二圖樣以平行方式並列,其 中該第一與第二圖樣分別代表該半導體產品中之第一與第 二構件圖案,且該第一與第二圖檬分別用於第一與第二微 影曝光。 一 ^ 9 ·根據申請專利範圍第8項所述之微影光罩,其中該 第一與第一構件圖案係選擇於由該半導體產品之氧化物 層、多晶矽閘極、Ν型井區、ρ型井區、Ν型輕摻雜汲極、ρ 型輕摻雜沒極、Ν型井區之源極/汲極、Ρ型井區之源極/汲 極、靜電放電防護離子植入區、轉置氧化層、接觸窗、第 一金屬層、頂層金屬層、第一與頂層金屬層間之多層金屬 層、頂層金屬層介質窗與其下多層金屬層間介質窗所組成 之族群中。 I 0 ·根據申請專利範圍第9項所述之微影光罩,其中該 第一與第二圖樣之微影要求屬於相同等級。 II ·根據申請專利範圍第11項所述之微影光罩,其中 該氧化物層與多晶矽閘極屬於相同等級、Ν型井區與ρ型井 區屬於相同專級、Ν型與Ρ型輕捧雜淡極以及Ν型與Ρ型井區 之源極/汲極屬於相同等級、靜電放電防護離子植入區與 轉置氧化層屬於相同等級、接觸窗與第一金屬層屬於相同
0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 第 15 頁 l2989〇3 " ----^^^""""" "~ f級、頂層金屬層與頂層介質窗與氧化防護層屬於相同等 ^ 其餘各層金屬層間介質窗間屬於相同等級、其餘各金 屬層屬於相同等級。 、曰 i2·根據申請專利範圍第8項所述之微影光罩,其中該 一與第二微影曝光係藉由一掃猫式曝光機進行。 1 3 ·根據申請專利範圍第8項所述之微影光罩,其中該 與第二個圖樣之微影要求分屬於不同等級,而該微影 “罩係以其中較高之微影等級進行製作。 /4· 一種微影方法,適用於在〆半導體基底上形成一 “導體產卩口,係包含下列步驟·· 提供一微影光罩,其上設置複數個圖樣,且該每一圖 7代表该半導體產品中不同構件圖案; 欲形成該構件圖案時,掃瞄曝光該微影光罩上對應該 冓件圖案之圖樣區域以於該半導體基底上形成該構件圖 案。 1 5 ·根據申請專利範圍第丨4項所述之微影方法’其中 δ亥掃目苗曝光係由一掃瞄式曝光機進行。 1 6 ·根據申請專利範圍第1 4項所述之微影方法’其中 該複數個圖樣係以平行方式並列。 1 7 ·根據申請專利範圍第1 4項所述之微影方法,其中 該複數個圖樣之微影要求屬於相同等级。/ 1 8 ·根據申請專利範圍第1 4項所述之微衫方法’其中 該複數個圖樣之微影要求分屬於不同等級’而該微影光罩 係根據其中之最高微影等級進行製作。
0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 第 16 頁 1298903 六、申請專利範圍 1 9. 一種微影方法,適用於在一半導體基底上形成一 半導體產品,係包含下列步驟: 提供一微影光罩,其上設置至少一第一圖樣與一第二 圖樣以平行方式並列,其中該第一與第二圖樣分別代表該 半導體產品中之第一與第二構件圖案; 欲形成該第一構件圖案時,掃瞄曝光該微影光罩之第 一圖樣區域以於該半導體基底上形成該第一構件圖案;以 及 欲形成該第二構件圖案時,掃瞄曝光該微影光罩之第 二圖樣區域以於該半導體基底上形成該第二構件圖案。 2 0.根據申請專利範圍第1 9項所述之微影方法,其中 該掃瞄曝光係由一掃瞄式曝光機進行。 2 1.根據申請專利範圍第1 9項所述之微影方法,其中 該第一與第二圖樣之微影要求屬於相同等級。 2 2.根據申請專利範圍第1 9項所述之微影方法,其中 該第一與第二個圖樣之微影要求分屬於不同等級,而該微 影光罩係取其中較高之微影等級進行製作。
0503-8205TW ; TSMC2002-0112 ; Peggy.ptd 第17頁
TW91114949A 2002-07-05 2002-07-05 TWI298903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91114949A TWI298903B (zh) 2002-07-05 2002-07-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91114949A TWI298903B (zh) 2002-07-05 2002-07-05

Publications (1)

Publication Number Publication Date
TWI298903B true TWI298903B (zh) 2008-07-11

Family

ID=45069528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91114949A TWI298903B (zh) 2002-07-05 2002-07-05

Country Status (1)

Country Link
TW (1) TWI298903B (zh)

Similar Documents

Publication Publication Date Title
US7569309B2 (en) Gate critical dimension variation by use of ghost features
US20070172770A1 (en) Methods for manufacturing dense integrated circuits
TW571343B (en) Mask-making member and its production method, mask and its making method, and exposure process
US5439764A (en) Mask having multiple patterns
DE102014119153B4 (de) Verfahren zum Ausbilden verschiedener Strukturen in einer Halbleiterstruktur unter Verwendung einer einzelnen Maske
JPH10303125A (ja) パターン形成方法
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
TW463255B (en) Exposure method and device manufacturing method using the same
US20100285409A1 (en) Method for manufacturing semiconductor device
US6060368A (en) Mask pattern correction method
EP0779556B1 (en) Method of fabricating a semiconductor device
US20230267266A1 (en) Photomask and method for manufacturing photomask and semiconductor structure thereof
TWI298903B (zh)
CN113608409B (zh) 接触结构的制作方法
US6444375B1 (en) Method for manufacturing a mask
US6989323B2 (en) Method for forming narrow gate structures on sidewalls of a lithographically defined sacrificial material
Spence et al. Using multiple focal planes to enhance depth of focus
US7098546B1 (en) Alignment marks with salicided spacers between bitlines for alignment signal improvement
US6514874B1 (en) Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features
US20020177085A1 (en) Self-aligned photolithographic process for forming silicon-on-insulator devices
JP4216860B2 (ja) パターン形成方法
US6541782B2 (en) Electron beam photolithographic process
CN117461111A (zh) 干湿双层抗蚀剂
US20070155078A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees