TWI291032B - Testing method and testing circuit for a semiconductor device - Google Patents

Description

129嘱,驗 九、發明說明： 【發明所屬之技術領域】 本發明涉及^一種半導體裝置的測試方法和測試電路， 本發明特別是涉及一種使用掃描測試電路來進行測試所用 的測試方法和測試電路。 【先前技術】 為了確認已製造的大型積體電路（LSI，Large-Scale Integrated Circuit)的電氣特性，功能或性能是否滿足所定 的規格，以識別該製造過程中的不良品，則需進行各種測 試，但近年隨著LSI電路規模的增大，測試時所需的成本 亦大幅地增加。 LSI測試時，通常使用半導體測試裝置。然而，隨著 LSI電路規模的增大，所使用的半導體測試裝置不只價格 面，而且亦由於以半導體測試裝置來測試L S1時用的測試 圖樣(pattern)數亦增大，則每一個LSI所需要的測試時間即 大幅地增加。 使LSI的測試容易且使測試圖樣數可減少時，存在著 一種掃描測試方式，其中所附加的電路可對LSI内已存在 的正反器（flip-flop)作資料的設定和讀出。此種掃描測試方 式中，LSI内的測試對象電路中所存在的正反器構成一種 連接成移位暫存器形式的掃描鍵(chain)。然後’將任意的 資料設定至正反器中，由外部來觀測正反器中所保持的資 料。 藉由上述的掃描測試方式，則可利用LSI内的正反器 6 I29im，d〇c 作為資料輸入端或外部觀測端 定成所定的狀態時，“需要大旦、」LSI的内部狀態設 可操作成，，内部狀態未設；：入圖樣”的順序電路 結果，可容易地自動產生—種=時所的組合電路。 然而―之更大賴 測試圖樣數仍然會增大。因此，作為產生一測試 0枚之电路用的偽隨機圖樣產生器（PRPG: Pseud0 Random 矛夕位暫存々（MISR: Multiple Input Shift Register)等已開始 使用。

Pattern Generator)或掃描測試的進行結果壓縮用的多輸入 然而’由於須決定]y[ISR所造成的壓縮資料以作為演 算結果，則MISR中若輸入不定值時該壓縮資料亦成為不 定。因此，進行由MISR所造成的測試結果的壓縮時，須 在測試對象電路和非測試對象電路的邊界中插入一種包覆 (wrapper)電路。此處，由非測試對象電路而輸入至測試對 象電路中之資料作為既定值時用的電路可用作該包覆電 路0 圖】〇是該包覆電路的一例之電路圖。包覆電路具備正 反器FF和選擇器SEL6、7。包覆電路中輸入：由非測試 對象電路所輸入的輸入資料，由PRPG所輸入的掃描輸入 資料，掃描測試時所輸入的掃描致能信號SCAN+EN，一 保持信號和一時脈CLK。 又’該包覆電路使輸出資料和掃描輸出資料被輸出。 此輸出資料輸入至測試對象電路的組合電路中◦掃描輸出 12910¾ ifl.doc 貧料輸入至次段的包覆電路中。 it (through» ^ t ^ ^ ^ ^ ^ ^ ^ ^ # ^ ^ ^ ^ 為基準以餘所包覆f路崎㈣能信號 口 Λ匕设电路對測試對象電路的面積之負擔 —head較大。特別是以階層方式使用μ·時，須向著

測试對象4路的内料插域包覆電路。於是，對測試對 象電路面積的影響會更大。 又’與上述相關的技術已揭示在以下的技術(請參閱非 專利文獻1)中。

【非專利文獻 1】Graham Hetherington et al·，Logic BIST for Large Industrial Design: Real Issues and Case Studies， IEEE Proc. INTERNATIONAL TEST CONFERENCE, 1999, pp. 358-367. 【發明内容】

本發明的目的是提供一種半導體裝置的測試方法和測 試電路，其可使掃描測試進行用的付加電路減少，因此使 電路面積縮小。 本發明的第1觀點所屬的半導體裝置的測試方法中， 該半導體裝置具有測試對象電路和非測試對象電路以及多 個保持電路。各保持電路以時脈為基準以進行資料的取入 和保持。該半導體裝置包含：多個第〗掃描鏈，其串連地 連接著該測試對象電路内的保持電路，以及多個弟2掃描 鏈，其_連地連接著該非測試對象電路内的保持電路◦該 8 I291Q^,doc 測試方法包含：一施加過程，其將 和第2掃描鏈；以及一輸入過程，施加至第1 掃描鏈中，另-方面使該時脈未幹二脈輸入至第1 本發明的第2觀點所屬的车遒潘4弗知描鏈中。 該半導體裝置具有測試對象的測試方法中’ 個保持電路。各保持電路；脈====以及多 和保持。該半導體裝置包含 ^貝、料的取入 連接著該測試對象電路内的保田^ μ連地 測試方法包含：—施加過程，持電路。該 1 的固定資料施加至第2掃描鏈中。…"上式貝料不同 該置的測試電路中， 個保持電路。此職電路包含：多路以及多 地連接著該測試對象電路内 其串連 键，其串義嶋輸=掃描 試資料輸人端，其將該測試資料施加至第】和^^路；測 輪出，·以及時脈控制電路，在該第 t 料 ==之後’使時脈輪入至第物ί 面使時脈未輸入至第2掃描鏈中。 r另—方 依據本發明以提供一種半士 電路，其可使掃描測試 ' :衣^心式方法和測試 進仃用的付加電路減少，因此使電 12919¾ piH.doc 路面積縮小。 的二：將參照圖面來說明本發明的實施形式。又，以下 兄 I有同—功能和構成的元件以同—符號來表 ，、有在必要時才重覆說明。 易懂為之上述和其他目的、特徵和優點能更明顯 明如下。寸车較佳實施例’並配合所附圖式，作詳細說 【實施方式】 圖1係本發明之第！實施形式所屬的半導體裝置 測試對象電路3、PRPG6和職7。⑽象电路2、非 ^導體裝置1具有時脈不_電路群(例如 脈領域B)。然後’時脈領域每個都形成掃扩::、： 靖電路2對應於時脈領域A ^ 對“路3對應於時脈領域β。即 γ : 測試對象電路3在時脈領域上是不同的谓“路2和非 測試對象電路2具備多個掃描 4。各掃描鏈5Α具備多個掃描單元似=個組合電路 认所關掃描單元SCA連接成移位暫存=。丨個掃描鏈 又’非測試對象電路3具備多個掃描鍵、 合桃4。各掃描鏈5B具備多個掃描單元％。夕個組 個掃描鏈5Β所用的掃描單元s ‘ 。構成1 掃描測試時的測試資料之掃播輸入器狀。 Τ3Λ 10 12910¾ bifl .doc 描輸出端T4A連接至各掃描鏈5A中。同樣 端™和掃描輸出端丁4B連接至各掃描鍵5B。 半¥骨豆Ul具備2個時脈輸入端ΊΊ、T2，玫 測試時可由外部輸入各系統時脈。時脈輸入端丁掃描 測試對象電路2。時脈輸人端T1使由外 ^至 非測試對象電路3。時脈輸人端T2使由外部 的士至 CLKB供給至非測試對象電路3。在此種構成中日守脈 象電路2和非測試對象電路3分別可使系_對 順^連接至掃描輸人端以省⑼ ^^#KLFSR： Linear Feedback Shift RegisteO^t^^'

將多個測試圖樣平行地輪出。由pRpG6所輸出^，以 供給至測試對象電路2以作為掃描輸人f料。X 1圖樣 入端ΊΊ亦連接至PRPG6。pRpG0以時脈cl】q [】鐵輪 動作。 MISR7連接至掃描輸出端丁—順對 輸出端T4A所輸出的掃描輸出資料 ⑸掃插 服中付加著丽(互斥或）電路的接頭㈣)而ί在 的期待值墨縮結果。又，時脈輸入端^1可 吹料。MISR7以時脈CLI〈A為基準來動作 '舞妾 的負==憶在暫存器（圖中未顯示）中且㈣ W宿 0 2 ?]中所示的掃描單元似的電路二 兀SCA具備正反器FF和選擇哭】。 锦知早 掃描輸入資料和輸入資料轉又至選擇 1的輪

I291Q^l(,d0C 入部中。此處，輸入資料是指通常動作時由外部所輸入的 資料或由組合電路所輸入的資料。又，掃描致能端T5連 接至選擇器SEL1的控制端。由外部而來的掃描致能信號 SCAN_EN輸入至掃描致能端丁5。 選擇器SEL1以信號SCAN_EN為基準以選擇一掃描 輸入資料或一輸入資料且將其輸出。例如，選擇器SEL1 在信號SCAN_EN是高位準時使輸入資料被輸出。另一方 面，選擇器SEL1在信號SCAN_EN是低位準時使掃描輸 入資料被輸出。 正反器FF的輸入部D連接至選擇器SEL1的輸出部。 正反器FF的時脈輸入部連接至時脈輸入端丁1。即，時脈 CLKA供給至正反器FF。正反器FF以時脈CLKA為基準 使輸出資料或掃描輸出資料由輸出部Q輸出。輸出資料輸 入至後段的組合電路4中。又，掃描輸出資料輸入至次段 的掃描單元SCA中。 其次，就掃描單元SCB的構成來說明。掃描單元SCB 所具有的正反器FF的時脈輸入部連接至時脈輸入端丫2。 即，時脈CLKB供給至掃描單元SCB的正反器FF。其它 的構成是與掃描單元SCA相同。 又，此處就通常動作來作簡單的說明。掃描單元SCA 以圖中未顯示的通常時脈為基準來動作◦例如，掃描單元 SCA具備一種選擇器（圖中未顯示）以選取通常時脈和時脈 CLKA。然後，掃描單元SCA記憶著該輸入資料，該已記 憶的資料輸出至邏輯電路中以作為輸出資料。 I29mz，d0c 對上述方式構成的半 先，就掃描測試方法來說明五衣；的動作進行說明。首 半導體树試裴置1具° 入資料導人掃描單元SCA.，/夕购式’其例如將掃描輸 組合電路4的_。然後，掃描模式，其用來進行該 描模式之顺來進行。㈣峨藉由該移位模式和掃 具體而言，移位模式 種由掃描輪入端丁3A而來二…導體褒置】串列地輸入一 咖'然後，若輪入資料，-資料導入正 移位至次段的正反哭FF。〜 ，則该掃描輪入資料 5Α Γλ16' 中設定各掃描輪人⑽。勺上4動作，則可在組合電路4 在掃描模式時，半導體 資料導入正反器砰。然德衣置m組合電路4之輸出 FF的保持資料移位而由捧'^切換成移位模式，使正反器 掃描輪出端了4A所輸出出端丁4A輸出。藉由對該 半_心==购辦崎撿查，可檢出 ㈣導體裝置1可分 電路3)以步成=Γ 2)__或B(非測試對象 CIKA十成知鏈P，測試對象電路2可拉w CLKA來控制。另一方面 了心由日守脈 CLKB來㈣。 谓44路3可藉由時脈 圖3係掃描測試時的時脈clk 圖。高位準的掃描致能信號SCAN_ ^=的時序 —铷入至知描致能端 129鳴_ T5。又，時脈CLICA輸人至曰寺脈輸人端ΊΊ ，日寺脈CLKB 輸入至時脈輸入端T2。因此’可使掃描輸入資料設定至各 組合電路4中。 其次，低位準的掃描致能信號SCAN_EN輸入至掃描 致能端T5。又，1脈波的時脈CLKA輸入至時脈輸入端 T1。因此，掃描單元SCA導入由組合電路4而來的輸出 資料。此時，時脈未輸入至該時脈輸入端T2。於是，掃描 丨單元SCB未導入由該組合電路4而來的輸出資料，該掃描 輸入資料仍繼續保持著。 因此，掃描單元SCB的輸出資料可以未發生變化。於 是，由於由非測試對象電路3輸入至測試對象電路2中的 資料未變化，則能以非測試對象電路3和測試對象電路2 的邊界部而來的既知的資料已輸入作為前提下來進行上述 的掃描測試。 可是，須決定MISR7所輸出的壓縮資料以作為演算結 果。於是，若一種不定值輸入至MISR7中，則該壓縮資料 亦成為不定值。然而，本實施形式中，由於輸入至MJSR7 中的掃描輸出資料未成為不定值，因此可進行正確的掃描 測試。 如上所述，本實施形式中分割成時脈不同的時脈領域 A和時脈領域B以形成一種掃描鏈。然後，時脈領域A和 時脈領域B中分別輸入時脈CLKA和時脈CLKB ◦ 因此，依據本實施形式，由於可防止該測試對象電路 2中所輸入的資料成為不定，則非測試對象電路3和測試 ι'Π.doc 對象電路2的邊界部中 是，具備該掃描測試電路的半==覆電路等。於 縮小。 千泠肢衣置】的電路面積即可 特別有效。貝Μ柄使用PRPG6^ MiSR7的測試電路 (苐2實施形式） -ml iJ Α ^ τ3"，J ^ ^ ^ f 體裝置】，此雷跋ffi+ ' 添加一種電路以構成半導 麵，非測試; 圖4係本二二^ 構成之方塊圖。半導'^2置式所屬的半導體裝置】的 Π成非測試對象電路;和測以 :鏈;掃=:象_象_依輸== 主、#収對象電路3依據時脈CLKB來動作。 置1具備時脈控制電路]()。系D， =咖、T9連接至時脈控制編。由二 射:、’’日樣SCLK輪人至系統時脈 3 ㈣脈CLKA停止時 時脈去能端T9/為用的去^紅加由外部輸入至 制带=係目圖的時脈控制電路]〇的電路圖。時脈控 电 义備钹衝電路11、】3，反相電路12、〗4 ,以及 129 f) ifl .doc 及閘電路15、]6。 :、綺脈知Π分別連接至緩衝電路II和；l3於 4。《去能端丁8連接至反相電路】2 / ^入 能端T9連接至反相電路14的輸入部。〜…時脈去 緩衝電路]1和反相雷炊10^+y , 電路n 勺知出部各別連接至及閘

=及;二，13和反相電路]“編J 卿電路15使時脈 、印及閘电路16使時脈CLKB輸出。 二下將祝明上述方式構成的時脈控制電路】〇 乍。圖6係圖5所示的時脈控制電路]〇的時序圖。 丁5。m =致能信號叱觸―™輸人至掃描致能端 、 4)入至日守脈去能端T8和丁9。 ::=至測試對象電路2和非測嶋 果’各組合電路4中即可設定各掃描輸入資料。 心其次’低鳄的掃描致能信號SCAN ΕΝ輸人至掃描 =此又:低位準的去能一輸入至時脈:ΐ ^ = τ’制方式使系統時脈虹尺僅不輸入至 電路即，婦描單元SCB不導入由該組合 & mH’，】出㈣，以繼續保持著該掃描輸入資料。 9 〇此由方、由非測$對象電路3輸人至測試對象電路 =的貧料讀化，則可在以非測試對象電路3和測試對 /电路2的違界部而來的既知的資料輸入作為前提下來進 9i(m ΠΊ.doc 行上述的掃描測試。 在構成上述的半導體裝置〗時，。μ 施形式相同的效果。 可得到一種與第1實 的時脈來動作，亦可適 又’半導體裝置1即使以單— 用於本發明。 (第3實施形式） 第3實施形式中構成一種半導體壯 測試時固定資料可供給至非測試對象^路，使得在掃描 圖7係本發明之第3實施形式所屬 構成之方塊圖。半導體裝置1以單一的日士 ^體裝置〗的 分割成測試對象電路2和非測試對象#路3〃、動作。然後， 描鏈。掃描測試時，測試對象電路；： 種掃 依據系統時脈SCLK來動作。 、1 ’象电路3 半導體裝置1具備一種固定資料控制電路2〇。圖 圖7所示的岐資料控制電路2〇的結構的電路圖。定 育料控制電路20具備：計數器21、選擇器SEU、與指 輸入端丁3B的數量相應數量的選擇器SEL3 〇 ” τ田 又，半導體裝置1具備：圖樣控制端丁】〇，固定資料 輸入端ΊΊ1、丁]2，重置(Reset)端ΊΊ3和模式切換端ΤΥ4 '。 k制ό亥固定資料的圖樣用的信號pc供給至圖樣押制# T10。資料rb〇(〗位元/2進位/資料0)由外部供給至固定^ 料輸入端ΊΊ1。資料l，bl(l位元/2進位/資料1)由外部供給 至固定資料輸入端T12。 使計數器21重置用的重置信號RESET由外部供給至

I291Q3^in,l0C 重置端ΊΠ 3。固定資料控制電路％你m _ 式和掃描輸入資料輸出用的模式屬出用的模 Μ咖由外部供給至模式切^=。切換日㈣卿 麵接至_'SEU的控制端。固定 /貝τη、τ]2分別連接至選擇器SEL2 脈端T7連接至計數器21的輸人部。 砥擇杰SEL2的輸入部。 按主 選擇器SEL2的輸出部連接至 部。又’射讀人資料供給至各選辭的輸入 f式切換端T14連接至選擇器购°的控制_ _=部° 既3的輸出部連接至掃描輸人端了犯。’而k擇益 ㈣其次，說明該固定資料控制電路2〇的動作。固〜… 技制亀路20可依據信號p u疋貧料 “_...”、“】】】···，，、“_ 貧料(例如， ::者任意設定。各固定資料不限於以二可由 要=認識其為固定資料，則任何資料^ 如出此固定資料“_..·，，時，選擇 端子Τ11所輸入的m °\ I#選取—由 所=號。C輸入至選擇器二：該資料- 軚出此固定資料“ ln. ==所輪入的資料】-。具體由 所用％號PC輪入至選擇器SE =擇w料rbl 輪出上述的m —次u 而。 、仙疋㈢料“咖.··，，時，選擇器附2交互 18 12910¾ Pi Π.doc 地選取由端子Tn所輪入的資料 入的資料l，b]。具體而言，^子，门2所輸 選擇時所用的信號Pc f 二、 、口貝料丨，卜丨交互地 又，固定資料控制電 w工制甸。 料。即，計數哭2]心:士 輪]出2進位以外的資 口T妓态2]對糸統時脈SCLK J貝 數值輸出。又，計數器2】依據$丁6十數且將此計 值重置。選擇哭SEX2、± + t =[唬RESE了使計數 ‘I二 由計數器所輸出的計數值。 甲叩SEL3砥擇該掃描輸入資 種選擇動作是依據選擇器SEL3的二料。此 M〇I>E來進行。 彳工制知所輻入的信號 們ίί述方式構成的半導體裝置]中，掃描測試時由非 :對象電路3輸人至測試對象電路2中的f料可 ^ ^因此’可在以非測試對象f路3和測試對象電路2 掃ί測Ϊ而來的既知的資料輸入作為前提下來進行上述的 2中Γί ’依據本實施形式，由於可防止該測試對象電路 '别入的貧料成為不定，則非測試對象電路3和測試 料電路2的邊界部切不必插人上制包覆電路。於 疋’具備該掃描測試電路的半導體裝置]的電路面積即可 縮小。 、 (第4實施形式） 第4實施形式中構成該非測試對象電路3 a的掃描單元 SCB所用的正反器FF是LSSD (Level如训μ $⑽ Design)型正反器（FF)。 12910,¾ Pi Π.d〇c 、圖9係本發明之第4實施形式所屬的半導體裝置〗的 2成之方塊圖。半導體裝置1具備：非測試對象電路3a， ”由構成邊掃描單元SCB所用的正反器是lssd型之 正反态^]7所構成；以及固定資料控制電路20a。 固定貪料控制電路2〇a具備··選擇器SEL4以及與掃 T3B的數量相應數量的選擇器SEL5。圖樣控制 了而[】〇連接至選擇器SEL4之控制端。固定資料輸入端 n j]2分別連接至選擇器SEL4的輸入部。 選擇，SEL4白勺輸出部連接至各選擇器SHU的輸入 口又，掃描輸入資料供給至各選擇器SEL5 模式切換端丁 14連接…二的“部。 SEL5的輪出抑# 擇 的控制端。選擇器 曰口％出邛連接至掃描輸入端T3B。 固定資料控制電路2Qa依 (例如，“000 ······,， “ 豕乜氱IC知出固定資料 半導體裝置1具備· ·····等）。 端η卜-，模式4:=^ (slave) Tl6 〇 ^ Τ]5 5 蠕 至 端 丁]5。副時脈輸人至副時脈端Τ]6'。 （maStei·)時脈 主（master)時脈端 或_ 22的輪辱副別連接 ]4分別連接至或閘電路23的 而式切換 出部連接至LSSD型FF的問極；;=間電路22的輪 部連接至LSSD型FF㈣極端q。。或㈣路23的輪出 LSSD型FF由2個古

z個同通閂鎖器（H ^ lhr〇Ugh 20 ii、l .doc

Latd册LW-IL2所構成侧以閉極端⑴、輸入部m、 輸出部QbHL2具有閘極端⑺、輸入部⑽、輸出部Q2。 偏入^⑴連接至端子Τ3β。輸出部qi連接至輸入部⑴。 、，右问位準的^號輸入至閘極端G1和G2，則LSSI)型 FF導入車則入口p D1巾已輸入的資料，同時該資料由輸出部 Q2輸出至次段的LSSD型FF。

w二^SD型FF若輪人主時脈時可使輸出資料輸出。 '貨；幸别人至後段的組合電路4 *。X，LSSD型FF j入田㈣使掃描輸出資料輸出。此種掃描輸出資 料輪入至次段的掃描單元SCB。 、 犯對上述方式構成的半導體晶片1的動作來說 二次二，=DE是低位準時，選擇器SEL5選取該掃描輸 ,f此掃私輸入資料輸入至Lss〇型F】7。lssd型即 依據口啊脈以使輸出資觀掃描輸出資料輸出。 μ 口 = 〇DE是高位準時，選擇器SEL5選擇一固定資 ；5| _具=言’選擇器肌5依據信號PC以選取—種由^ 1:二：所輪出的固定資料。又，高位準的信號modi =J甲弘路22以輸入至LSSD型FF的問極端G1。同 =信號Μ_藉由或問電路23以輸入至[· 型I、F的閘極端G2。 φΪ咖型FF導入各固定資料且同時使各固 在二:丨::對务:少:段的LSSDsFF。因此，未使用時脈即可 、匕黾路3a内的全部之LSSD型FF中設定各固 定貧料。 1291032—

型FF以作為二】使—D 資料位準的信號可同時供 因此，依據本實施形式，在 # 各固定資料時，使科 / 路3a内設定 沒有必要的。於是，由於可#^形成位準上的偏移是 試成本減低。 ’則5式時間縮短’則亦可使測 又 ，掃描測試時，由非測試 … 象電路2内的資料可成為 电Ja知入至測試對 電路h和測因此，能以非測試對象 作為斷====_—料輸入 為不象電路2中所輪人的資料成 中即不必件 &路仏和測試對象電路2的邊界部 路的半導；_路。於是，編掃描測試電 牛顿4置1的電路面積即可縮小。 的掃^本汽施形式中，雖然以構成該非測試對象電路3a =早兀SCB所用的正反器FF是LSSD(Level Sensitive 彻料Γ&η)型正反^F)時的情況來說明，但即使構成該 正工二^ 2的掃描單元SCA所用的正反器FF是LSSD型

正反叩（FF)時亦同樣可進行。信號m〇de供給至各掃 描# it SPA 夺 Λ。因此，由PRPG6輸入至測試對象電路2内 的掃心輪]入貢料即可設定在該測試對象電路2内的全部之 LSSD型正反器（]7]^中。 本發明不限於上述之實施例，在其它未使本發明的主 22 ii'l.doc 旨變更的範财都可作種種變形以實施本發明。 雖然本發明已以較佳實施例揭露如上，然其並非用以 ;r = _者’在不脫離本發明之精神 虽可作些許之更動與潤飾，因此本發明之仵罐 乾圍當視後附之中請專利範_界定者為準。 1又 【圖式簡單說明】 圖]係本發明之第】實施形式 構成之方塊圖。 为w T*十妝衣i 1的 屬的半導體裝置〗的 圖4係本發明之第2實施形式所 構成之方塊圖。 1 〇的電路圖。 10的時序圖。 屬的半導體裝置1的 圖5係圖4所示的時脈控制電路 圖6係圖5所示的時脈控制電略 圖7係本發明之第3實施形式 構成之方塊圖。 Η 8係圖7所示的固定資料抻 圖9係本發明之第4實施形‘二路、2G =路圖。 構成之方塊圖。 汁屬的半導體裝置1的 圖係包覆電路的—例之電路 【主要元件符號說明】 半導體裝置 測試對象電路 23 ί Π .doc

3、3a 非測試對象電路 4 組合電路 5A、5B 掃描鍵 6 偽隨機圖樣產生器 7 多輸入移位暫存器 10 時脈控制電路 n、13 缓衝電路 12、14 反相電路 15、16 及閘電路 20 、 20a 固定資料控制電路 21 計數器 22、23 或閘電路 SCA、SCB 掃描單元 ΊΊ、T2 時脈輸入端 丁3A、T3B 掃描輸入端 丁4A、丁4B 掃描輸出端 丁 5 掃描致能端 T7 系統時脈端 Τ8、T9 時脈去能端 丁10 圖樣控制端 Til、ΤΙ 2 固定資料輸入端 丁 13 重置端 丁 14 模式切換端 24

Claims (1)

1. in. doc 十、申請專利範圍： J · 一種半導—壯 試對象電路和非^#十=试方法’此半導體炭置具有測 為： _料電路《衫個簡料’其特徵 ⑻取入和保持； =::挪:=個 本測試=:= 至第1和第2掃ϋ W私’其將各測試資料施加 至第‘;=:一輸入過…^ 中。 面使5亥時脈未輸入至第2掃描鏈 試對= =方法’此半導體裝置具有測 為·· ^式對象¥路以及多個保持電路，其特徵 日核為鲜料行 邊丰導體裝置包含·客相昝〗八7讯ί寸， 著該測試對象電路内的伴持‘ ，其串連地連接 Ϊ =者該非測試對象電路内咖^ 至第]掃去包含·一施加過程’其將各测試資料施加 料“固I::及另—施爾，其將 勺口疋貝料施加至第2掃描鏈中。 導體裝置的測試電路’此半導體裝置具有測 电、口非測試對象電路以及多個保持電路，其特徵 25 I291〇3c2pin,doc 為包括.· 的保婦福鏈，其串連地連接著該測試對象電路内 内』=掃描鍵’其串連地連接著該非測試對象電路 測試資料輪入端，1將 掃描鏈； -rn式貢料施加至第1和第2 測式資料輸出端，1使由 資料輪出，·以及 ^田键而來之測試結果 制電路’在該第1和第2掃描鏈中已輸入，、則 4土貝科之後，使時脈輸入至第】掃描鏈中，另—=， 脈未輸入至第2掃描鏈中。 $方面使時 路，3韻叙半導”置的測試電 ^中更具備多個選擇電路，1選取一綠i夕y 路所輸入的輸入資料和上述之測;^料，上！J夕倾合電 f路分別連接至多個保持電路且分別配設在 描鍵之間和各酬第二掃描鏈之間，以及 的弟―婦 各保持電路依據時脈以進 取入和保持。 仃'^入貝枓或測試資料的 路，=申/t專利範圍第4項所述之半導體㈣卿、 路其中该時脈控制電路包含：時脈端，其輪入上、^ ，以及第2控制端，其輸入第2控 -的時 時脈是否已輸入至第2掃描鏈中”。 以'表不“該 26 129職 七、指定代表圖： (一） 本案指定代表圖為：圖（])。 (二) 本代表圖之元件符號簡單說明 1 半導體裝置 2 測試對象電路 3 非測試對象電路 4 組合電路 5A、5B 掃描鍵 6 偽隨機圖樣產生器 7 多輸入移位暫存器 SCA、SCB 掃描單元 ΊΊ、T2 時脈輸入端 T3A、T3B 掃描輸入端 T4A、丁4B 掃描輸出端 八、本案若有化學式時，請揭示最能顯示發明特徵 的化學式： 無 5