TWI284348B - Method for fabricating raised source/drain of semiconductor device - Google Patents

Method for fabricating raised source/drain of semiconductor device Download PDF

Info

Publication number
TWI284348B
TWI284348B TW091114489A TW91114489A TWI284348B TW I284348 B TWI284348 B TW I284348B TW 091114489 A TW091114489 A TW 091114489A TW 91114489 A TW91114489 A TW 91114489A TW I284348 B TWI284348 B TW I284348B
Authority
TW
Taiwan
Prior art keywords
drain
source
layer
semiconductor device
germanium
Prior art date
Application number
TW091114489A
Other languages
English (en)
Inventor
Kuo-Hua Chang
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW091114489A priority Critical patent/TWI284348B/zh
Priority to US10/064,561 priority patent/US6737324B2/en
Application granted granted Critical
Publication of TWI284348B publication Critical patent/TWI284348B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41775Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783Raised source or drain electrodes self aligned with the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1284348 _案號 91114489_年月日__ 五、發明說明(1) 本發明是有關於一種半導體元件的製造方法,且特別 是有關於一種半導體元件之抬昇源極/汲極的製造方法。 金氧半導體元件(MOS)除了具備閘氧化層以及閘極結 構之外,在閘極結構兩旁的基底中更包括具備有電性與矽 基底相反的半導體區,其稱為源極/汲極。在超大型積體 電路(VLSI)的領域裡,金氧半導體元件的應用相當廣泛, 舉凡邏輯電路以及記憶體元件等等,金氧半導體元件都是 不可或缺的一種半導體元件。 第1 A圖至第1 C圖所示,其繪示為習知一種半導體元件 的製造流程剖面示意圖。 請參照第1 A圖,首先提供一基底1 0 0,接著於基底1 0 0 上形成一薄氧化層1 〇 2以及一多晶矽層1 0 4。 繼之,請參照第1 B圖,圖案化多晶矽層1 0 4以及薄氧 化層1 0 2以形成一閘極導電層1 0 4 a以及一閘氧化層1 0 2 a。 之後,以閘極導電層1 0 4 a為一植入罩幕進行一離子植入步 驟,以在閘極導電層1 0 4 a兩側之基底1 0 0中形成一輕摻雜 汲極(L D D ) 1 0 8。 之後,請參照第1 C圖,在閘極導電層1 0 4 a之兩側形成 一間隙壁1 1 0。接著,以間隙壁1 1 0為一離子植入罩幕進行 一離子植入步驟,以在間隙壁1 1 0兩側之基底1 0 0中形成一 源極/汲極1 1 2。 然而,當元件之尺寸隨著積體電路積集度之提高而逐 漸縮小之後,半導體元件之源極/汲極的尺寸亦必須隨之 縮小。然而,源極/汲極尺寸的縮小會造成其阻值之上 升,使得元件之電流變小而導致過高的負載(0 v e r
9167twfl.ptd 第5頁 1284348 ___案號91114489_年月日__ 五、發明說明(2)
Loading)。倘若利用增加源極/汲極的接面深度(J unc t i on D e p t h ),以解決源極/汲極阻值提高之問題,不但會衍生 短通道效應(Short Channel Effect),還容易產生接面漏 電(Junction Leakage)等問題。倘若是利用高濃度之摻雜 來製作淺接面的源極/汲極,以避免因接面過深而引起的 短通道效應以及接面漏電等問題,則又會因固態溶解度之 限制,而無法克服源極/汲極負載過高的問題。此外,在 習知方法中,更有利用縮小間隙壁並形成淺接面之源極/ 沒極的方式以解決短通道效應,但是此種方法卻容易使淺 接面源極/汲極上之金屬矽化物層產生無法接受的接面漏 電。 因此,本發明的目的就是在提供一種半導體元件之抬 昇源極/汲極的製造方法,以降低源極/汲極之電阻值。 本發明的另一目的是提供一種半導體元件之抬昇源極 /汲極的製造方法,以使源極/汲極之接面能作淺,進而避 免產生短通道效應及接面漏電等問題。 本發明提出一種半導體元件之抬昇源極/汲極的製造 方法’此方法係首先在一基底上形成一閘極結構’其中閘 極結構包括一閘氧化層以及一閘極導電層。接著,進行一 低能量離子植入步驟以在閘極結構兩側之基底中形成一淺 接面源極/汲極。其中,此低能量離子植入步驟之植入能 量例如是2〜3 KeV。之後,在閘極結構之側壁形成一間隙 壁。繼之,在閘極結構與淺接面源極/汲極上形成一矽化 鍺(S i i_xG ex)抬昇層(Elevated Layer),其中形成於源極/ 沒極上之矽化鍺抬昇層係為元件之抬昇源極/汲極。而形
9167twfl.ptd 第6頁 1284348 _案號 91114489_年月日_iMz__ 五、發明說明(3) 成矽化鍺抬昇層之方法係利用一快速熱製程化學氣相沈積 法(RT C V D ),且此快速熱製程化學氣相沈積法之一反應氣 體係為3丨2116/〇6114之混合氣體或3丨112(:12/〇6114之混合氣體。 接著,進行一離子植入步驟以於矽化鍺抬昇層中植入P型 雜質或N型雜質。並且利用一快速熱製程以對摻有雜質之 矽化鍺抬昇層進行一回火製程。之後,在矽化鍺抬昇層上 形成一金屬矽化物,藉以降低元件之電阻值。 本發明提出一種半導體元件之抬昇源極/汲極的製造 方法,此方法係首先在一基底上形成一閘極結構,其中閘 極結構包括一閘氧化層以及一閘極導電層,且此閘極結構 之頂部更形成有一頂蓋層。接著,進行一低能量離子植入 步驟以在閘極結構兩側之基底中形成一淺接面源極/汲 極。其中,此低能量離子植入步驟之植入能量例如是2〜3 KeV。之後,在閘極結構之側壁形成一間隙壁。繼之,在 淺接面源極/汲極上形成一矽化鍺源極/汲極抬昇層。其 中,形成矽化鍺源極/汲極抬昇層之方法係利用一快速熱 製程化學氣相沈積法,且此快速熱製程化學氣相沈積法之 一反應氣體係為Si2H6/GeH4之混合氣體或SiH2Cl2/GeH4之混 合氣體。接著,進行一離子植入步驟以於矽化鍺源極/汲 極抬昇層中植入P型雜質或N型雜質。並且利用一快速熱製 程以對摻有雜質之矽化鍺源極/汲極抬昇層進行一回火製 程。之後,在石夕化錯源極/沒極抬昇層上形成一金屬石夕化 物,藉以降低元件之電阻值。除此之外,本發明亦可以先 將閘極結構頂部之頂蓋層移除之後,再同時於閘極結構與 石夕化鍺源極/沒極抬昇層上形成金屬石夕化物層。
9167twfl.ptd 第7頁 1284348 _案號91114489_年月日_iMz_ 五、發明說明(4) 由於本發明在淺接面源極/汲極上形成一矽化鍺源極/ 汲極抬昇層,因此可有效降低源極/汲極之電阻值。 由於本發明之矽化鍺源極/汲極抬昇層可降低源極/汲 極之電阻值,因此源極/汲極之接面可以做淺’以避免短 通道效應以及接面漏電等問題。 本發明之半導體元件之抬昇源極/汲極的製造方法, 可有效提高源極/沒極接面接觸 (Junction Contact)之可 靠度(Reliability),進而提高整個元件之可靠度。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之標示說明: 100、2 0 0 ' 3 0 0 :基底 102、202、302 :薄氧化層 104、204、304 :多晶矽層 102a、202a、302a :閘氧化層 1 0 4 a、2 0 4 a、3 0 4 a :閘極導電層 1 0 8 ··輕摻雜沒極 1 1 0、2 1 0、3 1 0 :間隙壁 1 1 2、2 0 8、3 0 8 :源極 / 汲極 212、312 :源極/汲極抬昇層 214、314 :離子植入步驟 216、316 :金屬矽化物層 305、305a :頂蓋層 第一實施例
9167twfl.ptd 第8頁 1284348 _案號 91114489_年月日__ 五、發明說明(5) 第2 A圖至第2 F圖,其繪示為依照本發明一較佳實施例 之半導體元件之抬昇源極/汲極的製造方法之流程剖面示 意圖。 請參照第2 A圖’首先在一基底2 0 0上形成一薄氧化層 202以及一導電層204。其中,導電層204之材質例如是多 晶矽或是其他適用於作為閘極導電層之材質。 之後,請參照第2 B圖,以一微影蝕刻製程圖案化導電 層2 0 4以及薄氧化層2 0 2,以形成一閘極導電層2 0 4 a以及一 閘氧化層2 0 2 a,而構成一閘極結構。之後,以閘極結構為 一植入罩幕進行一低能量離子植入步驟,以在閘極結構兩 側之基底2 0 0中形成一淺接面源極/汲極2 0 8。其中,此低 能量離子植入步驟之一植入能量例如是2〜3 K e V,且對 P-MOSFET元件而言,於淺接面源極/汲極2 0 8中所植入之離 子例如是硼或BF2+離子,而對N-MOSFET元件而言,於淺接 面源極/汲極2 0 8中所植入之離子例如是填或珅離子。 然後,請參照第2 C圖,在閘極結構之側壁形成一間隙 壁2 1 0。其中,間隙壁2 1 0例如是以一低壓化學氣相沈積法 (LPCVD)以及一非等向蝕刻製程所形成。意即形成間隙壁 2 1 0之方法係首先於基底2 0 0上以低壓化學氣相沈積法形成 一共形介電層,覆蓋住閘極結構,之後再利用非等向蝕刻 製程回蝕刻此共形介電層,而形成間隙壁2 1 0。在此,間 隙壁2 1 0之材質例如是氮化矽或氧化矽。 繼之,請參照第2 D圖,在閘極導電層2 0 4 a與淺接面源 極/汲極2 0 8上形成一矽化鍺抬昇層2 1 2,藉以降低閘極導 電層2 0 4a與源極/汲極2 0 8之電阻值。其中,形成於源極/
9167twfl.ptd 第9頁 1284348
五、發明說明(6) -—--- 沒極2 0 8上夕放p曰 層。而矽化錯:Λ;文 係為元件之源極/汲極抬昇 形成石夕化錯:昇口:2曰12 ^ 如是2 0 0埃至500埃,且 學氣相沈積i(RTaCVD) 311 ί是利用—快速熱製程化 g處片法(RTCVD) ’此快速熱製程化學氣相嗦穑法之 一反應虱體例如為Si2H6/GeH 予孔相沈積法之 混合氣體。此外,推y 士拖口 或SiH2Ci2/GeH4之 度例如是攝氏5 0 0产/ # 、、^、、製程化學氣相沈積法之溫 2辦民bUO度左右,且其壓力例 接者,請參照第2E圖,進行一離+始為1〜20 Torr。 於矽化鍺枱昇層212中摻雜p型離子或1^入步驟214,以 用一快速熱製程以對摻有雜質之矽^鍺^子。之後,利 回火步驟,以使矽化鍺抬昇層2丨2中 D外層2 1 2進行一 雜輪廓(Doping Profi le)。 雕子形成所需之摻 在此,特別值得一提的是,在碎 植入之雜質,特別是硼離子, 匕鍺枱昇層212中所 昇層212中,而不會因後續埶置(Hold)在矽化鍺抬 内。另外,由於矽彳b锘9 1 «Γ、、、^私而.擴政至其他的層膜 卜由於夕化錯2 12之電阻值較半邋栌石々其庇9nn夕 電阻值更低,且藉由調整矽化錯212 導體夕基底200之 其能帶間隙進而降低其電阻值。因此,鍺^的濃度還可減少 件之源極/汲極2 0 8之接面深产可以作气本發明之半導體元 應以及接面漏電之問題,進2 2,以避免短通道效 至是整個元件之可靠度。進而^问接面接觸之可靠度,甚 之後,請參照第2F圖,名闡炻邕带 極/ i極2 0 8上方之a α在閘極導電層2 0 4a與淺接面源 極/及極zus上方之石夕化鍺抬昇層212上 層2 1 6,藉以降低元件之電阻值。里中乂成一金屬矽化物 層216之方法例如先於基底,形成金屬砍化物 土抵2〇〇上形成一金屬層,之後再進
9167twfl.ptd 第10頁 1284348 _案號 91114489_年月日_iMz_-_ 五、發明說明(7) 行一熱製程,以使金屬層與矽反應而形成自行準金屬矽化 物層,然後再將未反應之金屬層移除。在本實施例中’金 屬矽化物層216之材質例如是矽化鈷(CoS ix)或是矽化鎳 (NiSix)。 第二實施例 第3 A圖至第3 G圖,其繪示為依照本發明另一較佳實施 例之半導體元件之抬昇源極/汲極的製造方法之流程剖面 示意圖。 請參照第3 A圖,首先在一基底3 0 0上形成一薄氧化層 302、一導電層304以及一頂蓋層305。其中,導電層304之 材質例如是多晶矽或是其適用於作為閘極導電層之材質, 而頂蓋層3 0 5之材質例如是TE0S。 之後,請參照第3 B圖,以一微影蝕刻製程圖案化頂蓋 層305、導電層304以及薄氧化層302,以形成一圖案化之 頂蓋層3 0 5 a、一閘極導電層3 0 4 a以及一閘氧化層3 0 2 a,而 構成一閘極結構。之後,以閘極結構為一植入罩幕進行一 低能量離子植入步驟,以在閘極結構兩側之基底3 0 0中形 成一淺接面源極/沒極3 0 8。其中,此低能量離子植入步驟 之一植入能量例如是2〜3 KeV,且對P-M0SFET元件而言, 於淺接面源極/汲極3 0 8中所植入之離子例如是硼或BF2+離 子,而對N - Μ 0 S F E T元件而言,於淺接面源極/汲極3 0 8中所 植入之離子例如是填或坤離子。 然後,請參照第3 C圖,在閘極結構之側壁形成一間隙 壁3 1 0。其中,間隙壁3 1 0例如是以一低壓化學氣相沈積法 以及一非等向蝕刻製程所形成。意即形成間隙壁3 1 0之方
9167twfl.ptd 第11頁 1284348 _案號91114489_年月日_修正 _ 五、發明說明(8) 法係首先於基底3 0 0上以低壓化學氣相沈積法形成一共形 介電層,覆蓋住頂蓋層3 0 5 a,之後再利用非等向蝕刻製程 回蝕刻此共形介電層,而形成間隙壁3 1 0。在此,間隙壁 3 1 0之材質例如是氮化矽或氧化矽。 繼之,請參照第3 D圖,在源極/汲極3 0 8上形成一矽化 鍺源極/汲極抬昇層3 1 2,藉以降低源極/汲極3 0 8之電阻 值。其中,矽化鍺源極/汲極抬昇層3 1 2之厚度例如是2 0 0 埃至5 0 0埃,且形成矽化鍺源極/汲極抬昇層3 1 2之方法例 如是利用一快速熱製程化學氣相沈積法,此快速熱製程化 學氣相沈積法之一反應氣體係為Si2H6/GeH4之混合氣體或 SiH2Cl2/GeH4之混合氣體。此外,進行此快速熱製程化學氣 相沈積法之溫度例如是攝氏5 0 0度左右,且其壓力例如為1 〜2 0 Torr 〇 接著,請參照第3 E圖,進行一離子植入步驟3 1 4,以 於矽化鍺源極/汲極抬昇層312中摻雜P型離子或N型離子。 之後,利用一快速熱製程以對摻有雜質之矽化鍺源極/汲 極抬昇層3 1 2進行一回火步驟,以使矽化鍺源極/汲極抬昇 層312中之離子形成所需之摻雜輪廓。 在此,特別值得一提的是,在碎化鍺源極/沒極抬昇 層3 1 2中所植入之雜質,特別是硼離子,可被留置在矽化 鍺源極/汲極抬昇層3 1 2中,而不會因後續熱製程而擴散至 其他的層膜内。另外,由於矽化鍺312之電阻值較半導體 矽基底300之電阻值更低,且藉由調整矽化鍺312之鍺的濃 度還可減少其能帶間隙進而降低其電阻值。因此,本發明 之源極/汲極3 0 8之接面深度可以作淺,以避免短通道效應
9167twfl.ptd 第12頁 1284348 _案號91114489_年月日_iMi_ 五、發明說明(9) 以及接面漏電之問題,進而提高接面接觸之可靠度,甚至 是整個元件之可靠度。 之後,請參照第3 F圖,在矽化鍺源極/汲極抬昇層3 1 2 上形成一金屬矽化物層3 1 6,藉以再降低元件之電阻值。 在本實施例中,倘若間隙壁3 1 0是使用氮化矽材質,則可 先將頂蓋層305a移除之後,再同時於閘極導電層304a以及 石夕化鍺源極/沒極抬昇層3 1 2上形成一金屬石夕化物層3 1 6 (如 第3G圖所示)。而形成金屬矽化物層316之方法例如先於基 底300上形成一金屬層,之後再進行一熱製程,以使金屬 層與矽反應而形成自行準金屬矽化物層,然後再將未反應 之金屬層移除。在本實施例中,金屬矽化物層3 1 6之材質 例如是石夕化鈷(C 〇 S i X )或是石夕化鎳(N i S i x )。 綜合以上所述,本發明具有下列優點: 1.本發明之半導體元件之抬昇源極/汲極的製造方 法,由於其在淺接面源極/汲極上形成一矽化鍺源極/汲極 抬昇層,因此可有效降低源極/汲極之電阻值。 2 ·本發明之半導體元件之抬昇源極/汲極的製造方 法,由於矽化鍺源極/汲極抬昇層可降低源極/汲極之電阻 值,因此源極/汲極之接面可以做淺,以避免避免短通道 效應以及接面漏電等問題。 3.本發明之半導體元件之抬昇源極/汲極的製造方 法,可有效提高源極/汲極接面接觸之可靠度,進而提高 整個元件之可靠度。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神
9167twfl.ptd 第13頁 1284348
9167twfl.ptd 第14頁 1284348 _案號91114489_年月日__ 圖式簡單說明 第1 A圖至第1 C圖為習知一種半導體元件的製造流程剖 面示意圖; 第2 A圖至第2 F圖為依照本發明一較佳實施例之半導體 元件之抬昇源極/汲極的製造方法之流程剖面示意圖;以 及 第3 A圖至第3 G圖為依照本發明另一較佳實施例之半導 體元件之抬昇源極/汲極的製造方法之流程剖面示意圖。
9167twfl.ptd 第15頁

Claims (1)

1284348 _案號91114489_年月曰____ 六、申請專利範圍 1 · 一種半導體元件之抬昇源極/汲極的製造方法,包 括: 在一基底上形成一閘極結構; 在該閘極結構兩側之該基底中形成一淺接面源極/沒 極; 在該閘極結構之側壁形成一間隙壁; 在該閘極結構與該淺接面源極/汲極上形成一矽化鍺 (Si 1-XGeX)抬昇層,其中形成於該源極/汲極表面上之該 矽化鍺抬昇層係為一源極/汲極抬昇層;以及 進行一離子植入步驟以於該矽化鍺抬昇層中摻雜離 子,且植入於該矽化鍺抬昇層中之離子不會擴散至該矽化 錯抬昇層之外。 2. 如申請專利範圍第1項所述之半導體元件之抬昇源 極/汲極的製造方法,其中形成該矽化鍺抬昇層之方法包 括一快速熱製程化學氣相沈積法。 3. 如申請專利範圍第2項所述之半導體元件之抬昇源 極/汲極的製造方法,其中該快速熱製程化學氣相沈積法 之一反應氣體包括Si2H6/GeH4之混合氣體或 SiH2C12/GeH4之混合氣體。 4. 如申請專利範圍第2項所述之半導體元件之抬昇源 極/汲極的製造方法,其中進行該快速熱製程化學氣相沈 積法之溫度係為攝氏500度,且其壓力係為1〜20 Torr。 5 ·如申請專利範圍第1項所述之半導體元件之抬昇源 極/汲極的製造方法,其中該矽化鍺抬昇層之厚度係為2 0 0
9167twfl.ptd 第16頁 1284348 _案號91114489_年月日__ 六、申請專利範圍 埃至5 0 0埃。 6. 如申請專利範圍第1項所述之半導體元件之抬昇源 極/汲極的製造方法,其中更包括於該矽化鍺抬昇層上形 成一金屬砍化物層。 7. 如申請專利範圍第6項所述之半導體元件之抬昇源 極/汲極的製造方法,其中該金屬矽化物層包括一矽化鈷 層(CoSix)或一石夕化鎳層(NiSix)。 8. 如申請專利範圍第1項所述之半導體元件之抬昇源 極/汲極的製造方法,其中形成該淺接面源極/汲極之一離 子植入能量係為2〜3 KeV。 9. 一種半導體元件之抬昇源極/汲極的製造方法,包 括: 在一基底上形成一閘極結構,其中該閘極結構之頂部 係形成有一頂蓋層; 在該閘極結構兩側之該基底中形成一淺接面源極/汲 極; 在該閘極結構之側壁形成一間隙壁;以及 在該淺接面源極/汲極上形成一矽化鍺源極/汲極抬昇 層;以及 進行一離子植入步驟以於該矽化鍺源極/汲極抬昇層 中掺雜離子,且植入於該矽化鍺源極/汲極抬昇層中之離 子不會擴散至該矽化鍺源極/汲極抬昇層之外。 1 0 .如申請專利範圍第9項所述之半導體元件之抬昇源
9167twfl.ptd 第17頁 1284348 _案號91114489_年月日 絛正_ 六、申請專利範圍 極/汲極的製造方法,其中形成該矽化鍺源極/汲極抬昇層 之方法包括一快速熱製程化學氣相沈積法。 - 1 I如申請專利範圍第1 0項所述之半導體元件之抬昇 源極/汲極的製造方法,其中該快速熱製程化學氣相沈積 法之一反應氣體包括Si2H6/GeH4之混合氣體或 SiH2C12/GeH4之混合氣體。 1 2.如申請專利範圍第1 0項所述之半導體元件之抬昇 源極/汲極的製造方法,其中進行該快速熱製程化學氣相 沈積法之溫度係為攝氏5 0 0度,且其壓力係為1〜2 0 T 〇 r r ° 1 3.如申請專利範圍第9項所述之半導體元件之抬昇源 _ 極/汲極的製造方法,其中該矽化鍺源極/汲極抬昇層之厚 度係為2 0 0埃至5 0 0埃。 1 4.如申請專利範圍第9項所述之半導體元件之抬昇源 極/汲極的製造方法,其中更包括於該矽化鍺源極/汲極抬 昇層上形成一金屬石夕化物層。 1 5.如申請專利範圍第1 4項所述之半導體元件之抬昇 源極/汲極的製造方法,其中該金屬矽化物層包括一矽化 鈷層(CoSix)或一矽化鎳層(NiSix)。 1 6 .如申請專利範圍第9項所述之半導體元件之抬昇源 極/汲極的製造方法,其中形成該淺接面源極/汲極之一離 · 子植入能量係為2〜3 K e V。 1 7.如申請專利範圍第9項所述之半導體元件之抬昇源
9167twfl.ptd 第18頁 1284348 _案號91114489_年月日__ 六、申請專利範圍 極/汲極的製造方法,其中該頂蓋層之材質與該間隙壁之 材質相同。 1 8 · —種半導體元件之抬昇源極/汲極的製造方法,包 括: 在一基底上形成一閘極結構,其中該閘極結構之頂部 係形成有一頂蓋層; 在該閘極結構兩側之該基底中形成一淺接面源極/汲 極; 在該閘極結構之側壁形成一間隙壁; 在該淺接面源極/汲極上形成一矽化鍺源極/汲極抬昇 層; 進行一離子植入步驟以於該矽化鍺源極/汲極抬昇層 中摻雜離子,且植入於該矽化鍺源極/汲極抬昇層中之離 子不會擴散至該矽化鍺源極/汲極抬昇層之外; 移除該頂蓋層,暴露出閘極結構;以及 在該閘極結構上與該矽化鍺源極/汲極抬昇層上形成 一金屬石夕化物層。 1 9.如申請專利範圍第1 8項所述之半導體元件之抬昇 源極/汲極的製造方法,其中形成該矽化鍺源極/汲極抬昇 層之方法包括一快速熱製程化學氣相沈積法。 2 0 .如申請專利範圍第1 9項所述之半導體元件之抬昇 源極/汲極的製造方法,其中該快速熱製程化學氣相沈積 法之一反應氣體包括Si 2H 6/GeH4之混合氣體或 SiH2C12/GeH4之混合氣體。
9167twfl.ptd 第19頁 1284348 _案號91114489_年月日__ 六、申請專利範圍 2 1 ·如申請專利範圍第1 9項所述之半導體元件之抬昇 源極/汲極的製造方法,其中進行該快速熱製程化學氣相 沈積法之溫度係為攝氏500度,且其壓力係為1〜20 Torr ° 2 2 .如申請專利範圍第1 8項所述之半導體元件之抬昇 源極/汲極的製造方法,其中該矽化鍺源極/汲極抬昇層之 厚度係為2 0 0埃至5 0 0埃。 2 3 ·如申請專利範圍第1 8項所述之半導體元件之抬昇 源極/汲極的製造方法,其中該金屬矽化物層包括一矽化 鈷層(CoSix)或一石夕化鎳層(NiSix)。 2 4.如申請專利範圍第1 8項所述之半導體元件之抬昇 源極/汲極的製造方法,其中形成該淺接面源極/汲極之一 離子植入能量係為2〜3 K e V。 2 5.如申請專利範圍第1 8項所述之半導體元件之抬昇 源極/汲極的製造方法,其中該頂蓋層之材質與該間隙壁 之材質不相同。
9167twfl.ptd 第20頁
TW091114489A 2002-07-01 2002-07-01 Method for fabricating raised source/drain of semiconductor device TWI284348B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091114489A TWI284348B (en) 2002-07-01 2002-07-01 Method for fabricating raised source/drain of semiconductor device
US10/064,561 US6737324B2 (en) 2002-07-01 2002-07-26 Method for fabricating raised source/drain of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091114489A TWI284348B (en) 2002-07-01 2002-07-01 Method for fabricating raised source/drain of semiconductor device

Publications (1)

Publication Number Publication Date
TWI284348B true TWI284348B (en) 2007-07-21

Family

ID=29778261

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091114489A TWI284348B (en) 2002-07-01 2002-07-01 Method for fabricating raised source/drain of semiconductor device

Country Status (2)

Country Link
US (1) US6737324B2 (zh)
TW (1) TWI284348B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111479A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 半導体装置及びその製造方法
US7453133B2 (en) * 2003-08-29 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide/semiconductor structure and method of fabrication
US7718228B2 (en) * 2003-10-16 2010-05-18 Jsr Corporation Composition for forming silicon-cobalt film, silicon-cobalt film and method for forming same
US7348625B2 (en) * 2004-08-11 2008-03-25 Macronix International Co., Ltd. Semiconductor device and method of manufacturing the same
US7738859B2 (en) * 2005-03-10 2010-06-15 Interdigital Technology Corporation Multi-node communication system and method of requesting, reporting and collecting destination-node-based measurements and route-based measurements
JP2007157788A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体装置
WO2008015211A1 (en) * 2006-08-01 2008-02-07 Koninklijke Philips Electronics N.V. Effecting selectivity of silicon or silicon-germanium deposition on a silicon or silicon-germanium substrate by doping
KR100798814B1 (ko) * 2006-09-20 2008-01-28 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US7915664B2 (en) * 2008-04-17 2011-03-29 Sandisk Corporation Non-volatile memory with sidewall channels and raised source/drain regions

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281552A (en) * 1993-02-23 1994-01-25 At&T Bell Laboratories MOS fabrication process, including deposition of a boron-doped diffusion source layer
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
KR100332108B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6492216B1 (en) * 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel

Also Published As

Publication number Publication date
US20040002194A1 (en) 2004-01-01
US6737324B2 (en) 2004-05-18

Similar Documents

Publication Publication Date Title
US6858506B2 (en) Method for fabricating locally strained channel
US6518155B1 (en) Device structure and method for reducing silicide encroachment
US9502305B2 (en) Method for manufacturing CMOS transistor
US7888747B2 (en) Semiconductor device and method of fabricating the same
US6777759B1 (en) Device structure and method for reducing silicide encroachment
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
US6806534B2 (en) Damascene method for improved MOS transistor
TW535260B (en) Method of manufacturing semiconductor device
US20050112817A1 (en) Semiconductor device having high drive current and method of manufacture thereof
TW201242022A (en) Transistors with high concentration of boron doped germanium
US6743704B2 (en) Method of manufacturing a semiconductor device
US20080119025A1 (en) Method of making a strained semiconductor device
JP2007220755A (ja) 半導体装置及びその製造方法
US8816448B2 (en) Semiconductor device and manufacturing method thereof
US20240136228A1 (en) Ion Implantation For Nano-FET
TWI284348B (en) Method for fabricating raised source/drain of semiconductor device
US20150162444A1 (en) Transistor device and fabrication method
US8049280B2 (en) Semiconductor device and method of fabricating the same
KR100268458B1 (ko) 실리사이드 및 엘디디 구조를 갖는 반도체 디바이스의 제조방법
JP2005150267A (ja) 半導体装置とその製造方法
JP2006202860A (ja) 半導体装置及びその製造方法
JP2014036215A (ja) 半導体装置およびその製造方法
WO2013139063A1 (zh) 一种半导体结构及其制造方法
US20070196976A1 (en) Semiconductor device
JP2004200335A (ja) 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent