TWI278184B - A modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop - Google Patents
A modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop Download PDFInfo
- Publication number
- TWI278184B TWI278184B TW094116656A TW94116656A TWI278184B TW I278184 B TWI278184 B TW I278184B TW 094116656 A TW094116656 A TW 094116656A TW 94116656 A TW94116656 A TW 94116656A TW I278184 B TWI278184 B TW I278184B
- Authority
- TW
- Taiwan
- Prior art keywords
- divisor
- phase
- frequency
- locked loop
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 239000010453 quartz Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000002028 premature Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 241000282376 Panthera tigris Species 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 208000001613 Gambling Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1278184 14710twf.doc/006 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種鎖相迴路的調變方法盥穿置，且 特別是有關於-種改變鎖相迴路中除頻器除數的調變方法 與裝置。 【先前技術】 鎖相迴路(Phase_Locked Lo〇p，PLL)之發展過程由來 已久’而至今仍為技術研討之要角， =高度發展，。其中有許多優勢能持續地： ;時=等包括頻率增高、敎性提升、頻寬增加、低鎖 簡言之’鎖相迴路基本的整體作用即是使用頻率變動 量=的㈣源作為基準參考，經由閉迴路控統= =:動If率之元件的動作，使其能快速且持續 ^、疋地和振減達到_位的狀g，即為她做 Locked)。當内部電路達成相J^ 系統之調變/解調電路位鎖疋時，即可用來作為通訊 請^圖！所示之傳統鎖相迴路調變電路方塊圖。傳 、-先之鎖相迴路調變電路1〇〇 (Modulator” 10 、石英曰雕匕彷J W义口口
Oscillator)120^R^^ " # ^ ^ ( Crystal 相迴路單元(PLLUnit) 140、壓 J^=1V1，13()、鎖 Oscillator，^0^)15〇 ^^age Controlled
和除N除頻器F 緣柳。拙所示之傳_迴路調^電路 Ϊ278184 14710twf.doc/006 =變器no改，振盈器的頻率，進而調變射頻訊 =T而’此種5肢方式’會使振遠信號帶有類似於調幅 =htude Modulation)的效果’信號再經除頻器13〇進入 刚。而此錯誤的錢，造成了鎖相迴路誤動作。 哭另一傳統之鎖相迴路調變電路200包括調變 S、石英晶體《器22。、除R除頻器23G、鎖相: 早兀240、壓控振盪器250和除N 、 迴路調變電路200中，則是直接將兩、母、态。在此鎖相 加到電壓控制振盪器250之控制雷义汛唬直接 而此種方式，一方面由於需來產生調變效果。 到鎖相狀能·另一方而山要1乂長的鎖相時間來從啟動達 無法適^較低資^^^^^之㈣迴路渡波器， 本發與限制， 更為快速、穩定與精確。 ，、相〈路调變，使調變 【發明内容】 本發明的目的就是在提供一 相迴路調變方法與裝置。 ’交除頻器除數之鎖 為達上述之方法，本發 路’包括調變器、石英晶體赌器、種=迴路調變電 數之除頻器、鎖相迴路單元與虔押振兵第-可控制除 以產生-調變信號。石英晶體振^二、。而此調變器用 而產生具有一第一頻率之 、用从接收調變信號 除頻器則連接到石英晶Γ ^。而第—可控制除數之 央曰曰體振盟益，用以對具有第-頻率之 1278184 14710twf.doc/006 振盈信號根鮮-可卿除數之除卿之—第―除數 信^^__接收由該第—除數除頻後的 二二' ΐ艮…由第—除數除頻後的振盪信號之頻率作 之輸出:二控振盪器則用以接收鎖相迴路單元 數:目丨m、有Γ弟二頻率之振盈信號。第二可控制除 數之除，則用以接收具有第二頻率之振盤信號， 弟信號根據第二可控制除數之除頻器 頻，並輸*观相迴路單元，而由第 .一々i：除頻後的振盪信號則做為 率，鎖相迴路就依據鎖相參考頻率與回饋:頻 上述的第一可控制除數之除頻器之第心數忿3= 除數員L之第二除數可根據所調變的資料同；大二 第除頻器、鎖相迴路單元與 根據資料之狀態，控制調整第一 貝科，亚 -除數與第二可控制除數之==:除頻:之第 相迴路單元進行鎖相操作。 ’、亚控制鎖 上述之鎖相迴路調變電路，其 6 ^ 態為邏輯高或邏輯低時，資料調變誓=、交之資料狀 狀態同時調整第-除數與第二除數^。☆可根據資料 法，提供-種鎖相迫路調變方 號。對具，具有一!-頻率之振盈信 、’、振盈U虎根據-第-除數進行除頻 1278184 14710twf.doc/006 插作’亚輸出到_鎖相迴路單元 後的振盈信號之頻率作為鎖 ^<根據第:除數除頻 率。根據鎖相迴路單元之於ψ 早元之一鎖相參考頻 具有-第二頻率之振電壓控制振盪產生 根據-第二除數進行除頻，並二頻率之振盪信號 第二除數除頻後的振盈信號則做目迴路早70，而由 率，鎖相迴路就依據鎖相表=才目迴路單元之回饋頻 其中第一除數與第二除數與回饋頻率完成鎖相， 上述之鎖相迴路調變方、、广2變的資料同步。 之狀態，控制調整第一除數盘更匕括根據所欲調變資料 單元進行鎖相操作。其中，;除數’並控制鎖相迴路 資料狀態為邏輯高或邏輯中’若所要調變之 第-除數與第二除數之值。資料狀態同時調整 為讓未發明之上述和並 易懂，下文特舉較佳實施例…^和優點能更明顯 明如下。 ^聽合_目式，作詳細說 【實施方式】 因此，為解決傳統鎖相迴路中 作、長鎖相時間、以及不適用於較低鎖相祕 =明提* 一種改變鎖細路中除頻器除數:及 曰曰版振❹320、可控制除數R之除頻器33〇、鎖相迴路 8 1278184 14710twf.doc/006 即可產生所需要的 除K除頻器之除數為不同之 訊5虎。公式如下： F1=^x 沿 F2 xR2 F1'F2:FSK調變中代表資料信 種頻率
Fref:石英晶體振盈器伽產生的參考頻率 靠In夕i代表貧料為的頻率時，只需將圖3中可控制除 為N卜w t 之除頻器330的除數改 為N1 R卜同樣地’當要產生代表 只需將圖3中可押制险童令W W ^
之除頻哭咖器360與可控制除數R 本發明:雜、’于丈改為N2、R2即可。請參考圖4所示 路頻率調變時序圖，其說明了資料調變 ^ =14除數(DiW)之間的實際波形對應狀況。圖中包 對應不同之除數，當資料調變訊號為▼，例如在 ㈣#;νΐ G之間’則可選擇—組除數N1/R1。當資料調 ° =為1 ’例如在時間點tl與t2之間或是t3與t4之 二，換到另-組除數N2/R2。因此，調變就依所給與 ^貝料碉變訊號進行除數的轉換。再者，從圖中可以清楚 么^ ^除數的轉換都相對應的在調變資料波形之上緣處和 下、、处發生。因此，本發明之資料調變訊號，因同時與可 控制徐數R之除頻器33〇、鎖相迴路單元34〇與可控制除 之除頻杰360連接並同步運作，使用者能給定所欲達 12781¾ twf.doc/006 到之預先設計需求，快速地調變至所需要的訊號頻率，並 有效提升鎖相速度，防止瞬間失鎖的現象。 為了達到上述之技術，如圖3所示，本實施例之鎖相迴路 調變電路300增加了資料調變訊號產生器37〇，用以接收 用來調變之資料，並根據所接收的資料之狀態，例如其邏 輯位準，而輸出控制信號372到可控制除數R之除頻器 330、鎖相迴路單元340與可控制除數N之除頻器36〇，'^ 、以=步運作。例如，當資料調變訊號為“〇，，或是“丨，，之邏^ 狀^、時，可藉由轉換資料調變訊號所進行之除數而達到: 功月b。而上述的資料狀態，並不限於邏輯位準之“〇，， 1 ，也可根據設計上的需求而改變。 疋 所述，本發明所提出之改變除頻器除數鎖相迴路調 ^ 使用了可控制除數之除㈣，再加以資料調變1 j，有效地避免了傳賴變之_器造成的鎖動 、長鎖相時間與不適於低㈣傳鮮的缺失。因°，、 供了 1佳、更穩定快速a更具時效、·的射頻調鐵。’ 虽然本發明已以較佳實施例揭露如上，狹並= 明’任何熟習此技藝者’在不脫離:發明 t犯圍内’當可作些許之更動與潤飾，因此太i月之知神 耗圍當視後附之申請專職圍 X明之保護 【圖式簡單說明】 馮丰。 η員示傳統鎖相迴路調變電 圖。如本發明較佳實施例之鎖相超路調變電路方塊 1278184 „6 圖4顯示本發明之鎖相迴路頻率調變時序圖。 【主要元件符號說明】 100、200 :鎖相迴路調變電路 110、210 :調變器（Modulator) 120、220 :石英晶體振盪器（Crystal Oscillator) 130、230 ·除 R 除頻器(r FrequenCy Divider) 130 _ 140、24〇 :鎖相迴路單元(PLL Unit) 150、250 ·墨控振盪器（v〇itage Controlled Oscillator， “VCO”） 160、260 :除 N 除頻器(N Frequency Divider) 300 :鎖相迴路調變電路 310 :調變器 320、石央晶體振盪器 330 :可控制除數R之除頻器 340 :鎖相迴路單元 • 350 :壓控振盪器 360 :可控制除數N之除頻器 370 :資料調變訊號產生器 12
Claims (1)
1278184 14710twf.doc/006 十、申請專利範園： 1·一種鎖相迴路調變電路，包括 -調f器，用以產生一調變信號； 一石英晶體振盪器，用以接收該u 一第一頻率之振盪信號； 义。唬而產生具有 口口 一第一可控制除數之除頻器，連接到該石益曰舰. 器，用以對具有該第一頻率 Μ央日日體振盪 除數之除頻器之一第—除數進行根據該第—可控制 振盪信^二以=該由該第-除數除頻後的 作為一鎖相參考S心一除數除頻後的振盈信號之頻率 4直古t振h ’用以接收該鎖相迴路單元之幹出而基 生具有-第二頻率之振触號； 早破輪出而產 率之；’用以接收具有該第二頻 §亥第二可控制除數之除_之1 振f §雜據 出到該鎖相迴路單元，而击楚_弟—除數進仃除頻，並輸 做為該鎖相迴路單^之冑除2頻伽振盪信號則 相參考頻率與該回饋頻率 制除數與該第二可控 數。 —除數可根據賴變的資料同步除 2·如申凊專利範圍第】 更包括-資料調變訊㈣^所f之鎖相迴路調變電路， 儿生為，耦接到該第一可控制除數 13 1278184 之除頻器、該鎖相迴路單元與該第二可控制除數之除頻 為，用以接收用來調變之資料，並根據該資料之狀態，控 制調整該第一可控制除數之除頻器之第一除數與該第二可 控制除數之除頻器之第二除數，並控制該鎖相迴路單元 行鎖相操作。 3·如申请專利範圍第1項所述之鎖相迴路調變電路， 其^若所要調變之資料狀態為邏輯高或邏輯低時，該資料 j义汛號產生杰可根據資料狀態同時調整該第一除數與; 弟一除數之值。 、 4·一種鎖相迴路調變方法，包括
可頰半 70之一鎖相參 相據鎖相迴路單元之輸出而經由電壓 具有一第二頻率之振盪信號； 控制振蓋產生 對具有該第二頻率之振盪信號根據一第
，控制調整該第—除數與 14 1278184 14710twf.doc/006 該第二除數，並控制該鎖相迴路單元進行鎖相操作。 6.如申請專利範圍第4項所述之鎖相迴路調變方法， 其中若所要調變之資料狀態為邏輯高或邏輯低時，可根據 資料狀態同時調整該第一除數與該第二除數之值。
15
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094116656A TWI278184B (en) | 2005-05-23 | 2005-05-23 | A modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop |
| US11/163,356 US7292107B2 (en) | 2005-05-23 | 2005-10-17 | Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094116656A TWI278184B (en) | 2005-05-23 | 2005-05-23 | A modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200642285A TW200642285A (en) | 2006-12-01 |
| TWI278184B true TWI278184B (en) | 2007-04-01 |
Family
ID=37447801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094116656A TWI278184B (en) | 2005-05-23 | 2005-05-23 | A modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7292107B2 (zh) |
| TW (1) | TWI278184B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009000569A1 (de) * | 2009-02-03 | 2010-08-05 | Biotronik Crm Patent Ag | Sendemodul |
| TWI578710B (zh) * | 2015-12-24 | 2017-04-11 | Nat Chi Nan Univ | Dual frequency shift keying device |
| US10541721B2 (en) * | 2017-09-26 | 2020-01-21 | Analog Devices Global Unlimited Company | Modulation index adjustment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3805192A (en) * | 1972-08-09 | 1974-04-16 | Electronic Communications | Frequency modulator-variable frequency generator |
| US5091706A (en) * | 1990-05-24 | 1992-02-25 | Emhiser Research Limited | Phase locked loop with D.C. modulation and use in receiver |
| DE4200816A1 (de) * | 1992-01-15 | 1993-07-22 | Bosch Gmbh Robert | Frequenz- und phasenmodulator fuer digitale modulatoren bzw. digitale uebertragung, insbesondere fuer funkuebertragung |
-
2005
- 2005-05-23 TW TW094116656A patent/TWI278184B/zh not_active IP Right Cessation
- 2005-10-17 US US11/163,356 patent/US7292107B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060261906A1 (en) | 2006-11-23 |
| TW200642285A (en) | 2006-12-01 |
| US7292107B2 (en) | 2007-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9331878B2 (en) | Frequency shift keying transmitter | |
| TWI284453B (en) | Propagation delay compensation for improving the linearity and maximum frequency of tunable oscillators | |
| JPH10294649A (ja) | 周波数倍加回路 | |
| KR960700578A (ko) | 자동 주파수 제어 장치(Automatic Frequency Control Apparatus) | |
| TW200919943A (en) | Injection-locked frequency divider | |
| TWI278184B (en) | A modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop | |
| TW200845590A (en) | Frequency synthesizer applied to frequency hopping system | |
| Xiu et al. | Flying-adder fractional divider based integer-N PLL: 2nd generation FAPLL as on-chip frequency generator for SoC | |
| US20200153442A1 (en) | Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop | |
| TW201249110A (en) | Phase lock loop circuit | |
| JP2006505196A5 (zh) | ||
| JP2000307666A (ja) | 周波数偏位変調回路 | |
| TW527778B (en) | Phase lock loop circuit and wireless communication terminal machine | |
| WO2012173573A1 (en) | Frequency shift keying transmitter | |
| TW201238255A (en) | Transceiver, voltage control oscillator thereof and control method thereof | |
| JPWO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
| TWI264876B (en) | PLL frequency synthesizer | |
| JP3522584B2 (ja) | 位相比較器及びその省電力動作制御方法及び半導体集積回路 | |
| JP6815565B2 (ja) | 位相振幅制御発振装置 | |
| JP2000350119A5 (ja) | クロック発生装置 | |
| TW202040943A (zh) | 鎖相環裝置 | |
| JP2011155562A (ja) | Ｃｄｒ回路 | |
| TW532017B (en) | Gated clock recovery circuit | |
| TW200838144A (en) | Frequency jittering control circuit and method for the same | |
| JP3513753B2 (ja) | 電圧制御オシレータ及びそれを用いたマルチビットレート・タイミング抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |