TWI258083B - Interrupt signal control system and control method - Google Patents

Description

1258083

一、發明所屬之技術領域 本案係為一種中斷信號控制系統與控制方法， 置與應用於一電腦系统中$ φ鼢产嘹地土丨v 曰。 亍、、、死甲之中断化號控制系統與控制方法 二、先前技術 省電機制在電腦系統的運用上相當廣;乏 央處理器(⑽上的省電模式則被分成相 、中 類(例如進階組態與電力介面(Advanced c〇nf ig二二種 and P〇wer Interface ，簡稱Acpi)規格中所 f «式但其目的不外乎是用以減少能源消耗並提 供較低溫穩定的電路操作環境。而在一般的架構下（請參 見第-圖所示之習用電腦系統架構示意圖），電腦系統乏 中央處理器（CPU)l由省電模式中恢復到正常運作的機制係 由晶片組中之南橋晶片（South Bri dge，簡稱SB)2所管 理。以下步驟係簡單地說明電腦系統中之中央處理器 (CPU)l如何進入C2或C3省電模式以及由㈡或C3省電模式再 恢復正常工作的步驟如下： 1 · €電月自系統之作業系統（〇 p e r a t i n g S y s t e m，簡稱〇 s)要 進入省電模式時’中央處理器1便發佈一個省電模式指令 (Sleep Command)到南橋晶片 2 。 2·當南橋晶片2中之停止時脈控制模組（STPCLK control module)20收到該省電模式指令時，立即產生（assert).

第6頁 1258083 五、發明說明（2) 付止脈#號（S T p (； L K # )並透過一停止時脈信號接腳2 1傳 到中央處理器1。 3·當該停止時脈信號（STPCLK#)產生時，中央處理器1就透 過中央處理器1、北橋晶片（N〇rth Bridge，簡稱NB)3及南 橋晶片2間之資料匯流排傳送一停止許可特殊指令 (STPGNT)到南橋晶片2。 4 ·當南橋晶片2接收到該停止許可特殊指令（s T p G n τ )時， 中央處理器1連同整個電腦系統就會都進入到省電模式。 5· ί第一週邊裝置4透過一中斷信號接腳發出中斷信號 (i n t e r r u p t)到南橋晶片2時，其係由南橋晶片2中之中斷 控制裝置22接收，再由中斷控制裝置22發出一喚醒信號以 觸發該停止時脈控制模組（STPCLK contr〇1 m〇dule)2〇& 解除（de-assert)所產生的停止時脈信號（STpCLK#)。 6·當該停止時脈信號接腳21上之停止時脈信號（STpcLK#) 被解除了 ’中央處理器1便可連同整個電腦系統從省電模 式恢復到正常工作模式。 但為了因應週邊裝置數目之不斷增加以及提昇系統整 體效能，電腦系統架構之設計不斷產生改變。請參見第二 圖之所不’其係具有多個輸出入進階可程式中斷控制器 (Input Output Advanced Programmable Interrupt Controller，簡稱I0 APIC)之新一代電腦系統架構示意 圖，其與習用一般電腦系統架構之不同處在於北橋晶片3 上更增设如電腦周邊連結匯流排橋接裝置（p C I七〇 p c I Bridge)5之橋接裝置，藉以連接新增的週邊裝置（如圖中

1258083 五、發明說明（3) 所示之第二週邊裝置6)以及提高系統效能。而其中第一輸 出入進階可程式中斷控制器（I〇 Apic)25係位於南橋晶片2 中，至於第二輸出入進階可程式中斷控制器（I 〇 A p I c ) 5 〇 則设置於如圖所示之電腦周邊連結匯流排橋接置 j to PCI Bridge)5之橋接裝置中。 因此’當中央處理器1處於C2或C3之省電模式而第一 週邊裝置4透過一中斷信號接腳4 〇發出中斷信號 (interrupt)到南橋晶片2時，南橋晶片2中之第一輸出入 進階可程式中斷控制器（I 〇 A P I C) 2 5便接收該中斷信號並 發出一喚醒彳§號以觸發觸發該停止時脈控制模組（STpclk control module)20以解除（de-assert)所產生的停止時脈 h號（STPCLK#) ’同時該第一輸出入進階可程式中斷控制 态（10 APIC)25亦發出訊息信號中斷（message signaled interrupt，簡稱MSI)，而以記憶體寫入指令（mem〇ry write cycle)型態存在之一中斷信息（interrupt message)，該中斷信息再透過南橋晶片2、北橋晶片3及中 央處理1間之資料匯流排傳送到中央處理器1。 但疋’當中央處理為1處於C2或C3之省電模式而第二 週邊裝置6透過一中斷信號接腳60發出一中斷信號 (interrupt)到電腦周邊槔結匯流排橋接裝置（PCI t〇 pci Bridge)5時，電腦周邊連結匯流排橋接裝置（PCI pci Br idge)5中之第二輸出入進階可程式中斷控制器（I() A P I C) 5 0接收到該中斷信號後亦會發出訊息信號中斷 (message signaled interrupt，簡稱MSI)，而以記憶體

1258083

寫入指令（memory write cycle)型態存在之一中斷信息 (interrupt message)，但由於該中斷信息之目的地同為 中央處理器1，因此該該中斷信息僅透過北橋晶片3及中央 處理is 1間之資料匯流排便傳送到中央處理器1，而無法傳 遞至南橋晶片2來觸發該停止時脈控制模組（$ τ p c乙κ control module)20以解除（de-assert)所產生的停止時 k號（S T P C L K # )。因此在此新一代系統狀態下，連接在^^ 腦周邊連結匯流排橋接裝置（PCI to PCI Bridge) 5上之^! 二週邊裝置6並無法有效地將電腦系統由省電模式喚醒忙第 復到正常工作模式。而如何有效解決以上習用手段之入 題，係為發展本案之主要目的。 又 ° 三、發明内容 本案係為 中，該電腦系 一種中斷信號控 統具有 晶片、一第一週邊裝 號控制系統包含：一 該第一週邊裝置與該 所發出之一第 橋晶片，進而 一中央處 置以及一 態；一第二輸 置與該北橋晶 二中斷信號之 一中斷 使該南 出入中 片，其 觸發而 理器、 第一輸出入中斷 ，其係 發而產 除該中 南橋晶片 信號之觸 橋晶片解 斷控制裝置，電 係因應該第二週 產生一中斷狀態 一北橋晶 邊裝置， 控制裝置 片、一南掩 而該中斷信 ’電連接於 因應該第一週邊裝复 生一喚醒 央處理器 連接於該 邊裝置所 指示信息 信號至該南 之省電狀 弟一週邊奢 發出之一 g ，以及〜中

第9頁 1258083

崎狀態指示路徑，信號連接 與該南橋晶片之間，其係用 到5亥南橋晶片，進而使該南 省電狀態。 於該第二輸出入中斷控制裝置 以將該中斷狀態指示信息傳送 橋晶片可解除該中央處理器之 根：士述=想’本案所述之中斷信號控制系統 该第一輸出=中斷控制裝置係整合於該南橋晶片中。、中 』根據上述構想，本案所述之中斷信號控制系統，其 該南橋晶片中係具有一停止時脈控制模組，該停止時脈控 制模組透過一停止時脈信號接腳電連接至該中央處理哭^ 進而利用該停止時脈信號接腳上之一停止時脈信號之】生 或解除來進行該中央處理器省電狀態之切換。 根據上述構想，本案所述之中斷信號控制系統，其中 該中斷狀態指示路徑係為一中斷狀態指示接腳，電連接於 該第二輸出入中斷控制裝置與該停止時脈控制模組之間， 其係用以將5玄中斷狀態指示信息傳送到該停止時脈控制模 組’進而可解除該停止時脈信號接腳上之該停止時脈信 號。 。 根據上述構想，本案所述之中斷信號控制系統，其中 該第二輸出入中斷控制裝置係整合於一匯流排橋接裝置 中，該匯流排橋接裝置係電連接於該第二週邊裝置與該北 橋晶片之間。 根據上述構想，本案所述之中斷信號控制系統，其中 該中斷狀態指示路徑係由該鱗流排橋接裝置與該北橋晶片 間之一第一資料匯流排以及該北橋晶片與該南橋晶片間之

1258083

五、發明說明（6) 一第二資料匯流排所構成，其 息傳送到該停止時脈控制模組/以將該中斷狀態指示信 號接腳上之該停止時脈信號。 而可解除違停止時脈信 根據上述構想，本案所述之办 該匯流排橋接裝置係為一電腦β栓制系統，其中 根據上述構想，本案所= = 非橋接裝置。 該等輸出入中斷控制裝置係以輪ώ α 工φ彳系統，其中 器來完成。 &出入進階可程式中斷控制 本案之另一方面 一電腦 片、一 而該中 橋晶片 發而產 除該中 之該第 一中斷 該中斷 片可解 糸統中，該電 南橋晶片、一 斷信號控制方 上之該第一週 生一喚醒信號 央處理器之省 二週邊裝置所 狀態指示信息 狀態指示信息 除該中央處理 腦系統具有—中 第一週邊裝置以 法包含下列步驟 邊裝置所發出之 至該南橋晶片， 電狀悲；因應電 發出之一第二中 ;以及透過一中 傳送到該南橋晶 器之省電狀態。 號控制 央處理 及一第 •因應 一第一 進而使 連接於 斷信號 斷狀態 片，進 方法， 器、一 二週邊 電連接 中斷信 該南橋 該北橋 之觸發 指示路 而使該 北橋晶 裝置， 於該南 號之觸 晶片解 晶片上 而產生 徑，將 南橋晶 根據上述構想，本案所述之中斷信號控制方法，其中 該第一喚醒信號係由該南橋晶片上更包含之一第一輪出入 中斷控制裝置因應該第一中斷信號所產生。 根據上述構想，本案所述之中斷信號控制方法，其中 該中斷狀態指示信息係由該電腦系統中更包含之一第二輪

1258083 五、發明說明（7) 出入中斷控制裝置因應該第二中斷信號所產生。 根據上述構想，本案所述之中斷信號控制方法，其中 4專中_ k號係為一汛息k號中斷（m e s s a g e s ^ g n a 1 e d interrupt，MS I ) ° 簡單圖式說明 本案得藉由下列圖式及詳細說明，俾得一更深入之了 解： 第一圖：其係習用電腦系統架構示意圖。 第二圖：其係具有多個輸出入進階可程式中斷控制器之電 腦糸統架構不意圖。 第三圖：其係本案為改善習用缺生㈤八R ^ 士 ^ 蜗失所發展出來之一較佳實 施例功能方塊示意圖。 第四圖··其係本案為改善習用缺生邮政r + — 研失所發展出來之一較佳實 施例功能方塊示意圖。 κ α π κ 示如下 南橋晶片2 停止時脈信號接腳21 中斷控制裝置22 中斷信號接腳40, 60 第二週邊裝置6

本案圖式中所包含之各元件歹U 中央處理器（CPU)l 停止時脈控制模組2 0 北橋晶片3 第一週邊裝置4 電腦周邊連結匯流排橋接裝置5 1258083 五、發明說明（8) 第—輸出入進階可程式中 第二輪出入進階可程式中 中斷狀態指示接腳5 01 第二資料匯流排3 1 四、實施方式 控制器（10 APIC)25 控制器（10 API C) 50 第一資料匯流排3 0 請參見第三圖，其係本案為改善習用缺失所發展出來 之較佳貝施例功能方塊示意圖，本案主要係為一種中斷 信號控制系統，其可設置於電腦系統中，而該電腦系統具 有，圖中所示之中央處理器i、北橋晶片3、南橋晶片2、 苐週邊衣置4以及一苐二週邊裝置6，而本案之中斷信 唬控制系統主要包含有第一輸出入進階可程式中斷控制器 (10 APIC)25、第一輸出入進階可程式中斷控制器（ι〇 APIC)50以及一中斷狀態指示接腳5(H。 卜 如此一來，當中央處理器1處於C2或C3之省電模式而 第一週邊裝置6透過該中斷信號接腳6 〇發出該中斷信號 (interrupt)到電腦周邊連結匯流排橋接裝置（ρπ °t〇^pci Bridge)5時，電腦周邊連結匯流排橋接裝置（pci ^ ρ(：ι Bridge)5中之苐一輸出入進階可程式中斷控制器（工〇 AP I C) 5 0接收到該中斷信號後，除了同樣會發出訊息信號 中斷（message signaled interrupt ，簡稱MSI)，而以記 憶體寫入指令（memory write cycle)型態存在之一中斷信 息（interrupt message)傳送到中央處理器丨，還可利用^

1258083 五、發明說明（9) 案增設之該中斷狀態指示接腳501發出一狀態指示，用以 通知該南橋晶片2中之該停止時脈控制模組（STpCLK control m〇dule)20，進而觸發該停止時脈控制模組 (STPCLK control module)20 來解除（de_assert)所產生的 停止時脈信號（STPCLK#)。因此，於本案之較佳實施例 中，即使是連接在電腦周邊連結匯流排橋接裝置（pc丨士〇 PCI Brldge)5上之第二週邊裝置6，仍可有效地將令央處 理器及電腦系統由省電模式喚醒恢復到正常工作模式，進 而可有效地解決習用手段之問題，達到發展本案之主要目 的。至於該中斷狀態指示接腳5〇1之中斷狀態指示信息可 士下列例子來表示，低電壓準位代表未收到中斷信號，而 南電壓準位則代表收到中斷信號。 而為避免增加接腳，本案亦可改用該電腦周邊連結匯 流排橋接裝置5與該北橋晶片3間之一第一資料匯流排3〇以 及該北橋晶片3與該南橋晶片2間之一第二資料匯流排31來 構成該中斷狀態指示路徑（如第四圖所示之另一較佳實施 例功能方塊示意圖），其係用以將第二輸出入進階可程 中斷控制器（10 APIC)50所產生之該中斷狀態指示以_ ^ 息之方式透過匯流排來傳送到該停止時脈控制模組2〇 /進 而來解除（de-assert)該停止時脈控制模組2〇所產生 止時脈信號（STPCLK#)。 τ 綜上所述，本案在此新一代系統狀態下，仍可有 利用連接在電腦周邊連結匯流排橋接裝置5上之第二也 裝置6來將電腦系統由省電模式喚醒恢復到正常工作模 咖丨1 第14頁 1258083

第15頁 1258083 圖式簡單說明 第一圖：其係習用電腦系統架構示意圖。 第二圖：其係具有多個輸出入進階可程式中斷控制器之電 腦系統架構示意圖。 第三圖：其係本案為改善習用缺失所發展出來之一較佳實 施例功能方塊示意圖。 第四圖：其係本案為改善習用缺失所發展出來之一較佳實 施例功能方塊示意圖。

第16頁

Claims (1)

1. !258〇83 六'申請專利範圍 — 1 ·—種中斷信號控制系統，設置於〜電 系統具有一中央處理器、一北橋晶片、:系統中，該電腦 —週邊裝置以及一第二週邊裝置，而南橋晶片、一第 包含·· 而该中斷信號控制系統 入中斷控制裝置，電遠祕人 社么门 〃兔連接於該第一週邊穿 ，其係因應該第一塘、喜 心違衣 ^ ^邊裝置所發出之一第 發而產生一喚醒信號至該南橋晶片，進而 除該中央處理器之省電狀熊； 入中斷控制裝置，電連接;;該第二週邊裝 ，其係因應該第二週邊裝置所發出之一第 發而產生一中斷狀態指示信息；以及 指示路棱，信號連接於該第二輸出入中斷 橋晶片之間，其係用以將該中斷狀態指示 橋晶片，進而‘使該南橋晶片可解除該中央 態。 圍第1項所述之中斷信號控制系統，其中 斷控制裝置係整合於該南橋晶片中。 圍第1項所述之中斷信號控制系統，其中 具有~停止時脈控制模組，該停止時脈控 止時脈信號接腳電連接至該中央處理器， 時脈信號接腳上之一停止時脈信號之產生 中央處理器省電狀態之切換。 圍第3項所述之中斷信號控制系統’其中 路徑係為一中斷狀態指示接腳’電連接於 第一輸出 置與該南 一中斷信 使该南橋 一第 置與該北 二中斷信 —» t|l7 控制裝置 信息傳送 處理器之 2. 如申請 該第一輸 3. 如申請 該南橋晶 制模組透 進而利用 或解除來 4·如申請 該中斷狀 橋晶片 號之觸 晶片解 二輸出 橋晶片 號之觸 斷狀態 與該南 到該南 省電狀 專利範 出入巾 專利範 片中係 過 停 該停止 進行該 專利範 悲指示

   第17頁 1258083 六、申請專利範圍 該第二輸出入中 其係用以將該中 組，進而可解除 號。 5. 如申請專利範 該第二輸出入中 中，該匯流排橋 橋晶片之間。 6. 如申請專利範 該中斷狀態指示 一資料 料匯流 該停止 之該停 專利範 橋接裝 專利範 入中斷 間之一第 一第二資 息傳送到 號接腳上 7. 如申請 該匯流排 8. 如申請 該等輸出 器來完成 ，控制裝置與該停止時脈控㈣組之間， 斷狀能扣-^ 二&心知不化息傳送到該停止時脈控制模 ^ V止時脈信號接腳上之該停止時脈信 ，第3項所述之中斷信號控制系統，其中 制裝置係整合於一匯流排橋接裝置 裝置係電連接於該第二週邊裝置與該北 圍，5/項所述之中斷信號控制系統，其中 路t係由該匯流排橋接裝置與該北橋晶片 匯流排以及該北橋晶片與該南橋晶片間之 排所構成，其係用以將該中斷狀態指示信 時脈控制模組，進而可解除該停止時脈信 止時脈信號。 圍第5項所述之中斷信號控制系統，其中 置係為一電腦周邊連結匯流排橋接裝置。 圍第1項所述之中斷信號控制系統，其中 控制裝置係以輸出入進階可程式中斷控制 9; 一種中斷信號控制方法，應用於一電腦系統中，該電腦 系統具有一中央處理器、一北橋晶片、一南橋晶片、一第 一週邊裝置以及一第二週邊裝置，而該中斷信號控制方法 包含下列步驟： 口應電連接於該南橋晶片上之該第一週邊裝置所發出

   1258083 六、申請專利範圍 之一第一中斷信號之觸發而產生一喚醒信號至該南橋晶 片，進而使該南橋晶片解除該中央處理器之省電狀態； 因應電連接於該北橋晶片上之該第二週邊裝置所發出 之一第二中斷信號之觸發而產生一中斷狀態指示信息；以 及 透過一中斷狀態指示路徑，將該中斷狀態指示信息傳 送到該南橋晶片，進而使該南橋晶片可解除該中央處理器 之省電狀態。 1 0.申請專利範圍第9項所述之中斷信號控制方法，其中該 第一喚醒信號係由該南橋晶片上更包含之一第一輸出入中 斷控制裝置因應該第一中斷信號所產生。 11.申請專利範圍第9項所述之中斷信號控制方法，其中 該中斷狀態指示信息係由該電腦系統中更包含之一第二輸 出入中斷控制裝置因應該第二中斷信號所產生。 1 2.如申請專利範圍第9項所述之中斷信號控制方法，其中 該等中斷信號係為一訊息信號中斷（m e s s a g e s i g n a 1 e d interrupt，MS I) o

   第19頁