TWI254848B - Method and related apparatus for performing error checking-correcting - Google Patents

Description

1254848 九、發明說明： 【發明所屬之技術領域】 本發明提供-種進行錯誤檢查之方法及相關裝置，尤指 -種可依據資料存取之㈣韻是否對㈣執行錯誤檢查 之方法及相關裝置。 【先前技術】 電腦系統能方便、迅速地運算、存取、管理大量的資料、 數據與影音資訊’已成為現代資筛會最重要的硬體基礎 之-；而資訊薇商也致力研發各種技術，以提昇電腦系統 的效能以及資料存取的正確性。 ^-般來說，電腦系統中會設有_中央處㈣用來控制電 月自系統的#作，-記憶體用來儲存電腦系統的資料，以及 -控制晶片（例如北橋電路或晶片組)用來管理處理器與記 L體之間的貝料傳輸。為了確保中央處理器（與電腦系統 中其他的1置％路）能由記憶體存取到正確的資料，各種 錯誤债測（e_detecting)的機制已經廣泛地應用於電腦 系、、先如錯口吳才双查/才父正（err〇r心也哈⑽:ecting，ECC )， ’、可同日$達到_錯誤與校正錯誤的功能。而此錯誤檢查/ 才父正功能，即可由控制晶片來實現。 1254848 在執打錯誤檢查/校正時，若有一筆資料要存入記憶體， 控制晶片就可針對該資料進行處理而產生一相對應的校正 資料(VerifyingECC Byte)作為錯誤檢查碼，並將該筆資料 連同該錯誤檢查碼一起儲存於記憶體内。一般來說，在現 行的錯誤檢查/校正演算法之下，每64個位元的資料會產 生8個位元的校正資料（錯誤檢查碼）。當要將該筆資料 由記憶體中讀出時，控制晶片會同時讀出該筆資料以及其 相對應的校正資料，並且依據該筆資料及該校正資料產生 才欢查位元（syndrome bits )’用以判斷所讀取的資料是否 正確。该檢查位元可指出該筆資料哪一位元發生錯誤並能 加以更正，假如有二個位元發生錯誤，則回報錯誤訊息。 不過，為了要配合64位元資料/8位元校正資料的錯誤 檢查/校正演异法，在將資料寫入至記憶體時，可能就要進 行資料的部分寫入(partial write)，也就是讀取/校正/寫入 (read/modify/wdte)動作。舉例來說，假設有一筆8位元的 資料要寫入至圯憶體，但錯誤檢查/校正功能係以每64個 位元為一整體以產生8個位元的校正資料，因此必須先自 記憶體中讀取相對應的另外56位元資料（及對應的校正# 料），以組合出64位元的資料，並據以進行錯誤檢查/校 正功能，再將資料寫入至記憶體中。 在習知技術中，在對記憶體中的每一筆資料進行存取 !254848 正功能。特別是在勃/的系統資源以提供錯誤檢查/校 因此也降低了 時，㈣峨資源更多， 查/校正，㈣===效能^_行錯誤檢 性之間取其兩極， 無法兼顧 的錯誤。換句話說能會發生資料存取 .. 白％腦系統僅能在效能與資料正確 【發明内容】 關裝置，以 本發明係提供-種進行錯誤檢查之方法及相 解決上述之問題。 在本發明之難實_巾，本發明可在開機時藉由基本 輪出入系統所記錄的設定值來設定錯誤檢查/校正^圍二 非錯誤檢查/校正範圍。當讀取或寫人一資料‘，資 料之位址係屬於該錯誤檢查/校正範圍或該非錯誤柃杳/种貝 亦範圍，以決定是否對該資料執行錯誤檢查/校正7藉以^ 電腦系統的效能與資料存取的正確性之間達到車六彳土的^ 排0 舉例來說’現代的晶片組中常整合有圖形處理電路，並 遽用系統記憶體提供的記憶資源來處理影像晝面的次料 1254848 像疋顯示器所呈現出的各個畫格的資料。這些影像資料的 變化頻繁而且零碎（每次變化的資料少於64位元），若在 錯誤檢查/校正的記憶體系統中，存取這些影像資料就會涉 及許多次的讀取/校正/寫入(read/modify/write)動作，大大爹 響效能。然而，一般來說，電腦系統之使用者對影像資千^ 正確性之要求並不高，因此可將記憶體中的圖像暫存位址 區域(graphic frame bUffer)設定為非錯誤檢查/校正範圍。當 執行影像資料存取時，由於此圖像暫存位址區域為非錯^ 私查/杈正範圍，就可直接存取此範圍中的資料，不需執二 錯誤核查/杈正，也就可省下多次的讀取/校正/寫入動作 大=提升效能。另外’其餘的記憶體區域可為錯誤檢查中 正範圍；當存取此範_資料時，仍要對資料執行錯誤^ 枝正。而重要性較高、需要正確資料雜式，就 这些記憶體區絲存取其資料。也就是說，本發明可依 不^料應用上的需求，祕地啟動或M錯誤檢查增正 功能’不僅可適當地維持資料的正確性，還能避免電月= :因處理過多不必要的讀取/校正/寫入動作’而降低系:效 【實施方式】 ^參閱第1圖；^ i圖為本發明晶片組14應用於—電 細系統10之示意圖。電腦系統1〇包含一中央處理器12、 1254848 一基本輸出入系統(basic inpUt/〇utput system, BIOS) 18、一 晶片組14以及一記憶體i6。中央處理器i2用來執行程式， 處理資料、數據，以控制電腦系統10的運作。記憶體16 可以是一支援ECC功能的隨機存取記憶體，用來暫存中央 處理器12運作期間所需的程式、數據；而晶片組14則用 來管理中央處理器12與記憶體16的資料往來傳輸，並在 存取資料時執行錯誤檢查/校正功能。基本輸出入系統18 除了用來儲存電腦開機時一些基本檢查程序進行的設定及 私式碼還此在開機時設定錯誤檢查/校正範圍與非錯誤檢 查/校正範圍。 為了貝現本發明之技術精神，本發明晶片組14包含一 存取模、、且22、-錯誤檢查/校正（err〇r如出叩-⑽咖邮， ECC)的計算模組％、 存取模組22中另設有 模組23B。 一介面電路28以及一多工模組24 ; 一直接存取模組MA及一 ECC存取 田:央處理器12 (或其他裝置、電路）要由記憶體w 夕子取’、位址的資料時’可透過介面電路28取得位址。 ΓΓΓ24财輯基本輸m18所設定的位址範 =料=3路28所傳送過來之位址進行判斷，來決定該 :圍，—於非錯誤檢查/校正範圍或錯誤檢查/校正 辄 工制存取模组22進行資料存取的模式，並決定是 1254848 否對該位址對應之㈣進行錯誤檢查/校正。若多卫模組％ 判斷該資料之位址係屬於錯誤檢查/校正範圍，就可使存取 模組22中的ECC存取模組23B進行讀取/校正/寫入 (read/m〇dify/write)動作（若有需要的話），並可使計算模 組26對該資料進行錯騎她正，舉例㈣，計算组 26可根據特定的錯誤檢查/校正演算法（像是⑷立元資料 /8位元校正資料之演算法）來計算產生相對應的校正資料 (也就是錯誤檢查碼ECC)，並透過咖存取模組23B 而將校正資料儲存於記㈣16中，或根據職收的資料產 生相對應的檢查碼，以檢查該料的正確性。相對地， 若多工模組24判斷該位址屬於非錯誤檢查/校正範圍，就 I使存取触22巾職接麵·23A直接存取該位址對 應的貧料，不錢行讀取/校正/寫人動作，也不 資料的計算。 T仅土 來每2 較佳實施财，可彻基本輸“系統18 介面，讓使用者能在開機時設定那些記憶體空 ^下2 ^錯誤㈣7校正範圍，並將使用者設定的結果記 牛例來說，請參閱12圖，帛2圖為第1圖中記 記憶㈣之示意圖’❹者可透過基本輸出入系 憶空間劃分為錯誤檢查/校正範圍與非錯誤檢查/ 二=，如弟1圖中斜線區域ι^Ν即為非錯誤檢查/ 枚正耗圍’其餘區域為錯誤檢查/校正範圍。等電腦系統的 11 I254848 =開機而正常運作時’晶片組i4就能依據錯誤檢查 乾圍之設定來決定如何存取記憶體16。 j^ $知技術中在進行記憶體#料存取時，會對 „行讀取，校正/寫入等動作，佔用相當大的系4 ^明’當執行影像減時，其所涉及 ' 存取就會包括多次的綠而 電腦系…“ /寫入動作，大幅地降低習知 鲁 辦Ύ 、夕能。在此種應用下，本發明就可將記憶 中的圖像暫存位址區域ic行繼祕、 非錯誤檢查/校正範 ）又夂马 圖像等影像資料由2於时的斜線區域M。當執行 _取％，由於此圖像暫存位址區域設定 檢查f正範圍，因此只要讀取到此位址範圍區域 工模組24即判斷不需執行錯誤檢查/校玉 作。如此可大幅提昇電二：仃厂人的讀取/校正/寫入動 正範圍的選擇主要以對H 的效能。非錯誤檢查/校 圍為主，诉…、貝料正確性要求不高的位址區域範 設定為非錯評:定於圖像暫存位址區域。此外，其餘未 校正範圍；二，f圍的記憶體區域則為錯誤檢查/ 料執行錯誤檢^/校^檢查/校正範圍的資料時，仍會對資 心=:資之_統 12 1254848 步驟300 ： 步驟310 ： 步驟312 : 步驟320 : 步驟322 : 步驟324 : 步驟326 : 電腦系統10執行讀取資料之指令，以經由晶片 組14而在記憶體16中讀取某一給定位址的資 料。 根據該給定位址，多工模組24就可依據開機時 基本輸出入系統18所設定的非錯誤檢查/校正 範圍，判斷該資料之位置是否屬於非錯誤檢查/ 校正範圍。若屬於非錯誤檢查/校正範圍，則進 入步驟312 ;反之，執行步驟320。 計算模組26不對該筆資料執行錯誤檢查/校正 功能，即可直接進行資料的讀取，接著進入步 驟 330。 多工模組24判斷該筆資料係屬於資料正確性 要求較高之位址範圍，因此自記憶體16中讀取 該筆資料與對應之校正資料，並進入步驟322。 計算模組26依據該筆資料產生一檢查碼。 計算模組26依據該檢查碼與讀取之校正資料 產生檢查位元，以判斷該筆資料是否正確。若 資料正確，進入步驟330 ;若不正確，進入步 驟 326 〇 若該筆資料有一位元發生錯誤，計算模組26則 可依據該校正資料來校正錯誤的位元資料，若 有二個位元資料發生錯誤，則回報錯誤訊息。 進入步驟330。 13 1254848 步驟330 :結束讀取指令。 請參閱第4圖；第4圖則為本發明電腦系統10於記憶 體中執行寫入指令之流程圖。步驟如下： 步驟400 ·· 電腦系統10執行寫入資料之指令，要將一筆 資料寫入至某一給定位址。 步驟410 :類似於第3圖中的步驟310，多工模組24判斷 該資料之位址範圍，若屬於非錯誤檢查/校正範 圍，則進入步驟412 ;反之，執行步驟420。 步驟412 :計算模組26不對該筆資料執行錯誤檢查/校正 功能，即可直接進行資料的寫入，接著進入步 、 驟 430 〇 步驟420:計算模組26判斷是否要進行部分寫入；若要寫 入的資料不足64位元，就要進行至步驟422以 執行部分寫入；反之，進入步驟421。 步驟421:計算模組26根據該筆資料產生相對應的校正 資料，並將該筆資料與校正資料儲存於記憶體 16中。進入步驟430。 步驟422 :計算模組26判斷該筆資料的大小，若該筆資料 的大小小於一預設值（如六十四位元），則自記 憶體16中讀取相對應於該筆資料的一補充資 料。舉例來說，假設該筆資料的大小為8位元， 而預設值為64位元，其相對應的補充資料之大 14 1254848 =:6位元’因此自記憶體16中讀取％位元 的補充貧料。接著進入步驟423。 步驟423:計算模組26根摅兮签咨姓Λ 據料貝枓與補充資料組合後 之結果產生一檢查碼。 步驟424 :計算模組26依攄檢杳满划餘 一 课才欢查碼判斷資料是否正確。若 貧料正癌，進入步驟426;若不正確 驟 425 。 y 步驟425 •计异模組26依據檢查碼校正 訊息。 資料或回報錯誤

步驟426 ·將資料寫入記憶體μ中。 步驟430 :結束寫入指令。 在實際實現本發明時，當直接存取模組ΜΑ要將一筆 不足64位元的資料寫人至記憶體16時，可利用資料遮罩 (DQM)的技術來將不足64位元的資料直接寫入至記憶體 lj在現行的^體木構中，晶片組與記憶體之間是條鲁 ㈣位元線來-次傳輸64位元的資料，支援咖功能的 記憶體則麟具有另㈣8條咖位元線，以便和晶片組 tr位元的校正資料。而資料遮罩的技術就是使晶片組 :某些資料位元線失能而不接收資料。舉例來說，當直接 存取模組23A要將一筆8你-μ 一 r 位70的貧料寫入至記憶體16時， 就可使另外56條資料位元線失能，以直接將8位元的資料 寫入至記憶體16。相對地，ECC存取模組23B就不必使用 15 1254848 資料遮罩，因為，即使要寫入的資料不足64位元，Ecc存 取模組23B都會進行部分寫入而湊足64位元的資料，以使 计异模組26能計算出對應的8位元校正資料，並由ECc 存取模組23B將64位元的資料與8位元的校正資料分別經 由64條資料位元線與8條Ecc位元線寫入至記憶體中。 同理，當ECC存取模組23B要從記憶體中讀出資 料時，也一疋會使8位元ECC位元線致能，以從記憶體16 中讀出校正資料。相對地，直接存取模組23A就不一定要φ 致能ECC位元線；不論在存取或寫入時，ECC位元線都可 以致能或失能。若ECC位元線一直都是致能的，當直接存 取模組23A要將資料寫入至記憶體16時，連帶地也會經由 、 8條ECC位元線寫入對應的雜散(triviai)校正資料；基本 上，這些校正資料是沒有意義的，不過，既然直接存取模 組23A存取的都是「非錯誤檢查/校正範圍」的資料，校正 貢料的内容其實與資料存取無關。對應地，當直接存取模⑩ 組23A要將資料由記憶體16中讀出時，連帶地也會經由8 條ECC位元線讀出這些對應的校正資料；同樣地，由於直 接存取模組存取的是「非錯誤檢查/校正範圍」的資料，經 由8條ECC位元線讀出的資料也不會被用來進行錯誤檢查 /才父正，不影響資料的存取。另外，在對記憶體16進行讀 取/寫入時，直接存取模組23A也可以使8條ECC位元線 失能。直接存取模組23A與ECC存取模組23B可以被整 16 1254848 合於同一存取模組22中，經由多工模組24的控制來決定 此存取模組22的運作模式是要執行直接存取的功能或是 ECC存取的功能。而多工模組2心直接存取模組23A、ECC 存取模組23B、計算模組26等模組可用硬體或韌體來實現。 相較於先前技術，本發明於進行資料存取時，會先根據 各筆資料的位址範圍判斷是否對該筆資料進行錯誤檢查/ 校正功能，如第3圖與第4圖中步驟310、410。如此可避 免習知技術中，所有資料存取皆須進行錯誤/校正功能的缺修 點，進而使電腦系統10能在工作效能與資料讀取正確性之 間達到較佳、較為適當的安排。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 · 第1圖為本發明晶片組應用於電腦系統之示意圖。 第2圖為第1圖中記憶體之記憶空間之示意圖。 第3圖為本發明於第1圖中電腦系統執行讀取指令之流程 豪 圖。 第4圖為本發明於第1圖中電腦糸統執行寫入指令之流程 圖0 17 1254848 【主要元件符號說明】

10 電腦系統 12 中央處理器 14 晶片組 16 記憶體 18 基本輸出入系統 22 存取模組 23Α 直接存取模組 23Β ECC存取模組 24 多工模組 26 計算模組 28 介面電路 Μ、N 非錯誤檢查/校正範圍

18

Claims (1)

1254848 十、申請專利範圍： 1. 一種進行錯誤檢查之方法，以在存取一記憶體時動態地 選擇是否執行錯誤檢查/校正機制，該方法包含有： 將該記憶體提供的記憶空間劃分為一錯誤檢查/校正 範圍與一非錯誤檢查/校正範圍； 於該記憶體内存取一資料時，判斷該資料之位址； 若該資料之位址屬於該錯誤檢查/校正之範圍内，對該 資料執行錯誤檢查/校正以根據該資料之内容計 算出一對應的檢查碼；以及 若該資料之位址屬於該非錯誤檢查/校正之範圍内，則 不對該資料執行錯誤檢查/校正。 2. 如申請專利範圍第1項所述之方法，其另包含有：當該 資料屬於該錯誤檢查/校正範圍時，對該資料執行一部 分寫入(partial write)管理，以進行下列步驟： 判斷該貧料的大小， 若該資料的資料大小小於一預設值時，由該記憶體中讀 取一對應之補充資料；以及 而在計算該檢查碼時，係依據該資料與該補充資料計算 出該對應之檢查碼。 1254848 3. 如申請專利範圍第2項所述之方法，其另包含有： 當該資料屬於該非錯誤檢查/校正範圍時，不對該資料 進行該部分寫入管理。 4. 如申請專利範圍第1項所述之方法，另包含··將該非錯 · 誤檢查/校正範圍設定為一圖像暫存位址區域。 5. —種晶片組，連接到一記憶體，該晶片組包含： 一存取模組，其可於該記憶體中存取一資料； 隹 一多工模組，連接到該存取模組，以判斷該資料之位 址屬於一錯誤檢查/校正範圍或一非錯誤檢查/校 正範圍；以及 一計算模組，當該資料之位址屬於該錯誤檢查/校正 範圍時，該多工模組會將該資料輸入至該計算模 組，執行一錯誤檢查/校正以計算出該對應的檢查 碼；當該資料之位址屬於該非錯誤檢查/校正範圍 _ 時，該多工模組不會將該資料傳輸至該計算模組。 6. 如申請專利範圍第5項之晶片組，其中當該多工模組判 斷該判斷該資料之位址屬於該錯誤檢查/校正範圍時， 若該資料的大小小於一預設值時，該多工模組另可使該 存取模組由該記憶體中讀取一對應之補充資料；使該計 算模組依據該資料與該補充資料，執行該錯誤檢查/校 20 1254848 正以計算出該對應之檢参石焉。 7. 如申請專利範圍第6項戶斤述之晶片組，其中該錯誤檢查 /校正係為一64位元資科/S位元校正資料之演算法。 8. 如申請專利範圍第5項所述之晶片組，該存取模組係將 圖像暫存於該非錯誤檢畫/校正範圍内。 9·如申請專利範圍第5項所述之晶片組，其中該多工模組籲 係根據一基本輪出入系統所s己錄的設定值來設定該錯 誤檢查/校正範圍與該非錯誤檢查/校正範圍。 1〇·如申請專利範圍第5項所述之晶片組，其中該存取模組 更包括： 一直接存取模組，當該資料之位址屬於該非錯誤檢查 /才父正範圍時，由該直接存取模組直接對該記憶體 存取，不執行該錯誤檢查/校正；以及 ® 一錯誤檢查/校正(ECC)存取模組，當該資料之位址屬 於该錯誤檢查/校正範圍時，該錯誤檢查/校正(ecc) 存取模組，對該資料進行讀取/校正/寫入 (read/modify/write)動作。 十一、圖式： 21