TWI250416B - Interference and system for transporting real-time data - Google Patents
Interference and system for transporting real-time data Download PDFInfo
- Publication number
- TWI250416B TWI250416B TW93110812A TW93110812A TWI250416B TW I250416 B TWI250416 B TW I250416B TW 93110812 A TW93110812 A TW 93110812A TW 93110812 A TW93110812 A TW 93110812A TW I250416 B TWI250416 B TW I250416B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- instant
- unit
- interface
- output
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Description
1250416
1)屬明於非術排,資le在流 ^(所發關行技流統、yc號匯 i明本有進前匯系線C信而 |發 是料先 和址US制 、t 別資t 件位(B控五 C 特時 且即 ’ 將 統及。 系以統 和,系 面輸和 介傳面 輸時介 傳即輸 料行傳 資進料 時料資 即資時 1種時即 域一即的 領於非輸 術關將傳 技有種時 之是一即 規輸達信也況當WS的傳即容, 軍傳雷時腦狀如do輸料得内此 種料如即電些例in傳資使明因 一資例遞機有。0時如,發 是而接傳主在統窗即例生t 的間用協系種非為理的給會測機信照法 成之其#是的U輸處生料能我i時依無 組統,以或多傳號產資可自的即未置 線系線®>,許寺行信所時腦行體,是裝 導和制據統為P0平時置即電進軟時或理 組統控W系分/^元即裝遞機統業統,-處 一系和,和區速位的理傳主系作系時,號 由是線内件也高16統處須,達為腦逾信 1是或料}元排的以系號必下雷):電輸時 傳輸路徑,其用來傳送元 的資料。這些導線包括了 來在每一個匯流排週期 定分別傳送位址、資料和 統和糸統之間。 類,其中,A N C匯流排則 ,其資料傳輸率為4MHz, 主。ANC匯流排係用來連 裝置至主機電腦上,用來 即時資料至主機電腦,而 即時信號處理裝置。但是 是非即時傳輸的電腦系 試時,就會使用例如以視 電腦。而當主機電腦為非 號處理裝置運作就會出現 資料順序傳輸的錯誤發 正常運作。 本發明的目的就是在提供一種即時資料傳輸介
13353twf.ptd 第7頁 1250416 五、發明說明(2) 面,可以將非即時資料進行即時傳輸,並且將即時資料進 行非即時傳輸。 本發明的再一目的是提供一種即時資料傳輸系統,可 以將非即時傳輸的主機電腦與一個即時信號處理裝置連 結,並且可以互相傳遞資料而不會發生錯誤。 本發明之目的在提供一種即時資料傳輸介面,其適用 於將非即時資料進行即時傳輸,並且將即時資料進行非即 時傳輸。本發明之即時資料傳輸介面包括了用以接收/傳 送非即時資料的非即時資料介面單元,以及耦接非即時資 料介面單元的輸入輸出單元,其中輸入輸出單元係作為非 即時資料與即時資料的傳輸介面。此外,本發明還包括記 憶體單元和網路介面控制單元,其中記憶體單元係耦接輸 出輸入單元,用來儲存非即時資料和即時資料。而網路介 面控制單元則耦接記憶體單元,其用來接收/傳送即時資 料。 * 在本發明的實施例中,非即時資料介面單元包括了匯 流排介面單元,係作為非即時資料輸入/輸出之介面。另 外,非即時資料介面單元也包括了資料輸出栓鎖器 (Latch)、資料輸入栓鎖器、控制信號栓鎖器,都透過内 部資料匯流排與匯流排介面單元耦接。此外,非即時資料 介面單元更包括;緩衝器和旗號(Flag)暫存器,其中緩衝 器係透過内部資料匯流排與匯流排介面單元耦接。而旗號 暫存器則耦接緩衝器,其用來儲存旗號狀態。在較佳的情 況下,非即時資料介面單元還包括時脈產生器,用來產生
13353twf.ptd 第8頁 1250416 五、發明說明(3) 時脈信號至其他單元,而時脈信號之頻率為1 0 Μ Η Z。 另外,輸入輸出單元包括了控制邏輯單元,係依據外 部控制信號,使輸入輸出單元進行讀取/寫入的動作。而 輸入輸出單元也包括了檢查電路、資料輸出栓鎖器和資料 輸入栓鎖器,都耦接控制邏輯單元。其中,當一個自測模 式啟動時,控制邏輯單元會控制檢查電路檢查輸入輸出單 元所輸出之資料的正確性,並且產生檢查結果。 另外,記憶體單元包括了控制邏輯單元,係依據外部 控制信號控制記憶體單元的操作。此外,記憶體單元包括 了第一位址計數器、第一記憶體和第一緩衝栓鎖單元。其 中,第一位址計數器耦接控制邏輯單元,用來提供一個第 一位址至第一記憶體。而第一記憶體則用來儲存非即時資 料,並且第一記憶體透過内部資料匯流排耦接第一緩衝栓 鎖單元。而在本發明的實施例中,記憶體單元更相對應的 配置有第二位址計數器、第二記憶體和第二緩衝栓鎖單 元。 在較佳的情況下,網路介面控制單元包括了可程式介 面控制器和TTL/差動位準轉換介面。其中TTL/差動位準轉 換介面用來將即時資料進行TTL型態與差動型態間的轉 換,並且暫存即時資料。另外,程式介面控制器包括了儲 存裝置和定序器,其中儲存裝置内部係儲存微程式,用來 控制程式介面控制器的動作。而定序器則耦接儲存裝置, 以執行微程式的指令,並且會依據外部條件來調整執行的 順序。而程式介面控制器還包括條件選擇器和事件/中斷
13353twf.ptd 第9頁 1250416 五、發明說明(4) 處理器’其中條件選擇器係耦接定 $,以提供定序器作判斷。而事件/為,用來暫 存裝置,係用來處理中斷信號或是/ _處理器則子外部條 介面控制器更包括處理器和同位元 。除此之 接儲 理器耦接儲存裝置,用來執行微程,,查装置,龙種式 生檢查裝置係依據程式介面控制器日令。而二中處 一同位元,或是檢查輸入程式介面$的即時資 ,產 位元。 制器之即時^ ;而產生 從另一觀點來看,本發明提供 、、;斗的同 統 資料 ,包括了非即時處理的主機電腦、β卩時資料傳 呌傳輸電路。其中,資料傳輸電路|信號處理^ = 時信,理裝s,用來接收主機電腦=二主機電以 料,並杈擬即時傳輸的方式將非即時次=出的非即時 :裝置。此外,資料傳輸電路也接收即時J ^:時信號處 主機電腦。 寻輸的方式將即時資料送至 綜上所述,當非即時警粗+ 時,本發明係先將非即時資料:J J本2,行即時傳輸 以即時傳輸的方式進行傳送出存在5己憶=早70,然後再 時傳輸也是同樣的原:”夕出卜去=即時資料進行非即 中,具有位址計數器,因U值i發明内的記憶體單元 錯誤的情形發生、因此11傳輪貨料時不會有資料順序 送時出現的錯誤。 本么明能夠有效地減少資料在傳 為讓本發月之上迷和其他目的、特徵和優點能更明顯
13353twf.ptd 第10頁 1250416 五、發明說明(5) 易丨董下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 【實施方式】 , 仏/系、q示依照本發明之一較佳實施例的一種即時資 才ί Ϊ ^糸統方塊圖。請參照圖1 ,本發明係提供即時資料 傳輸電路2 0 0來連結主機電腦1 1 0和即時信號處理裝置 120 ’係用來作為即時資料傳輸介面。其中,主機電腦n〇 係依據非即時處理的作業軟體來操作,例如視窗作業軟 體而即時信號處理裝置1 2 0係用來處理即時信號,例如 雷達系統。 、, 圖^係繪示依照本發明之一較佳實施例的一種即時資 料傳輸電路内部方塊圖。請參照圖2,即時資料傳輸電路 2〇 〇$與;主機電腦1 1 0係依據例如1 SA/PC 1匯流排來進行非即 時資料傳輸。而即時資料傳輸電路2 〇 〇與即時信號處理裝 置1 2 0之間傳輸資料的途徑,則是藉由一種高速/即時資料 傳輸匯流排進行即時傳輸,例如軍規的A N C匯流排。在本 實施例中’主機電腦1 1 〇係藉由j s A/ pc I匯流排與資料傳輸 電路2 0 %的非即時資料介面單元2 1 0耦接,用來將非即時資 料送入資料傳輸電路2 〇 〇内。而非即時資料經過輸入輸出 單元220之後,會先存入記憶體單元23〇。而即時信號處理 裝置120在藉由、,硌介面控制單元24〇以即時資料傳輸的方 式,讀取存於記憶體2 3 0中的非即時資料。相對地,當即 時彳e號處理裝置1 2 〇要送出即時資料至主機電腦1 1 〇時’則 依相反途徑進行。
13353twf.ptd 第11頁 1250416
^詳細地來看,當主機電腦丨丨0内的應用程式丨丨2得知 即時=號處理装置1 2 〇需要進行即時資料傳輸時,會將非 即時資料以及用來控制記憶體單元2 3 〇和網路介面&制單 兀2 4 0的~控制字組(:〇111^〇1,藉由例如1^/1)(:1匯流排送至 非即時資料介面單元2 1 〇。而非即時資料介面單元2丨〇再將 非即時資料送至輸入輸出單元22〇的輸入輸出埠222中。此 外,非即時資料介面單元210則將控制字組con trol存入輸 入,出埠2 2 4。其中,輸入輸出埠22 2係決定是否要將非即 時資料寫入記憶體單元230中。而若是輸入輸出埠222確定 將非即時資料寫入記憶體單元2 3 0内後,則會將非即時資 料存入記憶體(A ) 2 3 2内。 、 請繼續參照圖2,當非即時資料存入記憶體(A ) 2 3 2之丨藝 後,網路介面控制單元2 4 0會依據控制字組c 〇 n t r ο 1,至記 憶體單元2 3 0内以即時資料傳輸的方式讀取非即時資料, 並且藉由例如ANC匯流排之高速/即時資料傳輸匯流排將非 即時資料送入即時信號處理裝置1 2 0。相對地,當即時信 號處理裝置1 2 0需要將即時資料送至主機電腦1 1 〇時,則是 將即時資料透過網路介面控制單元2 4 0存入記憶體(B ) 234。而輸入輸出埠222再從記憶體單元230中讀取此即時 資料,並透過非即時資料介面單元2 1 〇以非即時資料傳輸 的方式送至主機電;110。 以下係分別介紹各功能方塊的内部結構,首先請參照丨_ 圖3,其繪示依照本發明之一較佳實施例的一種非即時資 料介面單元内部結構方塊圖。I SA/PC I匯流排介面單元30 1
13353twf.ptd 第12頁 1250416 五、發明說明(7) 係接收由I SA/PC I匯流排所傳送的非即時資料,然後透過 内部資料匯流排3 1分別送至資料輸出栓鎖器3 〇 3和資料輸 入检鎖裔3 0 5。當非即時 > 料送入非即時資料介面單元2 1 〇 時,會透過ISA/PCI匯流排介面單元301送至資料輸出检鎖 器3 0 3 ,再經由資料輸出匯流排送出去。而若是外部的% 時資料欲透過非即時資料介面單元21 〇送入ISA/PCI°匯流排 時,會先經由資料輸入匯流排送入資料輸入栓鎖器3 〇 5 \ 再透過内部資料匯流排31送入ISA/PCI匯流排介面7單元 3〇1 ,由ISA/PCI匯流排輸出。 請繼續參照圖3,I S A / P C I匯流排介面單元3 1會透過 控制匯流排控制本發明其他功能方塊内栓鎖/緩衝裝置, 以控制資料傳輸的方向。此外,非即時資料介面單元2 i 〇 之内部控制信號和本發明其他功能方塊的控制信號,則透 過内部資料匯流排3 1先暫存至控制信號栓鎖器3 〇 /。然後 控制本發明其他功能方塊的控制信號再由控制匯流排輸 出:另外’非即時資料介面單元2 1 〇内的緩衝器3 〇 9則耦接 旗號暫存器311。在本實施例中,旗號暫存器311可以提供 兩種旗號供本發明内其他的功能方塊來設定旗號。本發明' 内其他的功能方塊可以藉由認知信號ack來設定旗號,以 代表該功能方塊目前的狀態。而例如圖1的主機電腦丨丨〇, 也可以透過内部資料匯流排3 i來讀取或是清除旗號暫存器 311所儲存的旗號狀態。當認知信號ack被致能,且經由 I S A / P C I匯流排介面單元3 〇 1告知主機電腦丨丨〇,主機電腦 11〇就會透過ISA/PCI匯流排介面單元301來讀取或是清除
13353twf.ptd 第13頁 1250416 五、發明說明(8) 旗號狀態。 緩衝器9可以是一個三態缓衝器(3 - S t a t e Buf f er) ’當,機電腦1 10在讀取或清除旗號時,緩衝器 3 0 9係導通/狀態。而當非即時資料介面單元2丨〇進行資料傳 輸時’ ^緩衝器3 〇 9係呈現高阻抗狀態。另外,非即時資 2 Ξ i :2-10士還可以配置時脈產生器3 1 3,其用來提供本 ^ 41、I 塊所需要的工作時脈。在本實施中,時脈 產生裔313輸出之時脈訊號的頻率為10MHz。 圖4係繪示依昭士 | .,. 出單元内部結構方塊圖MW較^實施例的一種輸入輸 依據例如圖2中的非鬼即圖時資S月料參二圖,9控制邏輯單元4 1 1係 4 1 3、資料輸出栓鎖器4丨5和資料^制=號至檢查電路 狄也丨、雜絡-m貝裔4 1 b和貝科輪入栓鎖器4 1 7。此外, m目早會ϊ出認知訊號ack,以表示輸入輸出 ^20 # +二1悲。當非即時資料需要—經過輸入輸出單 = 器415會將非即時資料^二1; 出,並依據控制邏輯單元41 i來決定是否將非即時資料由 Α Ξ Ϊ L匯2(f值排A出。相對地’#即時資料需要透過輸入 輸^早兀2 2 0傳輸時,則會先經由資料輸入匯流排存入資 枓栓鎖器417、再依據控制邏輯單元411決定是否將即 時資料送入雙向匯流排4 1。 勺ft照圖4二在本實施例中,輸入輸出單元220還 i括檢一電路4 1 3。s本發明的自測模式啟動時,檢查電
13353twf.ptd 第14頁 1250416
五、發明說明(9) 並且產生 路4 13會檢查由輸入輸出單 檢查結果至雙向匯流排41。 〇所輪出的資料 圖5係繪示依照本發明一 '十數WA) 512、記憶體(A) 514和緩罝、〒位^止 係組成儲存模組(A)。另外,位址 ,早兀(A) 510 (B) 5 24和緩衝栓鎖單元(B) 52〇則成上】2上、記憶體 J J A) MB) ^ # M ^ ^ ; ί # : :(;}T ;t^ 系口儲存杈組(A )的工作原理。 1 " 續參照圖5,控制邏輯單元5〇1分別耦接位址 ^ A) 512和位址計數器(B) 522,並且也耦接記憶體(a) 514和記憶體(B) 5 2 4。此外,控制邏輯單元5〇ι更透過 部資料匯流排51耦接緩衝栓鎖單元(A) 51〇和緩衝栓鎖 元(B) 5 2 0。其中,控制邏輯單元501係接收控制匯流排 傳送的外部控制信號,來產生内部控制信號以控制記憔 單元5 3 0。位址計數器(A) 512係接收位址匯流排所傳 位址信號,以便產生位址a d d r e s s至記憶體(a ) 5 1 4。而_ 出至記憶體(A ) 5 1 4的位址a d d r e s s,可以例如是圖2中的兩 主機電腦1 1 0所載入,或是可以由位址計數器(A ) 5 1 2彳盾 '序 產生。記憶體(A 1 5_ 1 4係透過内部資料匯流排5 1耦接至緩 衝栓鎖單元(A) 510,其中緩衝栓鎖單元(A) 510包括了資 料輸入栓鎖器(A ) 5 1 6和資料輸出緩衝器(A ) 5 1 8。緩衝^ 鎖單元(A ) 5 1 0的工作原理和功能,與圖3和圖4的栓鎖器i
13353twf.ptd 第15頁 1250416 玉、發明說明(10) 類似,在此不再贅述 在本實施例中,兩組 兩組儲存模組可以同時官子模組的運作為獨立的,因此 緩衝器(A) 518和資料輪出寫%的狀^兄。但是由於資料輸出 輸出匯流排,因此在同_ 益()5 2 8係共用—個資料 出的狀態。 f間只允許一個儲存模組為輪 另外,本實施例中士 〇〇 器5〇3,係提供兩種旗棹模5己憶讀體單元2 3 0還包括旗標暫存 除其值,而主機電腦丨丨〇 、$讓例如主機電腦1 1 0設定或清 狀態。 也可以從旗標暫存器503讀取旗才^ 請繼續參照圖2,網败八 介面控制器242和TTL-差會^面控制單元240包括了可程式 式介面控制器242係負責即=換介面244。其中,可程 器1 2 0進行即時資料傳輸。而^電路2 0 0與即時信號處理 將高速/即時資料傳輸匯流 —差動位準轉換介面244則 型態,以避免雜訊造成的干擾。〜由TT L型態轉換為差動 圖6係繪示依照本發明 _ 介面控制器内部結構方塊圖。^較佳實施例的一種可程式 内部燒錄有微程式,用來J制圖6,儲存裝置6〇1的 作流程。定序器6〇3係耦接存 ^面控制早兀240之動 館存裳置601内的微程式。& 用來執行燒錄在 的條件來調整微程式的執行,疋序器603可以依據外部 條件係由耦接制定序器6 0 3的、。而在本實施例中,外部 儲存裝置601還耦接事件/中斷〃牛選擇器所產生。此外 斷處理器607和微處理器609 13353 twf.ptd 第16頁 1250416 五、發明說明(11) 其中事件/中斷處理器6 0 7係用禁能、致能以及處理例如圖 2之主機電腦所產生的中斷信號或事件,並且事件/中斷處 理器607會產生中斷向量(Interrupt Vector)至條件選擇 器605,使得定序器603執行中斷服務常式(interrupt service routine) ° 微處理器6 0 9係用來執行定序器6 0 3所交代之運算邏輯 單元的運算工作,以便產生結果。此外,在本實施例中, 可程式介面控制器242還包括同位元(Parity bit)產生檢 查裝置6 1 1 ,係用來檢查輸入可程式介面控制器2 4 2之資料 的同位元是否正確,並且產生同位元至可程式介面控制器 242所輸出的資料當中。 綜上所述,本發明之即時資料傳輸系統,因為具有同 ® 位元檢查產生裝置,因此可以減低資料傳輸的錯誤。此 外,本發明在記憶體單元内也提供了位址計數器,因此在 傳輸資料時不會有資料順序錯誤的情形發生。除此之外, 本發明所提供的即時資料傳輸介面在傳輸資料時,會先將 非即時資料或是即時資料儲存在記憶體單元中,因此可以 將非即時資料進行即時傳輸,或是將即時資料進行非即時 傳輸。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 _ 範圍當視後附之申請專利範圍所界定者為準。
13353twf.ptd 第17頁 1250416_ 圖式簡單說明 圖1係繪示依照本發明之一較佳實施例的一種即時資 料傳輸系統方塊圖。 圖2係繪示依照本發明之一較佳實施例的一種即時資 料傳輸電路内部方塊圖。 圖3係繪示依照本發明之一較佳實施例的一種非即時 資料介面單元内部結構方塊圖。 圖4係繪示依照本發明之一較佳實施例的一種輸入輸 出單元内部結構方塊圖。 圖5係繪示依照本發明之一較佳實施例的一種記憶體 單元内部結構方塊圖。 圖6係繪示依照本發明之一較佳實施例的一種可程式 介面控制器内部結構方塊圖。 【圖式標示說明】 3 1 、5 1 :内部資料匯流排 4 1 ·•雙向匯流排 * 1 1 0 :主機電腦 1 1 2 :應用程式 1 2 0 :即時信號處理裝置 2 0 0 :即時資料傳輸電路 2 1 0 :非即時資料介面單元 2 2 0 :輸入輸_出_單元 222、224 :輸入輸出埠 2 3 0 ··記憶體單元 2 3 2 :記憶體(A )
13353twf.ptd 第18頁 1250416
圖式簡單說明 234 記 憶 體 (B) 240 網 路 介 面控制單元 242 可 程 式 化控制器 244 TTL- 差 動位準轉換介面 30 1 ISA/PC I匯流排介面單元 303 資 料 輸 出栓鎖器 305 資 料 輸 入栓鎖器 307 控 制 信 號栓鎖器 309 緩 衝 器 3 11 旗 號 暫 存器 313 時 脈 產 生器 411、 •50 1 :控制邏輯單元 413 檢 查 電 路 415 資 料 Ψμ 出栓鎖器 417 資 料 輸 入栓鎖器 5 10 緩 衝 栓 鎖單元(A ) 512 位 址 匯 流排(A ) 5 14 記 憶 體 (A) 516 資 料 輸 入栓鎖器(A ) 518 資 料 輸 出緩衝器(A ) 520 緩 衝 栓 鎖_單元(B ) 522 位 址 匯 流排(B) 524 記 憶 體 526 資 料 1¾ 出緩衝器(B ) 13353twf.ptd 第19頁 1250416
13353twf.ptd 第20頁
Claims (1)
1250416 六、申請專利範圍 1 . 一種即時資料傳輸介面,適用於將一非即時資料進 行即時傳輸,並將一即時資料進行非即時傳輸,該即時資 料傳輸介面包括: 一非即時資料介面單元,用以接收/傳送該非即時資 料; 一輸入輸出單元,耦接該非即時資料介面單元,係作 為該非即時資料與該即時資料的傳輸介面; 一記憶體單元,耦接該輸出輸入單元,用以暫存該非 即時貢料和該即時貨料,以及 一網路介面控制單元,耦接該記憶體單元,用以接收 /傳送該即時資料。 2 .如申請專利範圍第1項所述之即時資料傳輸介面, 其中該非即時資料介面單元包括: 一匯流排介面單元,係作為該非即時資料輸入/輸出 之介面; - 一資料輸出栓鎖器,透過一内部資料匯流排與該匯流 排介面單元耦接,該資料輸出栓鎖器係作為該非即時資料 介面單元輸出資料至其他單元的栓鎖器; 一資料輸入栓鎖器,透過該内部資料匯流排與該匯流 排介面單元耦接,該資料輸出栓鎖器係作為該非即時資料 介面單元接收其他單元所傳送之資料的栓鎖器; 一控制信號栓鎖器,透過該内部資料匯流排與該匯流丨_ 排介面單元耦接,該控制信號栓鎖器係作為該非即時資料 介面單元送至其他單元之控制信號的栓鎖器;
13353twf.ptd 第21頁 1250416 六、申請專利範圍 一緩衝器,透過該内部資料匯流排與該匯流排介面單 元輛接,以及 一旗號暫存器,耦接該緩衝器,用以儲存一旗號狀 態。 3 .如申請專利範圍第2項所述之即時資料傳輸介面, 其中該緩衝器包括一三態緩衝器,當設定/讀取該旗號暫 存器内之該旗號狀態時,該三態緩衝器係呈現導通狀態, 當不用設定/讀取該旗號狀態時,該三態緩衝器係呈現高 阻抗狀態。 4.如申請專利範圍第2項所述之即時資料傳輸介面, 其中該非即時資料介面單元更包括一時脈產生器,用以產 生一時脈信號至其他單元,該時脈信號之頻率為1 0 Μ Η z。 5 .如申請專利範圍第1項所述之即時資料傳輸介面, 其中該輸入輸出單元包括: 一控制邏輯單元,係依據一外部控制信號,使該輸入 輸出單元進行讀取/寫入的動作; 一檢查電路,搞接該控制邏輯單元,當一自測模式啟 動時,該控制邏輯單元控制該檢查電路檢查該輸入輸出單 元所輸出之資料的正確性,並產生一檢查結果; 一資料輸出栓鎖器,耦接該控制邏輯單元,當該非即 時資料透過該輸Α輸出單元時傳送時,該控制邏輯單元控 制該非即時資料栓鎖至該資料輸出栓鎖器,並決定是否輸 出該非即時資料;以及 一資料輸入栓鎖器,耦接該控制邏輯單元,當該即時
13353twf.ptd 第22頁 1250416 六、申請專利範圍 資料透過該輸入輸出單元被讀取時,該資料輸入栓鎖器係 接收該即時資料。 6 .如申請專利範圍第1項所述之即時資料傳輸介面, 其中該記憶體單元包括: 一控制邏輯單元,係依據一外部控制信號控制該記憶 體單元; 一第一位址計數器,耦接該控制邏輯單元,係提供一 第一位址; 一第一記憶體,耦接該第一位址計數器,用以儲存該 非即時資料; 一第一緩衝栓鎖單元,透過一内部資料匯流排耦接該 第一記憶體,係作為該第一記憶體輸入/輸出的介面; 一第二位址計數器,耦接該控制邏輯單元,係提供一 第二位址; 一第二記憶體,耦接該第二位址計數器,用以儲存該 即時貧料,以及 一第二緩衝栓鎖單元,透過該内部資料匯流排耦接該 第二記憶體,用以作為該第二記憶體輸入/輸出的介面。 7 .如申請專利範圍第6項所述之即時資料傳輸介面, 其中該記憶體單元更包括一旗標暫存器,用以儲存一旗標 狀態。 > _ 8.如申請專利範圍第1項所述之即時資料傳輸介面, 其中該網路介面控制單元包括一可程式介面控制器和一 TTL/差動位準轉換介面,其中該TTL/差動位準轉換介面用
13353twf.ptd 第23頁 1250416 六、申請專利範圍 以將該即時資料進行一TTL型態與一差動型態間的轉換, 並暫存該即時貨料。 9 .如申請專利範圍第8項所述之即時資料傳輸介面, 其中該程式介面控制器包括: 一儲存裝置,内部係儲存一微程式,用以控制該程式 介面控制器的動作; 一定序器,耦接該儲存裝置,用以執行該微程式的指 令,並依據一外部條件來調整執行的順序; 一條件選擇器,耦接該定序器,用以暫存該外部條 件,以提供該定序器作判斷; 一事件/中斷處理器,耦接該儲存裝置,用以處理中 斷信號和事件二者其中之一; 一處理器,耦接該儲存裝置,用以執行該微程式之指 令;以及 一同位元產生檢查裝置,用以依據該程式介面控制器 輸出之該即時資料而產生一同位元,以及檢查輸入至該程 式介面控制器之該即時資料的同位元二者其中之一。 1 0 . —種即時資料傳輸系統,包括: 一主機電腦,依據非即時處理之一作業軟體來運作; 一即時信號處理裝置,用以處理一即時資料;以及 一資料傳輸t路,用以連接該主機電腦和該即時信號 處理裝置,該資科傳輸電路係接收該主機電腦所輸出之一 非即時資料,並模擬即時傳輸的方式將該非即時資料送至 該即時信號處理裝置,此外,該資料傳輸電路係接收該即
13353twf.ptd 第24頁 1250416 六、申請專利範圍 時信號處理裝置所輸出之該即時資料,並模擬非即時傳輸 的方式將該即時資料送至該主機電腦。 1 1 .如申請專利範圍第1 0項所述之即時資料傳輸系 統,其中該主機電腦具有一應用程式,用以控制該資料傳 輸電路的操作。 1 2 .如申請專利範圍第1 0項所述之即時資料傳輸系 統,其中該資料傳輸介面包括: 一非即時資料介面單元,耦接該主機電腦,用以作為 該主機電腦與該資料傳輸電路間貧料傳輸的介面’並且該 非即時資料介面單元係提供一時脈信號; 一輸入輸出單元,係耦接該非即時資料介面單元,用 以將該非即時資料栓鎖在一資料輸出匯流排,且將該即時 資料检鎖在一資料輸入匯流排, 一記憶體單元,耦接該輸入輸出單元,用以儲存該非 即時資料和該即時貧料,以及 - 一網路介面控制單元,耦接該記憶體單元和該即時信 號處理裝置,用以作為該即時信號處理裝置與該資料傳輸 電路間貧料傳輸的介面。 1 3.如申請專利範圍第1 2項所述之即時資料傳輸系 統,其中該非即時資料介面單元和該主機電腦間係依據一 ISA/PCI匯流排傳送資料。 1 4.如申請專利範圍第1 2項所述之即時資料傳輸系 統,其中該輸入輸出單元具有一第一輸入輸出埠和一第二 輸入輸出埠,其中第一輸入輸出璋係用以存放控制該網路
13353twf.ptd 第25頁 1250416 六、申請專利範圍 介面控制單元的控制字組,並回傳一旗號狀態至該主機電 腦,此外,該第二輸入輸出埠係將該非即時資料寫入該網 路介面控制單元,或將從該網路介面控制單元讀取該即時 資料。 1 5 .如申請專利範圍第1 2項所述之即時資料傳輸系 統,其中該記憶體單元包括一第一記憶體和一第二記憶 體,用以儲存該即時資料和該非即時資料。 1 6 .如申請專利範圍第1 2項所述之即時資料傳輸系 統,其中該網路介面控制單元包括一可程式化介面控制器 和一 TTL/差動位準轉換介面。 1 7.如申請專利範圍第1 6項所述之即時資料傳輸系 統,其中該可程式化介面控制器用以與該即時信號處理裝 置進行即時資料傳輸。 1 8.如申請專利範圍第1 6項所述之即時資料傳輸系 統,其中該TTL/差動位準轉換介面用以將一TTL型態之匯 流排信號轉換為一差動型態之匯流排信號。
13353twf.ptd 第26頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW93110812A TWI250416B (en) | 2004-04-19 | 2004-04-19 | Interference and system for transporting real-time data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW93110812A TWI250416B (en) | 2004-04-19 | 2004-04-19 | Interference and system for transporting real-time data |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200535622A TW200535622A (en) | 2005-11-01 |
TWI250416B true TWI250416B (en) | 2006-03-01 |
Family
ID=37433023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW93110812A TWI250416B (en) | 2004-04-19 | 2004-04-19 | Interference and system for transporting real-time data |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI250416B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9870725B2 (en) | 2012-01-19 | 2018-01-16 | Sitronix Technology Corp. | Transmission interface, transmission method, and driving circuit thereof, and display device and electronic device |
-
2004
- 2004-04-19 TW TW93110812A patent/TWI250416B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9870725B2 (en) | 2012-01-19 | 2018-01-16 | Sitronix Technology Corp. | Transmission interface, transmission method, and driving circuit thereof, and display device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
TW200535622A (en) | 2005-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11989154B2 (en) | Hybrid remote direct memory access | |
JP6171210B2 (ja) | 複数orチェーンバスの拡張データバス反転符号化 | |
TW201347409A (zh) | 狀態機晶格中之布林邏輯 | |
CN107683478A (zh) | 缓解恶意软件的系统和方法 | |
JPS6086645A (ja) | プロセツサ | |
WO2015080819A1 (en) | Error correction in memory | |
CN107438838A (zh) | 打包的写完成 | |
CN112347721B (zh) | 基于fpga实现数据处理加速的系统及其加速方法 | |
CN109960671A (zh) | 一种数据传输系统、方法及计算机设备 | |
CN113986624A (zh) | 通过错误注入和测量进行互连的系统内验证 | |
CN110399324A (zh) | 中断转换器及中断转换方法 | |
CN103890733A (zh) | 用于将错误注入存储器的方法和装置 | |
CN107704413A (zh) | 一种基于vpx架构的加固型并行信息处理平台 | |
CN112162706A (zh) | 一种硬盘管理方法、装置、设备及机器可读存储介质 | |
US8724483B2 (en) | Loopback configuration for bi-directional interfaces | |
US10042692B1 (en) | Circuit arrangement with transaction timeout detection | |
TWI250416B (en) | Interference and system for transporting real-time data | |
US8904076B2 (en) | Coder with snoop mode | |
CN106528392A (zh) | 一种基于aurora协议的b3g测试工具 | |
CN101539849B (zh) | 一种处理器以及一种寄存器选通方法 | |
US8392621B2 (en) | Managing dataflow in a temporary memory | |
US20150154124A1 (en) | Secure data partition in nonvolatile memory systems | |
US20120278773A1 (en) | Verifying data intensive state transition machines related application | |
TWI281619B (en) | Data processing structure and method for fast Fourier transformation/inverse fast Fourier transformation | |
CN106528361A (zh) | 一种基于ChipScope的测试平台 |