TWI249919B - A processor and a system with reduced memory requirements for high-speed routing and switching of packets and a method therefor - Google Patents

Description

1249919 ⑴ 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明領域 本發明一般是關於封包處理系統，具體而言，係關於一 種組態成在封包路由、封包切換及這一類系統中之其他封 包處理操作的網路處理器或其他類型的處理器。 先前技術 一網路處理器通常控制在一實體傳輸媒介，例如像一非 同步轉換模式（ATM)網路或同步光網路（SONET)的一實體 層部分，以及在一路由器或其他類型之封包切換内之切換 機構間的封包流向。這類路由器及切換通常包括許多網路 處理器，例如以一線路之陣列或具有一或多個與各卡片結 合之處理器之連接埠卡片的形式加以配置。 在執行諸如路由或切換的封包處理操作中，網路處理器 一般必須檢查至少開頭的部份或各封包的檔頭。必須檢查 的各封包之數目是依其相關網路通訊協定、授權項目、及 其他相似要素而定。路由器或切換的精密性或複雜性也可 影響將需要檢查的各封包的數目。 對正在處理的特定封包而言，許多傳統式路由器及切換 的安裝是為了實質上儲存整個封包，直到最後將該封包傳 送到其目的地或加以放棄為止。通常將封包儲存在相關網 路處理器之外的一路由器或切換中。路由器或切換的基本 處理時間、封包適用的服務品質、將要分析的特定協定 層、以及傳送封包的連接埠或其他通訊通道的擁擠都會影 響外部記憶體中保留特定封包的時間數。 1249919 (2) 發贱师賓 高速路由器及切換通常將在網路處理器内 憶體内儲存該網路處理器正在處理之一特定 部分。透過不要求其存取含有整個封包的較大 便可大大地增加路由器或切換的成果，因為外 晶片上記憶體慢且限制更多頻帶。但在傳統f 最壞情況的封包部分和只有幾個極少發生的J 需要在特定路由器或切換應用中分析的最壞 常會指定保留在晶片上記憶體的每個封包部3 意味已增加晶片上記憶體的需求大小，以及網 成本和複雜性。 故明顯需要有用以決定將儲存於結合一網 其他類型處理器之特定記憶體中的封包部分， 置之記憶體需求的改良技術。 發明内容 本發明提供有效降低一網路處理器或其他 之記憶體需求的方法。 依照本發明的一項觀點，一種處理器包括一 及操作耦合至該封包分析器的第一記憶體電5 析器係運作以至少部分地分析由處理器接收 封包，以便針對該等封包之一特定封包來決定 第一記憶體電路中之該封包的一部份。故使當 的一部分儲存於第一記憶體電路時可供該處 續處理存取，而不需存取與該處理器相關且組 儲存整個特定封包的第二記憶體電路。第一及 的晶片上記 封包的一些 外部記憶體 部記憶體比 •行中，雖然 #包有關，但 情況封包通 h的大小。這 路處理器的 路處理器或 以便減少裝 類型處理器 封包分析器 ^。該封包分 的一或多個 要儲存在該 該特定封包 理器内的後 態成實質上 第二記憶體 1249919 ⑺ 電路可分別包括例如處理器内部及外部記憶體。 依照本發明的另一項觀點，該封包分析器可被組態以使 用儲存於處理器之一暫存器内的一數值，用以決定將在第 一記憶體電路内，如内部記憶體内，儲存的部分特定封 包。該暫存器可以是實行一封包分析器可存取之查詢表的 數個暫存器之一。查詢表包括多個項目，其各自具有封包 分類資訊，例如連接埠號碼或封包流向辨識符、以及要儲 存在該内部記憶體中之相關封包區塊數量。 依照本發明的另一項觀點中，可動態地更新儲存在該等 暫存器之一特定暫存器内的數值，例如在一操作耦合至該 處理器的主裝置的控制下。這允許程式設計師指定如在處 理器之内部記憶體中將儲存之封包特定類型的特定部分。 本發明之技術不僅有效地減少處理器内部及（或）外部 記憶體的需求，而且在實質上也減少存取外部記憶體的需 要，藉以增加處理器資料流量。 實施方式 在本文中將說明本發明及一包括以特殊方法安裝一網 路處理器的範例封包處理系統。但應了解本發明可更廣泛 地應用在任一種想減少有關在處理器中執行之封包處理 操作的内部及/或外部記憶體需求的處理器。 利用範例（而非限制）的方式，使用一微處理器、中央處 理單位（CPU)、數位信號處理器（DSP)、特殊應用積體電 路（ASIC)、或其他類型之資料處理裝置、以及上述與其他 裝置之部分與組合可實行本文中使用的名稱“處理器”。一 1249919 鮮铖！ (4) 適合與本發明共同使用的特定處理器可包括一内部記憶 體，例如晶片上記憶體，及一外部記憶體兩者。名稱“處 理器”是用於一般解釋，以便包含這一類外部記憶體。 一說明實施例中的本發明利用封包抵達網路處理器時 充分地部分分析各個封包，以便能只分配需要儲存封包之 確切部分的記憶體量的方式減少一網路處裡器所需求的 記憶體容量。接著可在適當時間從該儲存部分完整地分析 該封包。由於存取外部記憶體的需要減少，便能允許網路 處理器内有較高的封包資料流量。因為減少對外部記憶體 所需的頻寬及整體處理系統設計中簡化的相關影響，所以 使得系統成本減少。 圖1描述一其中實行本發明的封包處理系統1 〇〇。系統 1 0 0包括一具有一内部記憶體1 04的網路處理器1 02。網路 處理器102如所述地耦合一外部記憶體106,並安裝用於提 供接收封包之一網路1 〇 8及控制封包資料之切換之切換機 構1 1 0間的一介面。可實行處理器1 0 2及其相關外部記憶體 1 0 6為例如安裝在一路由器或切換之線路卡上的一或多個 積體電路。在這一類配置中通常將切換機構110視為路由 器或切換的一部分。 雖然圖式之記憶體1 0 6係顯示於處理器1 0 2之外，但如本 文所使用之名稱一“處理器”，其如之前所述的，是表示能 充分地包含元件102及106之意。 應了解圖1所示系統元件的特殊配置僅供說明範例之 用。例如如之前所提到的，本發明可實行於任何類型的封 -10- 1249919

匕處理器，而非限於任一特定的封包處理應用。 圖2更詳盡地描述圖1之網路處理器1 02。該實施例中的 、’同路處理器102包括一封包分析器2〇〇，其接收從網路ι〇8 4、 的封包。封包分析器耦合一記憶體控制器202，其於 邊灵施例中接合内部記憶體1〇4及外部記憶體1〇6。處理器 02也包括、或以其他方法具有圖式中無說明之與之相關 的其他處理電路，例如一交通管理器。 依照本發明’為了替封包之其中之一特定封包決定在内 部尤憶體104中將儲存的部分封包，封包分析器2〇〇可至少 部分地分析由網路處理器1〇2接收的一或多個封包。故使 部刀特定封包在儲存於内部記憶體1〇4時，是可存取用於 、’罔路處理器102内之後續處理的，且不需存取通常安裝用 X爲貝上儲存整個特定封包的外部記憶體1〇6。將儲存於 内部兒憶體1 04的特定封包部分可以是如封包之檔頭的指 定部分。記憶體控制器2〇2可有效控制内部記憶體1 〇4中特 j |

對包之指定部分的儲存，並控制實質上外部記憶體1 〇6 中整個封包的儲存。 故封包分析器2 0 〇至少部分地分析至少從網路1 〇 8所接 β之 ' 士 | 〈封包的子集合，並替各個已分析封包決定内部記憶體 10 4中將儲存之封包的特定部分。該決定可根據諸如識別 一連接埠號碼、封包流向辨識符、或其他與一特定封包相 關的封包特徵資訊，以及從一對應暫存器或其他記憶體位 置讀取區塊之相關數量的指示，上述部分將詳述如下。已 決定之部分通常是需要網路處理器1〇2内後續處理的部 -11 - 1249919

(6) 分’致使在内部記憶體1 〇 2儲存該已決定部分時，可在不 需存取外部記憶體以得到任何其他部分之封包的情形下 執行該後續處理。

請注意本發明之技術也可適用於減少與一外部記憶體 相關的記憶體需求，例如，經由決定一封包之特定部分將 儲存於第一記憶體電路的方式，其中實質上在第二記憶體 電路中儲存整個封包，包括代表外部記憶體之第一及第二 記憶體電路之其中之一或兩者。該第一及第二記憶體電路 也可分別對應圖1的内部及外部記憶體丨〇 4、1 〇 6。所以第 一及第二記憶體電路是代表個別的記憶體，但也可交替地 代表一單一内部或外部記憶體之不同的部分。 如熟習此項技藝者所了解的，雖然被描述為一單一記憶 體控制器’但記憶體控制器2 〇 2可包含供内部記憶體1 〇 4 及外部$己憶體1 〇 6之每一個用之不同的控制器。

封包分析器2 0 0透過記憶體控制器2 〇 2，與使用部分内部 元憶體104中暫存器之一集合而實行的一查詢表2〇5互相 連接。孩查詢表205提供由封包分析器2〇〇使用於決定内部 記憶體104中將儲存之特定封包之特定部分的資訊。 請注意該查詢表205可在本發明之另一個實施例的不同 的記憶體内，而非實行為圖式所述之内部記憶體丄的一 部分。 圖3 A為含有查詢表205之暫存器之一集合的範例。在 範例中，查詢表205包括N個不同的項目，其各自儲存 内部記憶體104的對應暫存器内。連接埠號碼對應於2 -12 - 1249919 ⑺

網路處理器1 ο 2之封包相關的N個連接埠的其中之一。舉 例說明，一特定網路處理器可支持2 5 6個或更多的連接 埠。指定用於一特定連接埠的區塊數代表將儲存於内部記 憶體1 0 4之抵達該連接埠之各封包的區塊數。較佳將一區 塊指定為特定數的位元組。例如在說明實施例中，一區塊 可為6 4個位元組。應注意儲存為查詢表2 0 5内之一項目的 特殊預定區塊值，例如零的區塊值，其代表對於對應連接 埠上抵達的各個封包而言，實質上整個封包將儲存於内部 記憶體1 〇 4多達一指定的最大值，如6 4個千位元組。 安裝圖3 A範例中的封包分析器200是為了替一特定封 包決定與該特定封包相關的特定的連接埠號碼。接著封包 分析器200使用已決定之連接埠號碼做為給查詢表205的 一輸入，用以決定將儲存於内部記憶體104之該封包之區 塊的對應數。接著將該封包之區塊數儲存在由記憶體控制 器2 02控制的内部記憶體104。

圖3B說明含有查詢表205之暫存器之集合的另一範 例。在該範例中，查詢表2 0 5同樣包括N個不同項目，其 各自儲存於内部記憶體1 04的一對應暫存器中。但在此例 中，各個項目包括一封包辨識符及區塊的對應數。封包辨 識符包括如指定特定相關封包的封包流向辨識符，或其他 合適的封包識別資訊。如同先前的範例，指定用於一特定 封包辨識符的區塊數係代表將儲存於内部記憶體1 04之各 個具有對應封包辨識符的區塊數。同樣的，較佳將一區塊 指定為特定數的位元組，例如64個位元，而一零區塊項目 -13 - 1249919

⑻ 則代表實質上整個封幫將儲存於内部記憶體1 04多達一指 定的最大值。 安裝圖3B内的封包分析器200是為了替一特定封包決 定與特定封包相關的特定封包辨識符。接著封包分析器 200使用已決定之封包辨識符做為給查詢表205的一輸 入，用以決定將儲存於内部記憶體1 〇 4之該封包之區塊的 對應數。接著將該封包之區塊數儲存在由記憶體控制器 2 0 2控制的内部記憶體1 04中。 應了解圖3 A及3 B之特殊範例並非以任何方式限制本發 明的範圍。熟習此項技藝者應認可各種交替的查詢表配置 都是有可能的。例如可能使用其他類型的封包分類技術及 不同方法指定將儲存於用於一特定封包類型之記憶體的 特定部分。 圖4是由網路處理器102在圖1之封包處理系統100中實 行之一般封包分析及儲存方法的流程圖。所述方法是用於 一單一封包，但類似處理也適用於各已接收封包。同時也 注意，應將圖4之全部方法僅視為本發明之技術的說明範 例，而非本質上的限制。雖然圖式中沒有說明，但圖4之 方法也包括初始化查詢表項目成為所想值的初始步驟。 步驟400是由網路處理器102接收將處理的封包。步騾 4 0 2的封包分析器2 0 0部分地分析封包，用以決定網路處理 器中後續處理所需的部分。如前所述，可藉由存取查詢表 2 0 5以決定將在内部記憶體儲存之封包的區塊特定數量， 用以完成上述之決定。接著在步驟404將如從查詢表205 -14- 1249919

(9) 所決定之封包的所需部分儲存在内部記憶體1 〇4中。在步 騾406將整個封包儲存在外部記憶體1〇6。在内部記憶體儲 存所需部分後將整個封包儲存於外部記憶體只是做為範 例，而非本發明之需求。例如，可在執行方法之步騾4 〇 2 及404之前’將整個封包儲存於外部記憶體中。至於另一 個範例’/、有封包的剩餘部分，即除了在步騾404儲存於 内部記憶體中的部份外的部分，可在步騾4 〇 6儲存於外部 記憶體中。此外，實質上可平行地執行步騾4 〇 4及4 0 6。無 論如何在封包處理時，即在封包之所需部分將執行上述 之後績處理時’如所需在網路處理器中實行適當處理操作 一般，將從内部1己憶體1〇4中擷取封包的該部分。 透過適當的軟體控制便能動態地更新查詢表205的各個 項目。類如’在輕合網路處理器102之一主處理器的控制 下’例如透過外部元件互連（pci)匯流排，可初始地儲存 於其中或更新查詢表2 〇 5内之一項目的特定“區塊數，，值。 适可有效地允許一程式設計師指定用於特定的連接埠號 瑪、封包^向辨識符或其他種類封包之將儲存於内部記憶 體中之泫封包的區塊特定數。總之，這類程式設計師一般 都了解有關一特定封包類型的特殊協定，故知道將保留於 内部d It to中各封包的適當部分，以達到理想的處理資料 流量。在軟體控制下，可動態地更新查詢表2〇5内的特定 儲存值用於已接收封包之一序列中的各封包。交替地，如 圖j A及J B之範例，相同值可用於已接收封包的各封包。 本發明t上述實施例僅供說明。例如，雖然說明實施例 -15- 1249919

(10) 使用一具有各包含封包分類資訊及儲存於内部記憶體之 封包之區塊相關數之項目的單一查詢表，其他實施例仍可 使用實行所述功能之不同類型的暫存器或記憶體配置。此 外，雖然將儲存於内部記憶體或其他第一記憶體電路之特 定封包的指定部分代表封包的部分樓頭，其也可交替地代 表封包實質上較大的部分，也可和用於特定預先決定之區 塊數項目的整個封包一樣的多，例如一零項目。熟習此項 技藝者應了解上述實施例及其他各種交替實施例皆是在 下列申請專利範圍的範圍内。 圖式簡單說明 圖1是其中實行本發明之一封包處理系統的簡易區塊 圖。 圖2是依照本發明之技術而安裝之圖1系統的網路處理 器詳細圖。 圖3是依照本發明使用於圖2之網路處理器，用以儲存將 在一内部記憶體中儲存之封包辨識符及封包對應數量的 查詢表資料結構。 圖4為一封包分析及儲存方法的流程圖，其係依照本發 明由圖2網路處理器在圖1中可實行的方法。 圖式代表符號說明 100 封包處理系 102 處理器 104 内部記憶體 10 6 外部記憶體 -16-

1249919 00 10 8 網路 1 10 切換機構 200 封包分析器 202 記憶體控制器 205 查詢表

Claims (1)

1249919 拾、申請專利範圍 1. 一種處理器包括： 一封包分析器；以及 與該處理器相關並操作耦合至該封包分析器 記憶體電路； 其中該封包分析器係運作以至少部分地分析 理器接收的一或多個封包，以便針對該等封包 定封包來決定要儲存在該第一記憶體電路中之 封包的一部份，故使當該特定封包的一部分儲 第一記憶體電路時可供該處理器内的後績處理 而不需存取與該處理器相關且組態成實質上儲 特定封包的第二記憶體電路。 2. 如申請專利範圍第1項之處理器，其中該第一記 路包括該處理器之一内部記憶體，而該第二記 路包括該處理器之一外部記憶體，且另外其中 分析器至少部分地分析從一網路接收的各個封 針對該等封包之至少一子集中的每個封包來決 存在該内部記憶體中之該特定封包的一部份。 3. 如申請專利範圍第1項之處理器，其中該第一記 路包括該處理器之一内部記憶體，而該第二記 路包括該處理器之一外部記憶體，且另外其中 分析器被組態以使用儲存於該處理器之一暫存 一數值，用以決定要儲存在該内部記憶體中之 封包的一部份。 的第一 由該處 之一特 該特定 存在該 存取， 存整個 憶體電 憶體電 該封包 包，並 定要儲 憶體電 憶體電 該封包 器内的 該特定 1249919

4. 如申請專利範圍第3項之處理器，其中該暫存器包括用 於實行一封包分析器可存取之查詢表的複數個暫存器 之一，其中該查詢表包括複數個項目，該等項目之至 少一子集合中的每個項目皆包括封包分類資訊及要儲 存在該内部記憶體中之相關封包區塊數量。 5. 如申請專利範圍第4項之處理器，其中該封包分類資訊 包括一連接埠號碼，用於指定與該處理器相關之可接 收一或多個封包的連接埠。 6. 如申請專利範圍第4項之處理器，其中該封包分類資訊 包括一指定一特定封包流向的封包辨識符。 7. 如申請專利範圍第4項之處理器，其中該相關區塊數量 包括一預定區塊數量，用於針對該特定封包來標示實 質上要儲存於内部記憶體之整個封包。 8. 如申請專利範圍第1項之處理器，其中該第一記憶體電 路包括該處理器之一内部記憶體，而該第二記憶體電 路包括該處理器之一外部記憶體，並進一步包括一暫 存器，用於在該封包分析器控制下，儲存該特定封包 的封包分類資訊及一要儲存在該内部記憶體中之該封 包一部份的相對應指示。 9. 一種處理系統包括： 一處理器；以及 一操作耦合至該處理器的外部記憶體； 該處理器進一步包括： 一封包分析器；以及 1249919

一操作耦合至該封包分析器的内部記憶體； 其中該封包分析器係運作以至少部分地分析由該 處理器接收的一或多個封包，以便針對該等封包之一 特定封包來決定要儲存在該内部記憶體中之該特定封 包的一部份，故使當該特定封包的一部分儲存在該内 部記憶體時可供該處理器内的後續處理存取，而不需 存取該外部記憶體，外部記憶體被組態以實質上儲存 整個特定封包。 10. —種用以在一處理器内處理封包的方法，該方法包括 下列步驟： 以至少部分地分析由該處理器接收的一或多個封 包，以便針對該等封包之一特定封包來決定要儲存在 該第一記憶體電路中之該特定封包的一部份；以及 將該特定封包的一部分儲存在該第一記憶體電路 中，使該特定封包的一部分可供該處理器内的後續處 理存取，而不需存取與該處理器相關且組態成實質上 儲存整個特定封包的第二記憶體電路。