TWI244273B - Ciphering device using standard algorithm for ciphering data - Google Patents

Ciphering device using standard algorithm for ciphering data Download PDF

Info

Publication number
TWI244273B
TWI244273B TW090112933A TW90112933A TWI244273B TW I244273 B TWI244273 B TW I244273B TW 090112933 A TW090112933 A TW 090112933A TW 90112933 A TW90112933 A TW 90112933A TW I244273 B TWI244273 B TW I244273B
Authority
TW
Taiwan
Prior art keywords
register
product
product deformation
data
synchronization signal
Prior art date
Application number
TW090112933A
Other languages
English (en)
Inventor
Young-Won Lim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Application granted granted Critical
Publication of TWI244273B publication Critical patent/TWI244273B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry
    • H04L2209/122Hardware reduction or efficient architectures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

1244273 A7 ____ B7 五、發明説明(1 ) [發明所屬技術領域] 本發明係與編碼化裝置有關,特別是與利用資料编碼化 標準常式之編碼化裝置有關。 [以前之技術] 般而言,資料编碼化標準(DES ·· Data Encryption Standard,以下稱之爲DES)常式,係爲最廣泛使用之編碼 化方式,隨著網路使用之增加,也變得越來越重要。特別 是在保安網際網路應用、或是遠端接近伺服器、或是境線 數據機與衛星用數據機等之領域使用最多。 DES基本上,係爲一具有64位元區域的輸入與輸出之64位 元區域編碼(block cipher),在64位元之主要區域中(key block),56位元被使用在编碼化及重號化,所剩下之8位 元’則被使用在同位(parity)檢查用。亦即,係作爲64位元 的平文(Plain Text)區域與56位元之鍵的輸入,以輸出64位 元的編碼文(Cipher Text)區域之编碼化方式。 爲使DES實現的重要方法則有使置換(P-Box)、置換 Box)、還有輔助鍵(Subkey)發生的主要程序機等。 資料編碼化之内部則成爲進行1 6循環(round)重複演算之 型態,且由輸入部之初期置換(IP)以及輸出部的逆初期置 換(IP·1)等所構成。 圖1係爲説明以前技術的DES常式的區塊圖。 若參考圖1,以前的編碼化裝置的常式,係由下列各項裝 置構成:首先爲將64位元平文區域進行初期置換(· Initial Permutation)的初期置換部11〇、其次爲將上述罾換 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1244273 A7
备Ri母隔一循裱交換,以進 、仔 T ^ 16循展的區域變形(Block
Transformation)的變形部 12 以及㊄16循環變形完成德, 經過逆初期置換(1广1)而輪A短派仆、I、 又/心成後, 輸出、、届碼化之編碼文(Cipher Text) 的逆初期置換部1 3 〇。 ) 在上述變形部120中的積變形,係由下列各項裝置構成: 在上述初期置換部1H)之分割32位元之區域中,將儲存於右 側暫存器RM資料與藉由主要程序機所生成的輔助鍵^起 輸入,以進行編碼化演算的編碼函數部(f) ΐ2ι、以及將上 述編碼函數f的結果與左側之暫存器Li一起的排他性邏輯和 之排他性邏輯和演算部122。 上述排他性邏輯和演算部122的32位元之資料,爲了下一 個循環之演算,將儲存於右側的暫存器】之中;而儲存於 上述右側暫存為Ri中的32位元資料,則與下一個循環之左 側暫存器Li+ i交換(Swapping)儲存。重複如此般的}循環的 演算,而進行16循環。 將經過初期置換部11〇的64位元的平文區域分割爲二,且 輸入至左側暫存區L〇與右側暫存區R〇時,丨6次之各循環則 可以以下的式1與式2表示。 [式1]
Li 二 R丨-1 i= 1,2,......16 -5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1244273
[式2]
Ri = Li-i㊉机·】、Ki) 卜卜2,…16 圖2係爲説明發生輔助鍵的主要程序機的區塊圖。 如參照上述圖2時,主要程序機則具有下列各工頁裝置··輸 入56位元之鍵且置換的第!置換選擇部(pci :⑽
Ch〇lce υ 200、將藉由上述置換選擇部2〇〇所置換㈣位元 〈區域.,分割成二個28位元並以參數c。與%儲存後,在Μ 循環的積變形演算中,^ 了生成在編碼函數之演算所必須 的48位元之輔助鍵,而將儲存於左側暫存器Cj( 2 1 1)與右側 暫存器DK212)的資料(卜〇乃至15),藉由左側位移213,、 2 14,以每一位數或是二位數向左移動,並儲存在下一循環 的左側暫存器Ci+ 1與右側暫存器Di+ 1的基本演算部21〇、以 及每各一循環,自儲存上述位移資料的左側暫存器q以及 右側暫存器Di,輸入28位元的區域資料,並輸出判位元的 輔助鍵的第2置換選擇部(pc2 ·· permutati〇n Ch〇ice 2) 220 〇 在16循環間,儲存於匕與仏的資料,位移大約28位數左 右,c0與cu、還有D(^D10相互間則成爲同一資料。 圖3則爲一般的DES核心構造的區塊圖。 如參照圖3時,編碼函數f則具有下列各項裝置:複製數 個儲存於右侧暫存器的32位元之輸入R(ii),且置換爲48位 元的擴張置換邵(Expansion Permutation) 300、將上述擴張 置換部300的置換結果,在各循環中藉由主要程序機所生成 的48位元輔助鍵、排他性邏輯和演算部3丨〇、在上述排他性 __. _ - 6 - 本紙張尺度適财@ s家料(⑽)A4規格(膨297公爱) 1244273 A7 B7 五、發明説明(4 邏輯和演算部3 10中,所演算的48位元之區域置換 (Substitution)爲32位元的區域之s_b〇x置換部320、以及將 上述S-Box置換部320所置換的32位元的區域再次置換,並 生成32位元區域的p- Βοχ置換部33〇 ;經由上述ρ_ Β〇χ置換部 330之32位元區域’則將儲存於左側暫存器中的32位元之區 域L( “與以排他性邏輯和,並儲存於下一循環的右側暫存 1) 中。另一方面,儲存於右側暫存器的32位元區域心“ ,則儲存於下一循環之左側暫存器L("中。 容 L X 4 言 圖4則爲對圖3所顯示的S-B〇x置換部32〇的詳細區塊圖。 如參照上述圖4時,則由接受48位元之輸入,並生成32位 元之輸出的8個S-Box所構成。亦即,48位元的資料,分割 爲8個6位元資料,並輸入至_-Β〇χ中。該則藉 輸出8個4位元之輸出,將48位元減少爲32位元。置 換4 32G,則以表格檢查(L。。—)方式藉由置換,程式者 邏輯矩陣(PLA)或R〇M般的記憶裝置爲必要的。相對 J元之輸入,爲輸出4位元,各s-Box需要64χ 4的記憶 ::且由於全體係由8個S_B〇X所構成,所以必須有8χΜ 較^隐裝置。仗而’在全體的晶片中所佔面積則相對而 區 化 進=2説明的以前之編碼化裝置,當於上述變形部120中 域::交开Γ!,與儲存於右側暫存器中的32位元的資料 時^〜^儲存於左側暫存器,將平文予以DES編碼 吊吊曰發生16個同步信號循環費時的問題。 發明所欲解決之課題] 本紙張 297公釐) 1244273 A7
V
裝 訂
k 1244273 A7 B7 五 、發明説明(6 應上述第2同步信號且爲儲存上述第3積變形結果之第3左側 暫存器;對儲存於上述第3左側暫存器之資料進行積變形, 並馬輸出第4積變形結果的第4積變形裝置;感應上述第3同 步仏唬,爲儲存上述第4積變形結果的第3右侧暫存器;對 儲存於上述第3右側暫存器中的資料進行積變形,將第5積 變形結果與上述第丨同步信號感應,並輸出至上述第丨左側 暫存器的第5積變形裝置;以及對儲存於上述第丨左側暫存 -之資料進行積變形,並將第6積變形結果與上述第2同步 信號感應,並輸出至上述第丨右側暫存器之第6積變形裝 又,爲達成上述目的,本發明的編碼化裝置具有下列各 項裝置:初期置換裝置,其中爲進行最少—㈣位元(N爲 ^數〈自然數)的平文資料區塊的初期置換,並將初期置換 資料二等分,以爲最少一個之第丨及第2初期置換資料;接 收上述第1及第2初期置換資料,且進行上述第丄及第2初期 置換資料的i循環(i爲自然數)之積變形,且爲輸出丨循環積 變形後之資料的變形部;接收上述"盾環積變形後之資料, 且爲進行逆初期置換的逆初期置換裝置;其中上述變形部 具有下列各項特徵:爲感應第丨同步信號且儲存於上述第\ 初期置換資料的第}左側暫存器;爲感應第2同步信號且儲 存於上述第2初期置換資料的第}右側暫存器;進行將儲存 於上述第^右側暫存器之資料的積變形’且爲輸出糾積變 形結果的第i積變形裝置;爲感應第3同步信號且儲存上述 …積變形結果的第2左側暫存器;對儲存於上述^左例暫 -9-
五 1244273 、發明説明( 資:進:積變形,並輸出第2積變形結果的第2積 的第2=Ι *Γ應。弟4同步信號並爲儲存上述第2積變形結果 r ^ 、存器;對儲存於上述第2右側暫存器之資料進 ::馬二輸出第3積變形結果的第3積變形裝置;感 ^处罘5步信號且爲儲存上述第3積變形結果之第3左例 並儲料上述第3左側暫存器之資料進行積變形, 並馬車别出弟4積#开;έ士軍从贫j 1 , 果的弟4積變形裝置;感應上述第2同 儲存上述第4積變形結果的第3右側暫存器;將 第3右側暫存器中的資料進行積變形,並爲輸出 爲儲W:'果的第5積變形裝置;感應上述第3同步信號且 述第:二弟5積變形結果之第4左側暫存器;將儲存於上 开“士要Λ暫存&中的資料進行積變形,並爲輸出第6積變 第二 6積變形;感應上述第4同步信號並爲儲存上述 心:二结果〈第4右側暫存器;將儲存於上述第4左側暫 進行積變形’並將第7積變形結果與上述第1 。號感應’且爲將其輸出至上述第丨左側暫存器的第7 ϋΓ裝置;㈣料上述第1左側暫存器中之資料進行積 =,並將第7積變形結果與上述第2同步信號感應,且爲 輸出至上述第1右側暫存器之第8積變形裝置。 [發明之實施型態] 以I係爲本發明所屬的技術領域,爲使具有的一般知識 的人員可以對本發明之技術的思想容易實施而作詳細說 明、,請-面參照本發明最佳實施型態之所附圖面,一面説 -10 - 本紙中國國家標準(CNS) Α4規格(21〇Χ297公爱) 裝 訂 1244273 A7 B7 五、發明説明(8 圖 圖5屙刪除貝料父換(tapping)經路的DES常式的區塊 參照上述圖5時,本發明之DES常式的具體表現方式則 具有下列各項裝置:進行64位元平文區域資料之初期置換 的初』置換# 500、冑輸出至上述初期置換部5〇〇的⑷立元 之初期置換的區域資料分割爲二個32位元區域,並儲存於 左側暫存器L°與右側暫存器以中,再將於編碼化函數f中所 f行的_環之積變形(Product Transf0rmati0n)與左側暫存 器Li,爲使下-循環的左側暫存器^與右側暫存器&錯存於 左側暫存HLi+1與右側暫存糾”,以進行區域變形⑼心
Transformation)之變形部51〇、以及當經過16個循環變开η士 束後,進行逆初期_(ΙΡ·ν且輸出編碼化的編碼文之^ 初期置換部( 520) f。 在上述變形部510中的積變形具有下列各項裝置:於上述 初期置換部巾Μ爲32位元之區域巾,儲存在右例暫存 器Ri的資料,與依據主要程序機所生成的輔助料一同輸 入,以進行編碼化演算的編碼化函數部(f) 5ιι、與將上述 編碼化函數f之、结果儲存於左側暫存器^之資料一同進行= 他性邏輯和演算之排他性邏輯和演算部5丨2。 刪除於既存的DES常式之區塊圖中所交換的資料經路時, 則如圖5所示一般。亦即,在奇數號的循環中,將左例暫存 仏與右側暫存器&的位置互相交換,將該些所相對應之資 料通路的方向(編碼化函數f與排他性邏輯和演算部之方向) 予以變更時,相互交叉的資料通路則會消失。於圖5中,注 _____ -11 - 本紙張尺度適财g @家鮮(CNS) Α4Λ格(21G x 297公€------ 1244273 A7 B7 發明說明(9 數値。以此爲基 存,、i=1、2、·』)之値1 ^ 、人循%又右側暫存器k 1之値爲同 々疋,万令 |- '4^ 1, — 列式3所示/ 〈中,帶入式2,並假設心二L4,則如下 [式3] 一 1、K丨)卜 1、2、......、16、R“ pL. ^係爲顯示本發明之DES常式的構造之區塊圖。, (=)上,A本發明的DES常式,會使用第1同步信號 爲二個上換部之64位元的平文區域會分割 哭 兀又5域中其一的區域a0,儲存於第1左側暫存 : 750中,並使用第2同步信號(CLK2)將其他區域^儲 /予;弟1右物1暫存器(B0) 60〇中,於上述的第1階段之演算 後輸入由王要程序機所生成的輔助鍵K( ,並自上述第i ,们i存态(BO) 600中的32位元資料藉由编碼化函數f (6ι〇) :乂、扁碼化變形,再於上述第1左側暫存器(A0) 7 10之32位 元=排他性邏輯和演算部62〇中,將藉著上述編碼化函數f 所又开/的3 2位元資料,進行排他性邏輯和演算。 又,使用第3同步信號(CLK3)將自上述排他性邏輯和演算 p 620中所輸出的32位元資料,儲存於第2左側暫存器( 630中,並輸入輔助鍵匕㈠+”,將儲存於上述第2左側暫存器 (C0) 630中的32位元資料,藉由編碼化函數f (64〇)加以變 形,且在上述第1右側暫存器(B〇) 6〇〇的32位元與排他性邏 輯和演算部650中,對已變形之32位元資料進行排他性邏輯 和演算。 -12 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1244273 A7 B7 五 發明説明(10 ) 又,使用第1同步信號(CLK1)將自上述排他性邏輯和演算 部650中所輸出的32位元資料儲存於第2右側暫存器(A1) 66〇中,並輸入輔助键K(i+2),且藉由編碼化函數f (67〇), 將儲存在上述第2右側暫存器(A1) 660中之32位元資料加以 變形,且在上述第2左側暫存器(C0) 63〇之32位元與排他性 邏輯和演算部680中,將已變形的32位元資料進行排他性邏 輯和演算。 又,使用第2同步信號(CLK2)將自上述排他性邏輯和演算 部680中所輸出的32位元資料儲存於第3左側暫存器(bi) 690中,並輸入輔助键K(i+3),且藉由編碼化函數f (7⑻), 將儲存在上述左側暫存器(B1) 69〇中之32位元資料加以變 开〔,且在上述第2右側暫存器(A1) 66〇之32位元與排他性邏 輯和演算部7H)巾,將已變形的32位元資料進行排他性邏輯 和演算。 又使用第3同步仏號(CLK3)將上述排他性邏輯和演算部 7_1〇中的32位το資料儲存於第3右側暫存器(ci) 中,並 輸入輔助鍵k(i+4),且藉由編碼化函數f (73〇),將儲存在上 述第3右側暫存器(C1) 720中之32位元資料加以變形,且在 上述第3左側暫存器(B1) _之32位元與排他㈣輯和演算 P 40中冑已夂形的32位元資料進行排他性邏輯和演算。 又’使用第1同步信號(CLK1)將上述排他性邏輯和涂算部 740中的32位元資料儲存於第!左側暫存器⑽75〇中,並 輸入輔助鍵K(i),且藉由編碼化函數f(76Q),將儲存在上述 矛1左側暫存器⑷)75G中之32位元資科加以變形,且在上
1244273 " "" · 丨"丨~~—一B7 五、發明説明(11 ) 述第3右側暫存态(C1) 72〇之32位元與排他性邏輯和演算部 770中’ |已㈣的32位元資料進行排他性邏輯和演算。 取後(猶每的第3左側暫存器(B1) 690之32位元,則成爲 上述交形部< 32位元左側區域資料bi5 ;而從最後循環的排 他性邏輯和〶算部710輸出的32位元則成爲上述變形部之32 位元右側區域資料bl6。 上述第2同步^號(CLK2)則較上述第i同步信號(clki)延 遲約1/3週期,而上述第3同步信號(CLK3)則較上述第2同步 信號(CLK2)延遲約1/3週期。當上述第1同步信號(clki)上 升時,於暫存咨A0與A1中儲存有新的値;而當上述第2同 v L唬(CLK2)上升時 > 於暫存器則與β1中儲存有新的値; 而田上述第3同步#號(CLK3)上升時,於暫存器c〇與C1中 儲存有新的値。 圖7則爲顯示與本發明有關之des常式的動作順序之時間 圖。 / ,、、上述圖7時,32位元的區域a〇與%,係爲經由初期置 換的64位凡的平文區域被分割爲二個32位元區域;^與%之 値,於1〇與時,藉由第1同步信號(CLK1)與第2同步信號 (CLK2),各自儲存於八〇與β〇之中。由^開始計算h値 (bi-a0㊉f (b〇、Κι)),將於。所計算出之値儲存於暫存器 C0^。於?S情況下,輸入於暫存器八〇中之値a〇,維持至h, 並可在區間中使用於計算…値;輸入於暫存器β〇中之 ^ b〇維持至t4,並可在t2-13區間中使用於計算b2値。這是 由於相互延遲的第i同步信號(clki)與第2同步信號(CLK2) -14 - 1244273 、發明説明(12 及第3同步信號(CLK3)暫存器— 而得以解決。 一別及⑶可以儲存新的値 間時,則如T列表^2。 1…准持所輸入資料區 [表1 ] [表2
敘述各暫存券的資料之輸入 b2(b2=b^ f(b|、K2))之彳 時藉由第!同步信號(CLK1)儲存於暫存器幻中…:3
㊉f(b2、K3))之値係在t3_t4區間所計算,並在、時‘ 3 J 同步信號(CLK2)儲存於暫存器81中。如此—般,使曰用: 二個位相的同步信號,將儲存於暫存哭 八 計算bi、b2、···、bl6所花費之時間 ^ 5日、接觸,則 了以減少至5個同步信 -15-
1244273 五、發明説明(13 號循環。 編碼化函數f必須要有获 A . 令猎*R〇M或是可編輯邏輯矩陣(pla) 般的S憶體裝置,以且麵n /、肖豆_現置換(S-Box)。如圖7般,將
一個平文編碼化的愔況T u下’於本發明中所使用的編碼化函 數 f ’ 在 tl_t2、t9-t;、t t 、 r 4· · · 4區間中,每隔一回接觸S_ Β〇χ 即可。從而,血須與 ’、/、軋由佔有大面積的8個S-Box予以複數化 加以具體顯現,僅需一倘 你ϊ R i • 丨里而個一個具體表現即可。可是,爲使 擴張置換與P-Box置換且麯矣,目、、^ y ^ 茯,、ω表現 < 連接,僅需追加以在每一 各循餐所生成的輔助鍵與排他性邏辑和之排他性邏輯和閘 即可。又本發明由於無須使用儲存32位元的左侧參數^之 左側暫存器,所以可以使所增加之面積最小化。 , 入予之鍵’予以編碼化或是應解讀輸 ::-個以上的情況較多。例如,在MCNS纜線數據 機中所使用之編碼化方式,爲以(政Frame)單位 碼化之故,所以應該以最大之L518位元組的平文區域以同 一鍵進行編碼化。亦即,應該對複數的平文區域,以相 的主要程序機進行16循環之则核心功能。於該情況下,^ 用本發明所具有的管道構造,可以使處理能力比增加。 圖8係顯示本發明之DES常式的管道動作順序的^ :圖。 參照上述圖8時,顯示本發明之管道動作的時間圖,顯一 利用管道構造,於5.66同步信號循環之間同時處理二=不 又區域。又於圖8中,在空白部分於與q時,將新的^平 區域c0與d〇輸入於暫存器A0與B〇,在計算平 又 开丁又£域bi値間, 頭不可以計算平文區域的山値。於該情況下, 母丨 1¾ t〇- t i、 -16 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1244273 A7 B7 五、發明説明(14 编碼化2了數:厂^新的平文區域4與山值編碼化,則 R :卿、母二個同時進行。從而,構成編碼化函數S- 5::::員;個—個追加以具體表現。接著可以使在所給予 .同v信號循環之間進行處理的平文區域之數增加二 倍0 圖9係爲顯示利用與本發明之其他實施型態有關之则常 式的編碼化裝置的區塊圖。 參照圖9時,與其他的實施型態有關之編碼化裝置,在圖 6中精由擴張自6個循環所構成的6段的管道構造,使用具有 暫存器8個與4個的位相之同步信號區域,使管道裝置數由6 增加至8。該構造,在處理—個平文區域時,花費(μ同步 信號循環。可以同時處理的平文區域數則有二個。在奸 況下所必須之S-B〇x數,各有二個,且若藉由聰切: 邵具體表現時,可以使面積減少。 圖10係A顯示與本發明之其他實施型態有關之DES構造的 動作順序的時序圖。 參照上述圖10時,則顯示同時處理二個平文區域之 程。 本發明之技術思想係藉由上述最佳實施型態予以具體的 記述;而應留意上述的實施型態係爲説明之故,而非限制 <用。又,如爲本發明之技術分野的專家時,於本發明的 技術思想範圍内,應該可以理解各式各樣的實施型態。 [發明之效果] 如上述般,刪除資料交換通路的本發明,藉由重複中間 17 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1244273 A7 B7
參數且不儲存 可以使所必須之暫存器昜;丨、仆,
且可以使 F目互間具有1 / 3位相差的三個同步信 心所必須的時間,由16同步信號循環 『環,並使電力消耗最小化。接著使 丨使一次處理的平文區域數增加之效 [圖式之簡單說明] 圖1爲說明以前技術之DES常式之編碼化裝置的區塊圖。 圖2爲説明發生補助鍵的主要程序機的區塊圖。 圖3係爲一般的DES核心構造的區塊圖。 圖4對於圖3所顯示之s-Box置換部320詳細的區塊圖。 圖5刪除所交換資料通路的DES常式的區塊圖。 圖6係爲顯示與本發明之一實施型態有關的DES常式構造 之區塊圖。 圖7係爲顯示與本發明之一實施型態有關的DES常式的動 作順序之時間圖。 圖8係爲顯示與本發明之一實施型態有關的DES常式的管 道之動作順序之時間圖。 圖9係爲顯示利用與本發明之其他實施型態有關的DES常 式之編碼化裝置的區塊圖。 圖1〇係爲顯示與本發明之其他實施型態有關的〇ES構造的 動作順序之時間圖。 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1244273 A7 B7 五、發明説明(16 ) r hhr L付 號説明] 600 右側暫存器 610 編碼化函數f 620 排他性邏輯與演算部 630 左側暫存器 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 卞寶專利範圍 •種編碼化裝置,其具有下列裝置·· 初期置換裝置’其中爲進行最少—個 之自然數)的平文資料區塊的初期置 爲偶數 資料二等分,以爲最少一個之第丨及^ ’並將初期置換 接收上述第i及第2初期置換資料,置換資料; 第2初期置換資料的i循環⑽自然數):丁上述第1及 出丨循環積變形後之資料的變形部; 〶又不,且爲輸 接收上述1循環積變形後之資料,且 …、 的逆初期置換裝置; ”’ 丁埂初期置換 其中上述變形部具有下列各項特徵: ^感應^同步信號且儲存於上述第⑼期置換資料的 罘1左側暫存器; 馬感應第2·同步信號且儲存於上述第2初期置 第1右側暫存器; 的 進行將儲存於上述第1右側暫存器之資料的積變形, 且爲輸出第1積變形結果的第1積變形裝置; 爲感應第3同步信號且儲存上述第1積變形結果的第2 左側暫存器; 對儲存於上述第2左側暫存器中的資料進行積變形, 並輸出第2積變形結果的第2積變形裝置; 感應上述第1同步信號並爲儲存上述第2積變形結果的 第2右側暫存器; 並 對儲存於上述第2右側暫存器之資科進行積變形 爲輸出第3積變形結果的第3積變形裝置; 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐 1244273 申請專利範圍 (上逑第2同步仏唬且爲儲存上述第3積變形結果之 弟3左側暫存器; 諸存於上述第3左側暫存器之資料進行積變形,並 爲輸出第4積變形結果的第4積變形裝置; i 4上述第3同步仏號,爲儲存上述第4積變形結果的 第3右側暫存器; 對儲存於上述第3右側暫存器中的資料進行積變形, 將第5積變形結果與上述第i同步信號感應,並輸出至上 述第1左側暫存器的第5積變形裝置; 乂及對儲存於上述第1左側暫存器之資料進行積變 形,並將第6積變形結果與上述第2同步信號感應,並輸 出至上述第1右側暫存器之第6積變形裝置。 2·如申請專利範圍第1項之編碼化裝置,其中上述第1積變 形裝置具有下列各項: 利用第1輔助鍵,以進行儲存於上述第1右側暫存器資 料的編碼化演算的編碼化演算部; 對自上述第1編碼化裝置輸出的資料,與儲存於上述 第1左側暫存器中資料進行排他性邏輯與演算,且輸出 至上述第2左側暫存器的排他性邏輯與演算部。 3·如申請專利範圍第2項之編碼化裝置,其中上述第2同步 信號係爲使其較上述第丨同步信號延遲約"3週期的信 號,而上述第3同步信號則爲較上述第2同步信號延遲约 .1/3週期的信號。 4. 一種編碼化裝置,其中具有下列各項裝置: -21 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1244273 六、申請專利範圍 之其中爲進行最少-個N位元⑽偶數 資料二等A ^科區塊的初期置換’並將初期置換 、妾收上二以馬最少一個之第1及第2初期置換資料; 第m第2初期置換資料,且進行上述第】及 二換貧科的i循環⑽自然數)之積變形,且爲輸 出1循%積變形後之資料的變形部; 接收上述i循環積變形後之 的逆初期置換裝逆初期置換 其中上述變形部具有下列各項特徵: 第同步信號且儲存於上述第丨初期置換資料的 罘1左側暫存器; H應第2同步信號且儲存於上述第2初期置 罘1右側暫存器; 進:將儲存於上述第i右側暫存器之資料的積變形, 且馬輛出第1積變形結果的第丨積變形裝置; 爲感應第3同步信號且儲存上述第變形結果的第2 左側暫存器; 對儲存於上述第2左側暫存器中的資料進行積變形, 並輸出第2積變形結果的第2積變形裝置; 感應第4同步信號並爲儲存上述第2積變形結果的第2 右側暫存器; 對儲存於上述第2右側暫存器之資料進行積變形,並 •馬輸出第3積變形結果的第3積變形裝置; i £上述第1同步彳a號且爲儲存上述第3積變形結果之 本紙張尺度翻中關家標準(CNS)A4規格(210 x 297公釐)
    ___ 之—事 If) 111 訂·-------- *5^ · 1244273 A8 B8 C8 D8
    申請專利範 圍 弟3左側暫存器; (請先閱讀背面之注意事項再填寫本頁) 對儲存於上述第3左側暫存哭 爲輪士 ii 子。0炙貝枓進行積變形,並 、罘4積變形結果的第4積變形裝置; 感應上述第2同步信號,爲儲存上 第3右側暫存器; k罘4積k形結果的 並將:ί於上述第3右側暫存器中的資料進行積變形, 並馬鈿出第5積變形結果的第5積變形裝置; ^ ϋ上述第3同步號且爲儲存上述第5積變形結果之 弟4左側暫存器; 、和儲存於上述第4左側暫存器中的資料進行積變形, 並爲輸出第6積變形結果之第6積變形; ^感應上述第4同步信號並爲儲存上述第6積變形結果之 第4右側暫存器; 將儲存於上述第4左側暫存器中之資料進行積變形, 並將第7積變形結果與上述第丨同步信號感應,且爲將其 輸出至上述第1左側暫存器的第7積變形裝置; 經濟部智慧財產局員工消費合作社印制衣 對儲存於上述第1左側暫存器中之資料進行積變形, 並將第7積變形結果與上述第2同步信號感應,且爲輸出 至上述第1右側暫存器之第8積變形裝置。 5·如申請專利範圍第4項之編碼化裝置,其中上述第丨積變 形裝置,具有下列各項裝置: 利用第1輔助鍵以進行儲存於上述第1右側暫存器中之 .資料的編碼化演算之編碼化演算部; 以及自上述第1編碼化演算部輸出之資料,與儲存於 23- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) 1244273 A8 B8 C8 D8 、申請專利範圍 述第1左側暫存器資料所進行之排他性邏輯與演算, 並馬輸出至上述第2左側暫存器之排他性邏輯與演冥 部。 对 6·如申請專利範圍第5項之编碼化裝置,其中上述第$同步 信號三係較上述第丨同步信號大約延遲im週期的信號; 上述第3同步信號係爲較上述第2同步信號延遲約'二调 期的信號;而上述第4同步信號係爲較 ^ 延遲約^週期的信號。 冋步信號 ---------------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -24 -
    ----- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090112933A 2000-05-26 2001-05-29 Ciphering device using standard algorithm for ciphering data TWI244273B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0028741A KR100384873B1 (ko) 2000-05-26 2000-05-26 데이터 암호화 표준 알고리즘을 이용한 암호화 장치

Publications (1)

Publication Number Publication Date
TWI244273B true TWI244273B (en) 2005-11-21

Family

ID=19670517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112933A TWI244273B (en) 2000-05-26 2001-05-29 Ciphering device using standard algorithm for ciphering data

Country Status (3)

Country Link
JP (1) JP2002032017A (zh)
KR (1) KR100384873B1 (zh)
TW (1) TWI244273B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317638A (en) * 1992-07-17 1994-05-31 International Business Machines Corporation Performance enhancement for ANSI X3.92 data encryption algorithm standard
ES2078178B1 (es) * 1993-12-31 1998-02-01 Alcatel Standard Electrica Dispositivo de cifrado de datos.
KR100260534B1 (ko) * 1997-08-30 2000-07-01 구자홍 디이에스형 암호화 방법 및 장치
TW375721B (en) * 1998-06-17 1999-12-01 Ind Tech Res Inst DES chip processor capable of executing data encryption standard (DES) operation
KR100377173B1 (ko) * 2000-05-25 2003-03-26 주식회사 하이닉스반도체 데이터 암호화 표준 알고리즘을 이용한 암호화 장치

Also Published As

Publication number Publication date
JP2002032017A (ja) 2002-01-31
KR20010107319A (ko) 2001-12-07
KR100384873B1 (ko) 2003-05-22

Similar Documents

Publication Publication Date Title
TWI275049B (en) Block cipher apparatus using auxiliary transformation
JP5055993B2 (ja) 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム
JP4905000B2 (ja) 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム
TW517189B (en) Information management device
TW514846B (en) Encryption apparatus using data encryption standard algorithm
CN103957100B (zh) 利用单指令在多种模式中执行aes加密或解密
JP2002023622A (ja) 暗号化装置、復号装置及び拡大鍵生成装置、拡大鍵生成方法並びに記録媒体
JP4960044B2 (ja) 暗号処理回路及びicカード
Knudsen et al. Truncated differentials and Skipjack
TW522698B (en) Key scheduler for encryption apparatus using data encryption standard algorithm
JP2004233427A (ja) Aes暗号処理装置、aes復号処理装置、および、aes暗号・復号処理装置
WO2006112114A1 (ja) データ暗号化装置及びデータ暗号化方法
TW200417219A (en) Cryptographic systems and methods supporting multiple modes
TWI342703B (en) Low-latency method and apparatus of ghash operation for authenticated encryption galois counter mode
JP2007192893A (ja) 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム
JP2002049309A (ja) データ暗号化標準アルゴリズムを利用した暗号化装置
JPS63198090A (ja) 暗号化装置
TWI244273B (en) Ciphering device using standard algorithm for ciphering data
US20090161864A1 (en) Block cipher aria substitution apparatus and method
JP2002040932A (ja) データ暗号化標準アルゴリズムを利用する暗号化装置
JP2012033032A (ja) 情報処理装置および情報処理方法
US9031230B2 (en) Encryption processing device, encryption processing method, and program
JP4515716B2 (ja) 拡大鍵生成装置、暗号化装置および暗号化システム
TW548937B (en) Methods and apparatus for keystream generation
TWM271314U (en) Encoding device using data encryption standard algorithm