TWI241736B - Diplexer formed in multi-layered substrate - Google Patents

Description

1241736 九、發明說明： 【發明所屬之技術領域】 本發明提供一種通訊領域中所使用之集總元件雙工 器，尤指一種設置於一多層基板之集總元件雙工器。 【先前技術】 如果說行動電話的手機設計不斷地在更新與研發，那是 由於隨著行動電話的功能與實用性不斷地改進，因此手機 的設計需要更為精巧。為了突破80年代的技術，通訊系統 中所使用的元件，其尺寸需要縮小化，同時也要使功率耗 損降到最低。雖然在微晶片、電源供應以及顯示幕等的設 計上已有相當卓越的技術，然而，製造商仍致力於小型化 行動電話手機中的每一個元件。 雙工器（diplexer)已成為通訊系統中的重要構件之一，雙 工器為具有三個終端的裝置，其作用在於將不同的頻率或 不同的頻帶之訊號分開來，並將訊號輸入不同的連接璋 中。而雙工器通常用於多頻的通訊系統，作頻帶分離器 (band-separator)。請參閱第1圖，第1圖為習知技術中雙工 器應用之示意圖。舉例來說，使用於GSM900/DCS1800雙 頻系統中的行動電話手機，通常採用雙工器1〇〇來連結一般 1241736 雙頻天線101與相關的射頻(RF)電路102與103，其分別操作 於GSM900與DCS1800的頻帶。 雙工器的功能參數有以下幾項：插入損耗(inserti〇n loss)、保護帶（guard band)、隔離(is〇lati〇n)以及帶外抑制 (out-of-band rejection)。一般來說，插入損耗意指當雙工器 本身正在處理訊號時所產生的負面影響，如訊號強度與損 耗。而插入損耗發生於傳輸線上，其單位通常為分貝（dB)。 所謂保護帶意指在兩個有效的頻帶之間的頻寬。舉例來 說，在GSM900/DCS1800雙頻系統中，保護帶係為介於96〇 MHz與1710MHz之間的頻帶。裝置將頻率精確地分開稱為 隔離，換言之，若無内部的訊號干擾，在輸出埠端便不會 有混合信號的輸出。帶外抑制，顧名,思義當信號的頻率不 在有效的頻率範圍之内時，雙工器便拒絕此信號。一般使 用的射頻頻率選擇構件有高通濾波器、低通濾波器、帶拒 (band-stop)濾波器以及帶通(band_pass)濾波器。雙工器的穴 構有許多方式，例如可使用兩個帶拒濾波器、兩個帶通^ 波器，或一個高通濾波器與一個低通濾波器。舉例來 在頻譜上並不相近的兩分隔頻帶，如GSM9〇〇/18〇〇行動带 話系統，其使用低通與高通濾波器的組合來實線雙工器私 最佳的方式，其具有較低的插入損耗與較好的帶外抑制= 性。另外，在高通與低通濾、波器之後額外地增加頻阻淚你 器或凹口濾波器（notch filter)，亦可提昇雙工器的帶外^制 1241736 特性，請參考美國專利案第5,880,649號，此專利案中有相 關技術之說明。 為了減小電路的尺寸，雙工器的實施方式可為將元件集 總設置於多層基板上。請參閱第2圖至第9圖，第2圖至第9 圖顯示雙工器各層中的典型元件，如電容器、電感器，各 層的順序如同第2圖至第9圖之順序。電感器藉由彎曲 (meandering)金屬帶的方式來實現，如標示201、501與801 的部分。而電容器形成於不同層的金屬板之間，如標示 302、702、703與802的部分。值得注意的是，如第4、6、9 圖所示，電容與電感元件係利用接地板而分隔開來，以避 免元件之間產生搞合的問題。然而’這樣的設計有其缺點5 第一，接地板佔用額外的介質層，使元件體積增加，第二， 在元件與接地板之間會產生寄生電容(parasitic capacitance)，增加高頻訊號的損耗。此外，如第7、8圖所 示，習知雙工器數個層中每層有一個以上的電路元件，因 此也增加了所需的電路面積。 隨著第三代或3G科技的到來，似乎沒有停止將元件小型 化的趨勢；相反地，通訊業者持續致力於小型化的發展， 因此，需要研發小型化雙工器之新技術。 【發明内容】 1241736 本發明係提供一種小型化的集總元件雙工器之設計，以 解決上述之問題，其係應用於行動通訊系統以及設置於一 多層基板中。 本發明係揭露一種具有三連接埠的雙工器裝置，應用於 行動電話系統中的射頻電路，將一般天線或雙頻天線中的 混合射頻信號分開，並將信號分隔至預定的頻帶中以做處 理。 本發明之雙工器藉由一電介質將金屬元件的連續層分 開，該雙工器包含一高通濾波電路、一低通濾波電路以及 一接地平面。該兩濾波器之元件的水平配置平面與該接地 平面平行，且配置的方式形成一垂直方向的堆疊於該接地 平面之上方。藉由垂直之金屬連通柱(vias)將各層間連結 起；三終端（連接埠）用以將該裝置連結於一天線與射頻處 理電路。該天線所接收的一混合信號輸入至該雙工器的兩 濾波器中，低通濾波器將過濾高於其濾波器截止頻率的高 頻部分，並在插入損耗頻率響應圖中形成一凹口（notch)， 或高頻抑制區域，其頻率恰與高頻通帶頻率相同。相反地， 高通濾波器將過濾低於其濾波器截止頻率的低頻部分。 本發明之雙工器包含至少一第一電容板以及一第一條 1241736 電感器。該第一電容板係配置於該基板的一第一層上，且 連結於一第二埠。該第一條電感器係配置於該基板之一第 三層上。一第二電容板係配置於該基板之一第二層上，且 連結於該第一條電感器。一第三電容板係配置於該基板之 一第四層上，且連結於一第一琿。另外，一第四電容板係 配置於該基板之一第五層上，且連結於一第二條電感器， 該第二條電感器係配置於該基板之一第七層，且連結於該 基板之第零層的接地平面。一第五電容板係配置於該基板 之一第六層，且連結於一第三埠。 本發明之優點在於適當的配置電路元件以縮小產品的 尺寸。 【實施方式】 請參閱第10圖，第10圖為本發明第一實施例之集總元 件雙工器1000之示意圖。雙工器1000包含一低通濾波器 1010以及一高通濾波器1020,兩濾波器1010與1020皆連 結於一共用端槔1，以使一輸入混合信號中的高頻帶與低 頻帶分開。低通濾波器1010係連結於共用端埠1與一低頻 輸出端琿2之間，低通濾波器1010包含一並聯的電感電容 (LC)諧振電路(resonant circuit)l 015，其包令—電容器Cl 與一電感器L1，一並聯電容器C2係配置於諧振電路1015 1241736 之後。諧振電路1015的諧振頻率設計為高頻帶的頻率，因 此諧振電路1015於高頻帶為一等效開路(open circuit)，且 可提昇隔離(isolation)特性。高通濾波器1020係連結於共 用端琿1與一高頻輸出端埠3之間，高通濾波器1020包含 兩串聯的電容器C3與C4，在此兩電容器之間配置一並聯 電感器L2。 請參閱第11圖，第11圖為第10圖典型的頻率響應 (frequency response)之圖形。注意的是，在低通區段11〇2 的插入損耗中有凹口 1103,其係為諧振電路1〇15之效果， 凹口 1103可有效地增進低通濾波器1〇1〇與高通濾波器 1020間的隔離度。 為了要縮減電路的大小，本發明第一實施例的最佳實施 方式為將元件設置於一多層基板中。此外，電路的元件係 利用堆疊的方式設置於多層基板中，以達到縮減電路面積 的目的。 請參閱第12圖，第12圖為本發明第一實施例設置於多 層基板之示思圖。弟1〇圖中的電感器L1與L2係為螺旋狀 金屬條所構成，而第1〇圖中的電容器Cl至係形成於 各不同層的金屬板1200至12〇2、12〇4至12〇6之間。其中 接地板12〇〇形成於層0，第一電容板12〇ι形成於層1;第 1241736 二電容板1202形成於層2;第一條電感器L1形成於層3 ; 第三電容板1204形成於層4 ;第四電容板1205形成於層 5 ;第五電容板1206形成於層6 ;第二條電感器L2形成於 層7。第10圖中的低通濾波器1010與高通濾波器1020的 電路元件係以垂直的方式配置於多層基板，以縮減電路面 · 積，每一層有一電感或電容的電路元件。因此，每一層所 ， 需的電路面積相較於習知技術的電路面積較小，可參閱習 知技術美國專利案第5880649、6097268、6677833號。層 4上的金屬板1024係為高通濾波器1〇2〇中電容器C3的底 鲁 層板，金屬板1024提供高通濾波器1〇1〇與低通濾波器1〇2〇 之間適當的間隔。在現存文獻*中，美國專利案2003/0058063 使用許多接地板以分隔電路元件，相較於習知技術，本發 明之雙工窃無須使用多個接地板來分隔元件，因此電路的 尺寸較小。另外，本發明之設計亦不會在接地板產生寄生 電容的問題，在習知技術中此效應難以估計且難以在電路 配置中避免。然而，本發明之配置可在電路運作中大幅降 _ 低寄生電容效應，並且使寄生電容部分加諸於所配置的電 容器中，加入寄生電容部分的電容器之量值仍等於原始所 設計的量值。舉例來說，在層3上的電感器L1與層2上的 务'一電谷板1之間所產生的寄生電容可由電容器ci所 · 吸收，而在層3上的電感器L1與層4上的第三電容板12〇4 、 之間所產生的寄生電容亦由電容器C1所吸收。此外，在層 7上的電感器L2與層6上的第五電容板12〇6之間所產生 12 1241736 的寄生電容可由電容器C4所吸收。 請參閱第13圖，第13圖為本發明第二實施例之集總元 件雙工器1300之示意圖，本發明第二實施例在一高通濾波 器1310的輸入端與輸出端之間增加一電容器C1305。如第 ， 一實施例之雙工器1〇〇〇之電路，雙工器1300包含一低通 · 濾波器1307以及一高通濾波器1310，兩濾波器1307與 1310皆連結於一共用端埠1301，以使一輸入混合信號中的 高頻帶與低頻帶分開。低通濾波器1307係連結於共用端埠 _ 1301與一低頻輸出端埠1302之間，低通濾波器1307包含 一並聯的電感電容(LC)諳振電路，其包含一電容器C1301 與一電感器L1301，一並聯電容器C1302係配置於諧振電 路之後。高通濾波器1310係連結於共用端埠1301與一高 頻輸出端埠1303之間，高通濾波器131〇包含兩串聯的電 容器C1303與C1304，在此兩電容器之間配置一並聯電感 為 L1302 ’ 一旁路電容器（by_pass capacitor)C1305 與串聯的 _ 電容器C1303與C1304並聯。電容器1305係用來在一高 通濾波為1310的插入損耗響應中產生額外的凹口，以提昇 雙工器1300的抑制特性。 請參閱第14圖，第14圖為第13圖中雙工器1300的高 、 通濾波器1310之等效電路圖。將一額外的電容器C1305E 與一電感器L1302E串聯，其所產生的效果便可等效於第 13 1241736 13圖中電容器1305所產生的效果。電容器ci3〇5E與電感 器L1302E的串聯結果可在插入損耗響應中產生一額外的 凹口 。 請參閱第15圖，第15圖為第13圖中雙工器1300的典 · 型頻率響應之圖形。由於增設電容器C1305，因此在高通 - ;慮波器1310的插入相耗響應15 〇 1中低頻部分產生一凹口 1503，進而提昇隔離特性。請參閱第μ圖，第16圖為第 13圖雙工器13〇〇實施於多層基板中的示意圖。第π圖中 籲 的電感器L1301與L1302係為螺旋狀金屬條所構成，而第 13圖中的電容器C1301至C1305係形成於各不同層的金屬 板1600至1602、1604至1606之間。電路中元件的配置方 式基本上與第12圖相同。其中接地板ι6〇〇形成於層〇 ; 第一電容板1601形成於層1 ;第二電容板16〇2形成於層 2 ;第一條電感器L1301形成於層3 ;第三電容板16〇4形 成於層4 ;第四電容板1605形成於層5 ;第五電容板16〇6 鲁 形成於層6 ;第二條電感器L1302形成於層7。凹口 15〇3 由电容器C1305所產生，特別的是，電容器ci305係利用 擴大第16圖雙工器結構中層4的金屬板16〇4與層6的金 屬板1606以構成，因此第16圖雙工器裝置所需的電路面 * 貝成乎專於弟12圖所需的電路面積，但雙工器的隔離度可 - 大幅改善，同時也如同第12圖裝置具有電路尺寸較小且可 降低寄生電容效應的優點。 14 1241736 相較於先前技術，本發明將利用集總電路元件於設計内 並將電路元件做垂直方向的配置，以達到縮減電子產品的 包裝。垂直方向配置的意思為將元件堆疊於連續的金屬層 中，而疋義接地平面為層〇，依序向外推衍形成垂直於接 - 地平面的一垂直結構。因此本發明可應用於相關的技術層 · 面，本發明並不限定接地平面的絕對位置或相對位置，亦 不限疋接地平面與其他物體之間的位置。本發明的雙工器 可實施於多層基板中，如低溫共燒瓷器基板(low · temperature C0_fired ceramic，LTCC)。在上述的所有實施例 中，螺旋狀的電感器僅為說明之用，並不限制於此，亦可 為矩形、圓形或八邊形等形狀。此外，電感器與電容器可 利用多於一個金屬層來實現，用以增加電感器與電容器的 i值，或用以降低各層所需的電路面積。本發明之雙工器 了有效利用夕層基板的架構，因此本發明可符合現代手提 式無線通訊裝置低成本與小型化之要求。 鲁 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 、 第1圖為習知技術中雙工器應用之示意圖。 15 1241736 第2圖至第9圖為雙工器各層中典型元件之示意圖。 第10圖為本發明第一實施例之集總元件雙工器之示意圖。 第11圖為第10圖典型的頻率響應之圖形。 第12圖為本發明第一實施例設置於多層基板之示意圖。 第13圖為本發明第二實施例之集總元件雙工器之示意圖。 第14圖為第13圖中雙工器的高通濾波器之等效電路圖。 第15圖為第13圖中雙工器的典型頻率響應之圖形。 第16圖為第13圖雙工器實施於多層基板中的示意圖。 【主要元件符號說明】 101 天線 1015 諧振電路 1102 低通區段 102、103 射頻電路 1103、1503 凹口 1200、1600 接地板 1010、1307 低通濾波器 1020、1310 高通濾波器 1501 插入損耗響應 100 、 1000 、 1300 雙工器 201 、 501 、 801 電感器 302、702、703、802 電容裔 1201、1202、1204-1026 電容板 1601、1602、1604-1606 電容板 16

Claims (1)

1241736 十、申請專利範圍： 1· 一種設置於一多層基板(substrate)之集總元件雙工器 (lumped-element diplexer)，其包含： 一低通濾、波電路(low-pass filter circuit)，其中電路元 件係配置於該多層基板之一第一層級(first series oflayers)，該低通濾波器電路之一第一端與一第 一端係分別連接於一第一琿與一第二埠； 一高通濾波電路(high-pass filter circuit)，其中電路元 件係配置於該多層基板之一第二層級，該高通濾 波器電路之一第一端與一第二端係分別連接於該 第一埠與一第三埠；以及 一接地平面（ground plane) ’於該多層基板形成一基座 (base)，其中該兩濾波電路之元件的水平配置平面 與該接地平面平行，且配置於垂直方向上的各層 中’各層間係利用一電介質之材料 何科所分隔開來， 内層間的連結係利用至少一金屬連通才主㈣）； 其中該多層基板之第-層級之最上層係與該多層基 板之第二層級之最下層相鄰接。 曰土 2·如申請專利範圍第1項所述之集總元件 >、α 1丁尤工态，其中該 咼通濾波電路之元件係配置於該多層基板之—声 級，該低通濾波電路之元件係配置於該多層基板之一曰第 17 1241736 二層級。 3.如申請專利範圍第1項所述之集總元件雙工器，其中該 低通濾波電路包含： 一第一電容板，係配置於該多層基板之第一層 . (layer) ； · 一第二電容板，係配置於該多層基板之第二層；以 及 一第一電感板，係配置於該多層基板之一第三層； 鲁 其中該第一電容板係連接於該第二埠，該第二電容 板係藉由該高通濾波電路之一第三電容板連接於該 第一電感板之一第一端與該第一埠，該第一電感板 之一第二端係連接於該第二璋；以及 該高通濾波電路包含： 一第三電容板，係配置於該多層基板之一第四層； 一第四電容板，係配置於該多層基板之一第五層； _ 一第五電容板，係配置於該多層基板之一第六層； 以及 一第二電感板，係配置於該多層基板之一第七層； 其中該第三電容板係連結於該第一埠，該第四電容 > 板係連接於該第二電感板之一第一端，該第五電容 _ 板係連結於該第三埠，該第二電感板之一第二端係 連接於該接地平面。 18 1241736 4. 如申請專利範圍第1項所述之集總元件雙工器，其中該 兩濾波電路中之電感元件係為螺旋狀板。 5. 如申請專利範圍第1項所述之集總元件雙工器，其中該 - 兩濾波電路中至少一電感元件係形成於該多層基板之 - 複數層上。 6. 如申請專利範圍第1項所述之集總元件雙工器，其中該 ⑩ 兩濾波電路中至少一電容元件包含複數個電容板，其係 形成於該多層基板之複數層上。 7. 如申請專利範圍第1項所述之集總元件雙工器，其中該 南通遽波電路另包含一'低頻凹口遽波電路（low frequency notch filter circuit) 〇 8. 如申請專利範圍第7項所述之集總元件雙工器，其中至 少該第三與第五電容板的配置具有重疊區域，以使該重 疊區域可為一額外的等效電容。 i如申請專利範圍第1項所述之集總元件雙工器，其中該 接地平面形成該集總元件雙工器之第零層。 1(λ如申請專利範圍第1項所述之集總元件雙工器，其中該 19 1241736 集總元件雙工器係實施於一多層的低溫共燒陶瓷基板 中 11. 一種設置於一多層基板之集總元件雙工器，其包含： 一低通濾波電路，其包含： ^ 一第一電容板，係配置於該多層基板之一第一 · 層級之一第一層（layer); 一第二電容板，係配置於該多層基板之第一層 級之一第二層；以及 · 一第一電感板，係配置於該多層基板之第一層 級之一第三層； 其中該第一電容板係連接於一第二埠，該第二 電容板係藉由該集總元件雙工器之一高通濾波 電路之一第三電容板連接於該第一電感板之一 第一端與一第一琿，該第一電感板之一第二端 係連接於該第二璋； · 一高通濾波電路，其包含： 一第三電容板，係配置於該多層基板之一第二 層級之一第一層； 一第四電容板，係配置於該多層基板之第二層 一 級之一第二層； - 一第五電容板，係配置於該多層基板之第二層 級之一第三層；以及 20 1241736 一第二電感板，係配置於該多層基板之第二層 級之一第四層； 其中該第三電容板係連結於該第一璋，該第四 電容板係連接於該第二電感板之一第一端，該 第五電容板係連結於一第三埠，該第二電感板 之一第二端係連接於該集總元件雙工器之一接 地平面，該高通濾波電路另包含一低頻凹口濾 波電路，其係由該第三與第五電容板所重疊之 區域所構成；以及 一接地平面（ground plane)，於該多層基板形成一基 座（base)，其中該兩濾波電路之元件的水平配置平 面與該接地平面平行，且配置於垂直方向上的各 層中，各層間係利用一電介質之材料所分隔開 來，内層間的連結係利用至少一金屬連通柱(via); 其中該多層基板之第一層級之最上層係與該多層基 板之第二層級之最下層相鄰接。 12.如申請專利範圍第11項所述之集總元件雙工器，其中該 高通濾波電路之元件係配置於該多層基板之一第一層 級，該低通濾波電路之元件係配置於該多層基板之一第 二層級。 13.如申請專利範圍第11項所述之集總元件雙工器，其中該 1241736 兩爐、波電路中之電感元件係為螺旋狀板。 14.如申請專利範圍第11項所述之集總元件雙工器，其中 該兩濾波電路中至少一電感元件係形成於該多層基板 之複數層上。 15·如申請專利範圍第11項所述之集總元件雙工器，其中 該兩濾波電路中至少一電容元件包含複數個電容板，其 係形成於該多層基板之複數層上。 _ 16.如申請專利範圍第11項所述之集總元件雙工器，其中 該接地平面形成該集總元件雙工器之第零層。 十一、圖式： 22